JPH04132230A - ヘテロバイポーラトランジスタの製造方法 - Google Patents
ヘテロバイポーラトランジスタの製造方法Info
- Publication number
- JPH04132230A JPH04132230A JP2415235A JP41523590A JPH04132230A JP H04132230 A JPH04132230 A JP H04132230A JP 2415235 A JP2415235 A JP 2415235A JP 41523590 A JP41523590 A JP 41523590A JP H04132230 A JPH04132230 A JP H04132230A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- dielectric
- dummy
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 125000005842 heteroatom Chemical group 0.000 title description 2
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 238000002347 injection Methods 0.000 claims abstract description 5
- 239000007924 injection Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 27
- 238000001465 metallisation Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 150000001875 compounds Chemical group 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 15
- 239000007943 implant Substances 0.000 description 8
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 description 4
- 239000002966 varnish Substances 0.000 description 4
- 238000003631 wet chemical etching Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910009052 W5Si3 Inorganic materials 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
[00013
【産業上の利用分野]
本発明はへテロバイポーラトランジスタの自己整合され
たエミッターベース複合部の製造方法に関する。 [0002] 【従来の技術】 GaAs/AlGaAs系でヘテロバイポーラトランジ
スタ(以下HBTと略省する)を製造する場合、一般に
コレクタ、ベース、エミッタ、コレクタ端子及びエミッ
タ端子用のエピタキシャル層は全面的に析出される。そ
の後初めてこれらの層をパターン化し、種々異なる工程
(例えば注入、再エッチング処理)により変化させ又は
除去する。 [0003] HBTの機能は、高ドープされたエミッタ接触層の領域
に自己整合されたエミッターベース複合体を形成するこ
とによって著しく左右される。これらの接触層は通常n
GaAs層及び傾斜したn In、Ga、、As
層からなる。 [0004] HBT製造中に接触層が完全に除去又は絶縁されない場
合、HBT中の電流増幅を著しく減少させる不所望の寄
生エミッターベース側壁ダイオードを生じる。 公知の製造方法ではこの最適条件を得ることは極めて困
難である。 [0005] 一般にエミッタ接触層は厚さ01〜02μmのnGaA
s(ドーピングの高さ約5×1018cm−3)及びそ
の上に成長させた厚さ003〜01μmの傾斜n+り大
きい)からなる。自己整合処理には高温安定性の珪化タ
ングステンを使用する。この種の製造処理の一つは、刊
行物[IEDM86Jの第274〜277頁(1986
)に掲載されたに、 l5hii、 T、 Oshim
a 、 T、 Fatatsugi、 F、 Fuji
i、 N。 Yokoyama、 A、 Shibatomiの論文
”High−Temperature 5table
WS3 i3/ I no。 53G a o、 47A s Ohmic Cont
acts to GaAs For Self−Ali
gned HBTs ”に記載されている。この刊行物
の第8図によれば、この製造処理の場合まずヘテロバイ
ポーラトランジスタ用として常用のエピタキシャル層上
に成長させたI n o、 53 G a o−47A
S層上にW5Si3フィルムを設ける。この珪化タング
ステンフィルム及びその下に存在するエミッタ接触層を
エミッタの形でエッチングし、ベース領域を形成するた
めにベリリウムイオンを注入する。その際珪化タングス
テンは注入マスクとして利用する。注入部を完全に実施
した後、ベース電極を慣用のフォトリングラフィ法によ
り作る。 [0006] 多くの公知のHBT処理法においては、例えば珪化タン
グステンを反応性イオ十 ンエッチング(CF 又は5F6)によりパターン化
し、InGaAs及びnGaAs接触層をこれらの物質
に応じた乾式エッチング法でエッチングする。湿式化学
エッチングもまた接触層を再エッチングするのに使用さ
れる。この種の方法は「Electronics Le
tters j 25.1175−1177 (198
9)に掲載されたR、 J、 Malik 、 L、
M、 Lundardi、 R,W、 Ryan、 S
、 C,5chunk、 M、 D、 Feuerの論
文”Submicron Scaling of Al
GaAs/GaAs Self−Aligned Th
1n Emitter Heterojunction
Bipolar Transistors(SA
TE−HBT)with Current Ga1
n Independent ofEmitter
Area ”に記載されている。この方法の場合GaA
sからなる半絶縁性の基板上にnドープされたGaAs
層、nドープされたAI GaAs層、nドープされた
GaAs層、低nドープされたGaAs層、pドープさ
れたAlGaAs層、nドープされたAlGaAs層、
nドープされたGaAs層、nドープされたGaInA
s’層からなるエピタキシャル成層を成長させる。その
上にタングステン層を全面的に析出し、そのタングステ
ン層上に引上げ法でTi/An/Ni成層からなるエミ
ッタを作り、引続き反応性イオンエッチングによりタン
グステン層をこのエミッタの寸法に再エッチングする。 次の工程ではGa InAsからなる被覆層を再エッチ
ングするため湿式化学エッチングを使用し、その後その
下に存在するGaAs層を反応性イオンエッチングによ
り選択的に再エッチングする。その後AlGaAsから
なるエミツタ層が露出し、引上げ法によりAuBe接触
部を設ける。nドープされたAlGaAs層まで成層を
側方再エッチングすることによりこれをコレクタの接触
部として露出させる。その際再び湿式化学エッチング及
び選択的な反応性イオンエッチングを使用する。この方
法の場合エミッタとベースとの間の漏れ電流を除去する
こと、すなわちエミッターベース側壁ダイオードを最適
に排除することは大きな問題である。 [0007]
たエミッターベース複合部の製造方法に関する。 [0002] 【従来の技術】 GaAs/AlGaAs系でヘテロバイポーラトランジ
スタ(以下HBTと略省する)を製造する場合、一般に
コレクタ、ベース、エミッタ、コレクタ端子及びエミッ
タ端子用のエピタキシャル層は全面的に析出される。そ
の後初めてこれらの層をパターン化し、種々異なる工程
(例えば注入、再エッチング処理)により変化させ又は
除去する。 [0003] HBTの機能は、高ドープされたエミッタ接触層の領域
に自己整合されたエミッターベース複合体を形成するこ
とによって著しく左右される。これらの接触層は通常n
GaAs層及び傾斜したn In、Ga、、As
層からなる。 [0004] HBT製造中に接触層が完全に除去又は絶縁されない場
合、HBT中の電流増幅を著しく減少させる不所望の寄
生エミッターベース側壁ダイオードを生じる。 公知の製造方法ではこの最適条件を得ることは極めて困
難である。 [0005] 一般にエミッタ接触層は厚さ01〜02μmのnGaA
s(ドーピングの高さ約5×1018cm−3)及びそ
の上に成長させた厚さ003〜01μmの傾斜n+り大
きい)からなる。自己整合処理には高温安定性の珪化タ
ングステンを使用する。この種の製造処理の一つは、刊
行物[IEDM86Jの第274〜277頁(1986
)に掲載されたに、 l5hii、 T、 Oshim
a 、 T、 Fatatsugi、 F、 Fuji
i、 N。 Yokoyama、 A、 Shibatomiの論文
”High−Temperature 5table
WS3 i3/ I no。 53G a o、 47A s Ohmic Cont
acts to GaAs For Self−Ali
gned HBTs ”に記載されている。この刊行物
の第8図によれば、この製造処理の場合まずヘテロバイ
ポーラトランジスタ用として常用のエピタキシャル層上
に成長させたI n o、 53 G a o−47A
S層上にW5Si3フィルムを設ける。この珪化タング
ステンフィルム及びその下に存在するエミッタ接触層を
エミッタの形でエッチングし、ベース領域を形成するた
めにベリリウムイオンを注入する。その際珪化タングス
テンは注入マスクとして利用する。注入部を完全に実施
した後、ベース電極を慣用のフォトリングラフィ法によ
り作る。 [0006] 多くの公知のHBT処理法においては、例えば珪化タン
グステンを反応性イオ十 ンエッチング(CF 又は5F6)によりパターン化
し、InGaAs及びnGaAs接触層をこれらの物質
に応じた乾式エッチング法でエッチングする。湿式化学
エッチングもまた接触層を再エッチングするのに使用さ
れる。この種の方法は「Electronics Le
tters j 25.1175−1177 (198
9)に掲載されたR、 J、 Malik 、 L、
M、 Lundardi、 R,W、 Ryan、 S
、 C,5chunk、 M、 D、 Feuerの論
文”Submicron Scaling of Al
GaAs/GaAs Self−Aligned Th
1n Emitter Heterojunction
Bipolar Transistors(SA
TE−HBT)with Current Ga1
n Independent ofEmitter
Area ”に記載されている。この方法の場合GaA
sからなる半絶縁性の基板上にnドープされたGaAs
層、nドープされたAI GaAs層、nドープされた
GaAs層、低nドープされたGaAs層、pドープさ
れたAlGaAs層、nドープされたAlGaAs層、
nドープされたGaAs層、nドープされたGaInA
s’層からなるエピタキシャル成層を成長させる。その
上にタングステン層を全面的に析出し、そのタングステ
ン層上に引上げ法でTi/An/Ni成層からなるエミ
ッタを作り、引続き反応性イオンエッチングによりタン
グステン層をこのエミッタの寸法に再エッチングする。 次の工程ではGa InAsからなる被覆層を再エッチ
ングするため湿式化学エッチングを使用し、その後その
下に存在するGaAs層を反応性イオンエッチングによ
り選択的に再エッチングする。その後AlGaAsから
なるエミツタ層が露出し、引上げ法によりAuBe接触
部を設ける。nドープされたAlGaAs層まで成層を
側方再エッチングすることによりこれをコレクタの接触
部として露出させる。その際再び湿式化学エッチング及
び選択的な反応性イオンエッチングを使用する。この方
法の場合エミッタとベースとの間の漏れ電流を除去する
こと、すなわちエミッターベース側壁ダイオードを最適
に排除することは大きな問題である。 [0007]
本発明の課題は、容易に実施することができ、またエピ
タキシャル層の再エッチングと関連する問題点を回避し
得る、自己整合されたエミッターベース複合部を製造す
る方法を提供することにある。 [0008]
タキシャル層の再エッチングと関連する問題点を回避し
得る、自己整合されたエミッターベース複合部を製造す
る方法を提供することにある。 [0008]
上述の課題を解決するため、本発明においては、ベース
領域に対して予め設定された順序でエピタキシャル層を
成長させ、更にその上に設けられたダミーエミッタによ
って、ベース領域に対して予め設定されたベース注入部
を設け、次にダミーエミッタにより被覆されていない領
域を覆う誘電体マスクを設け、次いでダミーエミッタを
除去し、ベース注入部を完全に修復した後、エミッタ接
触層及びエミッタ金属化部を、この誘電体マスクを使用
して設け、最後に誘電体マスクを除去した後、通常のマ
スク法を使用してベース金属化部を設ける。 [0009] 本発明の他の構成は請求項2以下に示されている。 [00101 【実施例] 本発明による製造方法の詳細を図1〜図12に基づき説
明する。 [0011] 本発明方法の場合、ヘテロバイポーラトランジスタ用の
成層を第1のエビタキシャル工程で、ペテロバイポーラ
トランジスタの再エッチングされたか又は絶縁注入され
た部分で最適のエミッターベース成層に相当する層まで
のみ成長させる。ベース領域をエミッタ領域に対して自
己整合的に準備し、エミッタ接触層をその後初めて第2
のエビタキシャル工程でベース領域に対して自己整合的
に選択して成長及び接触化する。 [0012] 第1のエビタキシャル工程で、ペテロバイポーラトラン
ジスタに常用の層(サブコレクタ層、コレクタ層、ベー
ス層、例えばAlGaAsからなるエミツタ層及びGa
As系の低nドープされた薄いGaAs層)を基板上に
成長させる。このエピタキシャル層1上に薄いスパッタ
層2(例えば1100nの5iN)を析出させる。その
上に写真法によりダミーエミッタ3を製造する(図1参
照)。次のn ?I入用のスペーサとして厚さ03〜
05μmの第1誘電体層4(例えば5iN)を全面的に
析出させる(例えばCVD法により)。次いで後のベー
ス接触端子のためのp 注入を図1の矢印で示すように
行う。 [0013] 引続き第2の誘電体層5(例えば5in)を析出させ(
例えばCVD法により)、その結果誘電体の全層厚はダ
ミーエミッタ3の厚さにほぼ匹敵するものとなる。次い
で更に表面を平坦化するためのフォトワニス層6(例え
ばAZlll)を全面に設ける。この設けられた層の列
及びベース注入部9は図2に示されている。 [0014] 更にフォトワニス層6、第1及び第2誘電体層4.5を
、もとのフォトワニスパターン、すなわちダミーエミッ
タ3が再び露出されるまで再エッチングする。 その際ダミーエミッタ3により被覆されていなかったス
パッタ層2の範囲で、第1及び場合によっては第2誘電
体層4.5の部分が誘電体マスク7として残留する。そ
の間に存在するダミーエミッタ3は溶剤により又は乾式
エッチング工程(例えば02プラズマ)で除去する(図
3及び図4参照)。 [0015] なわち誘電体マスク7によって被覆されていない範囲内
で湿式又は乾式化学的に除去する。その際露出したエピ
タキシャル層1の表面(低nドープされたGaAs層の
表面)上にエミッタ接触層8を設ける。これらのエミッ
タ接触層8は例えばGaAs系で、厚さ01〜02μm
の高nドープされたGaAs接触層及びインジウムの成
分に勾配を有する厚さ003〜01μmのI n G
a 1. A s接触層であってよい。その際誘電体マ
スク7上にはいかなるエピタキシャル層も成長しない(
図5参照)。 [0016] 次いで処理過程にもう一つの高温工程が設定されている
場合には例えばWSiであってよいエミッタ金属化部に
対する金属層を、又は例えばG e / A u /
Cr/AuもしくはGe/Au/N i/Auのような
n形半導体物質に対する他の接触層を全面に析出させる
。図6にはこの金属層11がエミッタ金属化部10とし
ての部分と共に示されている。誘電体マスク7をその上
に存在する金属層11の部分と共に引上げ法で除去する
。図7に示すように、エミツタ層8及びエミッタ金属化
部10がベース注入部9に対して自己整合されて形成さ
れている構造が残る。エミッタ接触層8とベース注入部
9との間隔は第1誘電体層4の厚さに関して図1に示し
た処理工程において一定の限度で調整可能である。 [0017] 図8は突出した縁部を有するダミーエミッタ3を形成す
る実施例を示すものである。この場合図9に示すように
誘電体マスク7は傾斜側面を有し、従ってエミッタ金属
化部はつながっている金属層12として蒸着される。こ
の金属層12は次の処理工程で初めて写真法によりパタ
ーン化される。これは例えば図9に示すように、エミッ
タ金属化領域を被覆するワニスマスク13を用いて行う
ことができる。このワニスマスク13によって被覆され
ていない金属層12の部分はエッチング除去する。その
後誘電体マスク7を除去し、エミッタ金属化層14を、
ベース金属化部16に対するもう一つの金属層15を蒸
着する際にマスクとして使用することができる。このよ
うにしてエミッタ金属化部14に対して自己整合された
ベース金属化部16が得られる。同時に、注入されたベ
ース領域(ベース注入部9)がエミッタに対して自己整
合される(図10)。図8.9.10はそれぞれ図1.
6.7に相当する。 [0018] 図11及び図12は他の実施例を示すもので、この場合
傾斜側面を有するダミーエミッタ3を形成するが、これ
は引上げ工程を一層確実なものとし、またエミッタ端子
領域とベース端子領域との間隔を上記の実施例に比べて
さらに短縮させる。図11に横断面図で示した構造は図
1に相当するものであり、また図12は図6に相当する
。更にダミーエミッタをフォトワニスから製造する代わ
りに金属から製造することも可能である(例えばアルミ
ニウム)。次に図4に相当する処理工程でダミーエミッ
タを溶剤によってではなく、湿式化学エッチング工程(
例えば塩酸)で除去する。
領域に対して予め設定された順序でエピタキシャル層を
成長させ、更にその上に設けられたダミーエミッタによ
って、ベース領域に対して予め設定されたベース注入部
を設け、次にダミーエミッタにより被覆されていない領
域を覆う誘電体マスクを設け、次いでダミーエミッタを
除去し、ベース注入部を完全に修復した後、エミッタ接
触層及びエミッタ金属化部を、この誘電体マスクを使用
して設け、最後に誘電体マスクを除去した後、通常のマ
スク法を使用してベース金属化部を設ける。 [0009] 本発明の他の構成は請求項2以下に示されている。 [00101 【実施例] 本発明による製造方法の詳細を図1〜図12に基づき説
明する。 [0011] 本発明方法の場合、ヘテロバイポーラトランジスタ用の
成層を第1のエビタキシャル工程で、ペテロバイポーラ
トランジスタの再エッチングされたか又は絶縁注入され
た部分で最適のエミッターベース成層に相当する層まで
のみ成長させる。ベース領域をエミッタ領域に対して自
己整合的に準備し、エミッタ接触層をその後初めて第2
のエビタキシャル工程でベース領域に対して自己整合的
に選択して成長及び接触化する。 [0012] 第1のエビタキシャル工程で、ペテロバイポーラトラン
ジスタに常用の層(サブコレクタ層、コレクタ層、ベー
ス層、例えばAlGaAsからなるエミツタ層及びGa
As系の低nドープされた薄いGaAs層)を基板上に
成長させる。このエピタキシャル層1上に薄いスパッタ
層2(例えば1100nの5iN)を析出させる。その
上に写真法によりダミーエミッタ3を製造する(図1参
照)。次のn ?I入用のスペーサとして厚さ03〜
05μmの第1誘電体層4(例えば5iN)を全面的に
析出させる(例えばCVD法により)。次いで後のベー
ス接触端子のためのp 注入を図1の矢印で示すように
行う。 [0013] 引続き第2の誘電体層5(例えば5in)を析出させ(
例えばCVD法により)、その結果誘電体の全層厚はダ
ミーエミッタ3の厚さにほぼ匹敵するものとなる。次い
で更に表面を平坦化するためのフォトワニス層6(例え
ばAZlll)を全面に設ける。この設けられた層の列
及びベース注入部9は図2に示されている。 [0014] 更にフォトワニス層6、第1及び第2誘電体層4.5を
、もとのフォトワニスパターン、すなわちダミーエミッ
タ3が再び露出されるまで再エッチングする。 その際ダミーエミッタ3により被覆されていなかったス
パッタ層2の範囲で、第1及び場合によっては第2誘電
体層4.5の部分が誘電体マスク7として残留する。そ
の間に存在するダミーエミッタ3は溶剤により又は乾式
エッチング工程(例えば02プラズマ)で除去する(図
3及び図4参照)。 [0015] なわち誘電体マスク7によって被覆されていない範囲内
で湿式又は乾式化学的に除去する。その際露出したエピ
タキシャル層1の表面(低nドープされたGaAs層の
表面)上にエミッタ接触層8を設ける。これらのエミッ
タ接触層8は例えばGaAs系で、厚さ01〜02μm
の高nドープされたGaAs接触層及びインジウムの成
分に勾配を有する厚さ003〜01μmのI n G
a 1. A s接触層であってよい。その際誘電体マ
スク7上にはいかなるエピタキシャル層も成長しない(
図5参照)。 [0016] 次いで処理過程にもう一つの高温工程が設定されている
場合には例えばWSiであってよいエミッタ金属化部に
対する金属層を、又は例えばG e / A u /
Cr/AuもしくはGe/Au/N i/Auのような
n形半導体物質に対する他の接触層を全面に析出させる
。図6にはこの金属層11がエミッタ金属化部10とし
ての部分と共に示されている。誘電体マスク7をその上
に存在する金属層11の部分と共に引上げ法で除去する
。図7に示すように、エミツタ層8及びエミッタ金属化
部10がベース注入部9に対して自己整合されて形成さ
れている構造が残る。エミッタ接触層8とベース注入部
9との間隔は第1誘電体層4の厚さに関して図1に示し
た処理工程において一定の限度で調整可能である。 [0017] 図8は突出した縁部を有するダミーエミッタ3を形成す
る実施例を示すものである。この場合図9に示すように
誘電体マスク7は傾斜側面を有し、従ってエミッタ金属
化部はつながっている金属層12として蒸着される。こ
の金属層12は次の処理工程で初めて写真法によりパタ
ーン化される。これは例えば図9に示すように、エミッ
タ金属化領域を被覆するワニスマスク13を用いて行う
ことができる。このワニスマスク13によって被覆され
ていない金属層12の部分はエッチング除去する。その
後誘電体マスク7を除去し、エミッタ金属化層14を、
ベース金属化部16に対するもう一つの金属層15を蒸
着する際にマスクとして使用することができる。このよ
うにしてエミッタ金属化部14に対して自己整合された
ベース金属化部16が得られる。同時に、注入されたベ
ース領域(ベース注入部9)がエミッタに対して自己整
合される(図10)。図8.9.10はそれぞれ図1.
6.7に相当する。 [0018] 図11及び図12は他の実施例を示すもので、この場合
傾斜側面を有するダミーエミッタ3を形成するが、これ
は引上げ工程を一層確実なものとし、またエミッタ端子
領域とベース端子領域との間隔を上記の実施例に比べて
さらに短縮させる。図11に横断面図で示した構造は図
1に相当するものであり、また図12は図6に相当する
。更にダミーエミッタをフォトワニスから製造する代わ
りに金属から製造することも可能である(例えばアルミ
ニウム)。次に図4に相当する処理工程でダミーエミッ
タを溶剤によってではなく、湿式化学エッチング工程(
例えば塩酸)で除去する。
【図1】
本発明の一実施例の第1の処理工程における断面図であ
る。
る。
【図2】
本発明の一実施例の第2の処理工程における断面図であ
る。
る。
【図3】
本発明の一実施例の第3の処理工程における断面図であ
る。
る。
【図4】
本発明の一実施例の第4の処理工程における断面図であ
る。
る。
【図5】
本発明の一実施例の第5の処理工程における断面図であ
る。
る。
【図6】
本発明の一実施例の第6の処理工程における断面図であ
る。
る。
【図7】
本発明の一実施例の第7の処理工程における断面図であ
る。
る。
【図8】
本発明の第2の実施例の第1の処理工程における断面図
である。
である。
【図9】
本発明の第2の実施例の第6の処理工程における断面図
である。
である。
【図101
本発明の第2の実施例の第7の処理工程における断面図
である。 【図11】 本発明の第3の実施例の第1の処理工程における断面図
である。
である。 【図11】 本発明の第3の実施例の第1の処理工程における断面図
である。
【図12】
本発明の第3の実施例の第6の処理工程における断面図
である。
である。
1 エピタキシャル層
2 スパッタ層
3 ダミーエミッタ
4 第1誘電体層
5 第2誘電体層
6 フォトワニス層
7 誘電体マスク
8 エミッタ接触部
9 ベース注入部
10 エミッタ金属化部
11 金属層
12 金属層
13 ワニスマスク
14 エミッタ金属化部
15 金属層
16 ベース金属化部
【図1】
【図2】
【図3】
【図4】
【図5】
図面
【図6】
【図7】
【図8】
【図9】
【図11】
【図12】
Claims (5)
- 【請求項1】ベース領域に対して予め設定された順序で
エピタキシャル層(1)を成長させ、更にその上に設け
られたダミーエミッタ(3)によって、ベース領域に対
して予め設定されたベース注入部(9)を設け、次にダ
ミーエミッタ(3)により被覆されていない領域を覆う
誘電体マスク(7)を設け、次いでダミーエミッタ(3
)を除去し、ベース注入部(9)を完全に修復した後、
エミッタ接触層(8)及びエミッタ金属化部(10)を
、この誘電体マスク(7)を使用して設け、最後に誘電
体マスク(7)を除去した後、通常のマスク法を使用し
てベース金属化部を設けることを特徴とするヘテロバイ
ポーラトランジスタの製造方法。 - 【請求項2】エピタキシャル層(1)上にスパッタ層(
2)を全面的に、またその上にフォトワニスからなるダ
ミーエミッタ(3)を、更にその上に第1誘電体層(4
)を全面的に設け、その後ベース注入部(9)を設け、
第2誘電体層(5)を全面的に少なくともダミーエミッ
タ(3)の高さまで設け、更にその上に平坦なフォトワ
ニス層(6)を設け、その後第1誘電体層(4)、第2
誘電体層(5)及びフォトワニス層(6)を、ダミーエ
ミッタ(3)の表面が露出しかつ第1及び第2誘電体層
(4、5)からダミーエミッタ(3)によって被覆され
ていない領域でその一定量が誘電体マスク(7)として
残る程度にエッチング除去し、ダミーエミッタ(3)及
びその下にあるスパッタ層(2)の部分を除去し、エミ
ッタ接触層(8)を成長させ、金属層(11)を全面的
に設け、その後誘電体マスク(7)をその上にあるこの
金属層(11)の部分と共に除去し、その結果この金属
層(11)のうちエミッタ接触層(8)上の部分がエミ
ッタ金属化部(10)として残されることを特徴とする
請求項1記載の製造方法。 - 【請求項3】突出した縁部を有するダミーエミッタ(3
)を作ることを特徴とする請求項2記載の製造方法。 - 【請求項4】傾斜した側面を有するダミーエミッタ(3
)を作り、誘電体マスク(7)を除去する前にその上に
ある金属層(12)の部分をマスク法により除去するこ
とを特徴とする請求項2記載の製造方法。 - 【請求項5】エミッタ接触層(8)として二元半導体物
質からなる第1接触層及びその上に三元半導体物質から
なる第2接触層を、第3の物質成分の一部に傾斜を持た
せて成長させることを特徴とする請求項1ないし4の1
つに記載の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP90100320.2 | 1990-01-08 | ||
EP90100320A EP0436753B1 (de) | 1990-01-08 | 1990-01-08 | Verfahren zur Herstellung eines selbstjustierten Emitter-Basis-Komplexes |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04132230A true JPH04132230A (ja) | 1992-05-06 |
JP3137661B2 JP3137661B2 (ja) | 2001-02-26 |
Family
ID=8203469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02415235A Expired - Fee Related JP3137661B2 (ja) | 1990-01-08 | 1990-12-27 | ヘテロバイポーラトランジスタの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5093272A (ja) |
EP (1) | EP0436753B1 (ja) |
JP (1) | JP3137661B2 (ja) |
DE (1) | DE59005820D1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2618539B2 (ja) * | 1991-03-04 | 1997-06-11 | シャープ株式会社 | 半導体装置の製造方法 |
FR2711451B1 (fr) * | 1993-10-18 | 1995-11-17 | Jackie Etrillard | Procédé d'obtention de contacts conducteurs auto-alignés pour composants électroniques. |
US5436181A (en) * | 1994-04-18 | 1995-07-25 | Texas Instruments Incorporated | Method of self aligning an emitter contact in a heterojunction bipolar transistor |
FR2804247B1 (fr) | 2000-01-21 | 2002-04-12 | St Microelectronics Sa | Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes |
US6784467B1 (en) | 2002-08-13 | 2004-08-31 | Newport Fab, Llc | Method for fabricating a self-aligned bipolar transistor and related structure |
US6867440B1 (en) * | 2002-08-13 | 2005-03-15 | Newport Fab, Llc | Self-aligned bipolar transistor without spacers and method for fabricating same |
US7064415B1 (en) * | 2002-08-13 | 2006-06-20 | Newport Fab Llc | Self-aligned bipolar transistor having increased manufacturability |
DE102004017166B4 (de) * | 2004-04-01 | 2007-10-11 | Atmel Germany Gmbh | Verfahren zur Herstellung von Bipolar-Transistoren |
DE102004021241A1 (de) * | 2004-04-30 | 2005-11-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines planaren Spacers, eines zugehörigen Bipolartransistors und einer zugehörigen BiCMOS-Schaltungsanordnung |
US7687887B1 (en) | 2006-12-01 | 2010-03-30 | National Semiconductor Corporation | Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3788527T2 (de) * | 1986-04-01 | 1994-05-11 | Matsushita Electric Ind Co Ltd | Bipolarer Transistor und sein Herstellungsverfahren. |
US4711701A (en) * | 1986-09-16 | 1987-12-08 | Texas Instruments Incorporated | Self-aligned transistor method |
US4868633A (en) * | 1986-10-22 | 1989-09-19 | Texas Instruments Incorporated | Selective epitaxy devices and method |
-
1990
- 1990-01-08 DE DE59005820T patent/DE59005820D1/de not_active Expired - Fee Related
- 1990-01-08 EP EP90100320A patent/EP0436753B1/de not_active Expired - Lifetime
- 1990-12-03 US US07/620,625 patent/US5093272A/en not_active Expired - Lifetime
- 1990-12-27 JP JP02415235A patent/JP3137661B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0436753A1 (de) | 1991-07-17 |
JP3137661B2 (ja) | 2001-02-26 |
US5093272A (en) | 1992-03-03 |
DE59005820D1 (de) | 1994-06-30 |
EP0436753B1 (de) | 1994-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4731340A (en) | Dual lift-off self aligning process for making heterojunction bipolar transistors | |
JPH0571173B2 (ja) | ||
US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
EP0478923B1 (en) | Method of fabricating self-aligned heterojunction bipolar transistors | |
JPH09246282A (ja) | 選択的サブコレクタヘテロ接合バイポーラトランジスタ | |
JP3137661B2 (ja) | ヘテロバイポーラトランジスタの製造方法 | |
US5739062A (en) | Method of making bipolar transistor | |
JP2851044B2 (ja) | 半導体装置の製造方法 | |
US5468659A (en) | Reduction of base-collector junction parasitic capacitance of heterojunction bipolar transistors | |
JP2618539B2 (ja) | 半導体装置の製造方法 | |
US5471078A (en) | Self-aligned heterojunction bipolar transistor | |
US5212103A (en) | Method of making a heterojunction bipolar transistor | |
US6458668B1 (en) | Method for manufacturing hetero junction bipolar transistor | |
JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2765208B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
US7067898B1 (en) | Semiconductor device having a self-aligned base contact and narrow emitter | |
JPH0611059B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
JPH07273125A (ja) | 半導体装置の製造方法 | |
KR100257161B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조 방법 | |
JP2579952B2 (ja) | 半導体装置及びその製造方法 | |
JP2921222B2 (ja) | バイポーラトランジスタの製造方法 | |
JPH0563012B2 (ja) | ||
JPH07273126A (ja) | ヘテロ接合トランジスタ | |
JPH0571171B2 (ja) | ||
JPH0645345A (ja) | エミッタ電極引出し配線およびその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001102 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |