JP2765208B2 - ヘテロ接合バイポーラトランジスタおよびその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタおよびその製造方法Info
- Publication number
- JP2765208B2 JP2765208B2 JP21925090A JP21925090A JP2765208B2 JP 2765208 B2 JP2765208 B2 JP 2765208B2 JP 21925090 A JP21925090 A JP 21925090A JP 21925090 A JP21925090 A JP 21925090A JP 2765208 B2 JP2765208 B2 JP 2765208B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- type impurity
- gaas
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は超高速・超高周波デバイスとして有望なヘテ
ロ接合バイポーラトランジスタに関するものである。
ロ接合バイポーラトランジスタに関するものである。
従来の技術 ヘテロ接合バイポーラトランジスタ（以下HBT）の電
流利得遮断周波数fT、と最大発振周波数fmaxは、それぞ
れ次式で与えられる。
流利得遮断周波数fT、と最大発振周波数fmaxは、それぞ
れ次式で与えられる。
fT＝1/2πTec …（１） ここで、Tecはエミッタ・コレクタ間の全遅延時間であ
り、Cboはベース・コレクタ間容量で、Rbはベース抵抗
である。このベース抵抗はベース電極をコレクタの両側
でとる構造では ここで、Lo,lo,lboはそれぞれ、コレクタ長，コレク
タ幅，コレクタとベース電極間距離であり、Rsは真性ベ
ース領域のシート抵抗,Rs′は外部ベース領域のシート
抵抗,Poはコンタクト抵抗率である。シート抵抗のなか
で、Rs′はベース面をエッチングにより露出する時のエ
ッチングの深さにより大きくばらつく。第９図は、エミ
ッタとしてベースよりもエネルギーバンドギャップの大
きい半導体材料用い、コレクタとしてベースと同じ半導
体材料を用いた従来のnpnコレクタトップ型HBTの構造例
を示す。これは、半絶縁性のGaAs基板１上に、エミッタ
コンタクトを形成するためのｎ型の高不純物濃度を有す
るn+型GaAs2,エミッタとなるｎ型の不純物を有するｎ型
Al0.3Ga0.7As3′，ベースとなるｐ型の高不純物濃度を
有するp+型GaAs4′コレクタとなるｎ型の不純物を有す
るｎ型GaAs24,コレクタコンタクトを形成するためのｎ
型の高不純物濃度を有するn+型GaAs25を有し、外部ベー
スの下部に水素を用いたイオン注入により絶縁化された
領域９を有し、コレクタメサ26,ベースメサ10の構造
と、エミッタ電極11,ベース電極12,コレクタ電極13から
成り立っている。
り、Cboはベース・コレクタ間容量で、Rbはベース抵抗
である。このベース抵抗はベース電極をコレクタの両側
でとる構造では ここで、Lo,lo,lboはそれぞれ、コレクタ長，コレク
タ幅，コレクタとベース電極間距離であり、Rsは真性ベ
ース領域のシート抵抗,Rs′は外部ベース領域のシート
抵抗,Poはコンタクト抵抗率である。シート抵抗のなか
で、Rs′はベース面をエッチングにより露出する時のエ
ッチングの深さにより大きくばらつく。第９図は、エミ
ッタとしてベースよりもエネルギーバンドギャップの大
きい半導体材料用い、コレクタとしてベースと同じ半導
体材料を用いた従来のnpnコレクタトップ型HBTの構造例
を示す。これは、半絶縁性のGaAs基板１上に、エミッタ
コンタクトを形成するためのｎ型の高不純物濃度を有す
るn+型GaAs2,エミッタとなるｎ型の不純物を有するｎ型
Al0.3Ga0.7As3′，ベースとなるｐ型の高不純物濃度を
有するp+型GaAs4′コレクタとなるｎ型の不純物を有す
るｎ型GaAs24,コレクタコンタクトを形成するためのｎ
型の高不純物濃度を有するn+型GaAs25を有し、外部ベー
スの下部に水素を用いたイオン注入により絶縁化された
領域９を有し、コレクタメサ26,ベースメサ10の構造
と、エミッタ電極11,ベース電極12,コレクタ電極13から
成り立っている。
このうち、コレクタメサ26の製法としては、まずn+型
GaAs25上にコレクタ領域に対応する感光性樹脂からなる
突起７を形成し、ついでこの突起７をマスクとして用い
て、エッチングによりn+型GaAs25,n型GaAs24からなるコ
レクタメサ26を形成し、同時にp+型GaAs4を露出させ、
第10図（ａ）のような構造を形成する。上記の構造を有
するHBTはコレクタトップ型のため、ベース・コレクタ
間容量Cbcを低減することが可能で、高周波特性に優れ
ている。
GaAs25上にコレクタ領域に対応する感光性樹脂からなる
突起７を形成し、ついでこの突起７をマスクとして用い
て、エッチングによりn+型GaAs25,n型GaAs24からなるコ
レクタメサ26を形成し、同時にp+型GaAs4を露出させ、
第10図（ａ）のような構造を形成する。上記の構造を有
するHBTはコレクタトップ型のため、ベース・コレクタ
間容量Cbcを低減することが可能で、高周波特性に優れ
ている。
発明が解決しようとする課題 しかしながら、上記のような構造では、コレクタ・ベ
ースが同一半導体材料から形成されているためp+型GaAs
4を露出する際、エッチングの不均一，膜厚の不均一が
あると、同一半導体ウェハ面内でp+型GaAs4を均一に露
出することが不可能であり、その結果、（３）式のシー
ト抵抗Rs′が各HBTデバイス間で不均一となり特性のば
らつきが生じてしまう。ときには第10図（ｂ）に示すよ
うにp+型GaAs4′が完全に露出されず、コレクタのｎ型G
aAs24にベース電極12が形成されたり、第10図（ｃ）に
示すようにp+型GaAs4が完全にエッチングされ、エミッ
タのｎ型Al0.3Ga0.7As3′にベース電極12が形成された
りして、トランジスタ動作不可能となりかねない。この
ことはpnpコレクタトップ型HBTにおいても同じである。
このため量産化，集積化が難しいという問題点を有して
いた。本発明は、上記問題点に鑑み、ベースとコレクタ
を異種半導体材料、例えば、ベースとしてGaAsを、コレ
クタとしてGeを用いて、GeをGaAsに対して選択的に除去
することにより、エッチングの不均一，膜厚の不均一に
関係なく均一にベースを露出することができる、量産
化，集積化に適したヘテロ接合バイポーラトランジスタ
の構造と製法を提供するものである。
ースが同一半導体材料から形成されているためp+型GaAs
4を露出する際、エッチングの不均一，膜厚の不均一が
あると、同一半導体ウェハ面内でp+型GaAs4を均一に露
出することが不可能であり、その結果、（３）式のシー
ト抵抗Rs′が各HBTデバイス間で不均一となり特性のば
らつきが生じてしまう。ときには第10図（ｂ）に示すよ
うにp+型GaAs4′が完全に露出されず、コレクタのｎ型G
aAs24にベース電極12が形成されたり、第10図（ｃ）に
示すようにp+型GaAs4が完全にエッチングされ、エミッ
タのｎ型Al0.3Ga0.7As3′にベース電極12が形成された
りして、トランジスタ動作不可能となりかねない。この
ことはpnpコレクタトップ型HBTにおいても同じである。
このため量産化，集積化が難しいという問題点を有して
いた。本発明は、上記問題点に鑑み、ベースとコレクタ
を異種半導体材料、例えば、ベースとしてGaAsを、コレ
クタとしてGeを用いて、GeをGaAsに対して選択的に除去
することにより、エッチングの不均一，膜厚の不均一に
関係なく均一にベースを露出することができる、量産
化，集積化に適したヘテロ接合バイポーラトランジスタ
の構造と製法を提供するものである。
課題を解決するための手段 上記課題を解決するために本発明は、基板上に、エミ
ッタとなる第１の半導体材料，ベースとなる第２の半導
体材料，コレクタとなる第２の半導体材料に対して選択
的に除去可能な第３の半導体材料からなる構造、例え
ば、第１の半導体材料としてｎ型のAlXGa1-XAs,第２の
半導体材料としてｐ型のGaAs,第３の半導体材料として
ｎ型のGeからなるnpnコレクタトップ型のヘテロ接合バ
イポーラトランジスタ，あるいは、第１の半導体材料と
してｐ型のAlXGa1-XAs,第２の半導体材料としてｎ型のG
aAs,第３の半導体材料としてｐ型のGeからなるpnpコレ
クタトップ型のヘテロ接合のバイポーラトランジスタの
構造を有する。その製法として、npnコレクタトップ型
ヘテロ接合バイポーラトランジスタでは、分子線エピタ
キシ（MBE）法を用いて、ｎ型の不純物を有するｎ型AlX
Ga1-XAs,p型の不純物を、有するｐ型GaAsを形成し、そ
の後、第１の製法としてAsビームを遮断すること、もし
くは基板温度を上げることによりGa安定化面を形成す
る。その後、ｎ型の不純物を有するｎ型Geを形成する。
第２の製法として、ｐ型のGaAsを形成した際に形成され
るAs安定化面上に非ドープのGeを形成し、ｎ型の不純物
となるAsが拡散することによりｎ型の不純物を有するGe
を形成する。その後、第1,第２の製法で形成されたGe層
上にコレクタ領域に対応する絶縁膜を形成し、これをマ
スクとして用いてエッチングによりGeを選択的に除去し
コレクタメサを形成する。pnpコレクタトップのヘテロ
接合バイポーラトランジスタでは、MBE法を用いて、ｐ
型の不純物を有するｐ型AlXGa1-XAs,n型の不純物を有す
るｎ型GaAsを形成し、その後、第１の製法としてAsビー
ムを遮断すること、もしくは基板温度を上げることによ
りGa安定化面を形成する。その後、非ドープのGeを形成
し、ｐ型の不純物となるGaが拡散することによりｐ型の
不純物を有するGeを形成する。第２の製法として、ｎ型
のGaAsを形成した際に形成されるAs安定化面上にｐ型の
不純物を有するｐ型Geを形成する。その後、第1,第２の
製法で形成されたGe上にコレクタ領域に対応する絶縁膜
を形成し、これをマスクとして用いてエッチングにより
Geを選択的に除去し、コレクタメサを形成する。
ッタとなる第１の半導体材料，ベースとなる第２の半導
体材料，コレクタとなる第２の半導体材料に対して選択
的に除去可能な第３の半導体材料からなる構造、例え
ば、第１の半導体材料としてｎ型のAlXGa1-XAs,第２の
半導体材料としてｐ型のGaAs,第３の半導体材料として
ｎ型のGeからなるnpnコレクタトップ型のヘテロ接合バ
イポーラトランジスタ，あるいは、第１の半導体材料と
してｐ型のAlXGa1-XAs,第２の半導体材料としてｎ型のG
aAs,第３の半導体材料としてｐ型のGeからなるpnpコレ
クタトップ型のヘテロ接合のバイポーラトランジスタの
構造を有する。その製法として、npnコレクタトップ型
ヘテロ接合バイポーラトランジスタでは、分子線エピタ
キシ（MBE）法を用いて、ｎ型の不純物を有するｎ型AlX
Ga1-XAs,p型の不純物を、有するｐ型GaAsを形成し、そ
の後、第１の製法としてAsビームを遮断すること、もし
くは基板温度を上げることによりGa安定化面を形成す
る。その後、ｎ型の不純物を有するｎ型Geを形成する。
第２の製法として、ｐ型のGaAsを形成した際に形成され
るAs安定化面上に非ドープのGeを形成し、ｎ型の不純物
となるAsが拡散することによりｎ型の不純物を有するGe
を形成する。その後、第1,第２の製法で形成されたGe層
上にコレクタ領域に対応する絶縁膜を形成し、これをマ
スクとして用いてエッチングによりGeを選択的に除去し
コレクタメサを形成する。pnpコレクタトップのヘテロ
接合バイポーラトランジスタでは、MBE法を用いて、ｐ
型の不純物を有するｐ型AlXGa1-XAs,n型の不純物を有す
るｎ型GaAsを形成し、その後、第１の製法としてAsビー
ムを遮断すること、もしくは基板温度を上げることによ
りGa安定化面を形成する。その後、非ドープのGeを形成
し、ｐ型の不純物となるGaが拡散することによりｐ型の
不純物を有するGeを形成する。第２の製法として、ｎ型
のGaAsを形成した際に形成されるAs安定化面上にｐ型の
不純物を有するｐ型Geを形成する。その後、第1,第２の
製法で形成されたGe上にコレクタ領域に対応する絶縁膜
を形成し、これをマスクとして用いてエッチングにより
Geを選択的に除去し、コレクタメサを形成する。
作用 本発明は、上記した手段により、エッチングの不均
一、膜厚の不均一に影響されることなく、ベース層を均
一に露出することが可能で、量産化，集積化に適したヘ
テロ接合バイポーラトランジスタが再現性よく実現され
る。図６は従来のコレクタをｎ型GaAsとした場合のnpn
型HBTの、図７は従来のコレクタをｐ型GaAsとした場合
のpnp型HBTのバンドダイアグラムを示す。また、図４に
本発明のコレクタをｎ型Geとした場合のnpn型HBTの、図
５に本発明のコレクタをｐ型Geとした場合のpnp型HBTの
バンドダイアグラムを示す。図４〜図７からわかるよう
に本発明のHBTは、従来のHBTと同様にエミッタから注入
された少数キャリアがベース・コレクタ間でポテシャル
の障壁に捕獲されることなくコレクタに流れ込むバンド
ダイアグラムとなっている。このようなバンドダイアグ
ラムを有するHBTにおいて、HBTのベース輸送効率αＴと
エミッタ効率γは次式で与えられる。
一、膜厚の不均一に影響されることなく、ベース層を均
一に露出することが可能で、量産化，集積化に適したヘ
テロ接合バイポーラトランジスタが再現性よく実現され
る。図６は従来のコレクタをｎ型GaAsとした場合のnpn
型HBTの、図７は従来のコレクタをｐ型GaAsとした場合
のpnp型HBTのバンドダイアグラムを示す。また、図４に
本発明のコレクタをｎ型Geとした場合のnpn型HBTの、図
５に本発明のコレクタをｐ型Geとした場合のpnp型HBTの
バンドダイアグラムを示す。図４〜図７からわかるよう
に本発明のHBTは、従来のHBTと同様にエミッタから注入
された少数キャリアがベース・コレクタ間でポテシャル
の障壁に捕獲されることなくコレクタに流れ込むバンド
ダイアグラムとなっている。このようなバンドダイアグ
ラムを有するHBTにおいて、HBTのベース輸送効率αＴと
エミッタ効率γは次式で与えられる。
ここで、WBははベース幅、LE,LBはそれぞれエミッタ
およびベース中の少数キャリアの拡散長,DE,DBはそれぞ
れエミッタおよびベース中の少数キャリアの拡散定数、
PE,nBはそれぞれエミッタおよびベース中の少数キャリ
ア密度，ΔEgはエミッタとベースを構成する半導体のエ
ネルギーギャップ差である。
およびベース中の少数キャリアの拡散長,DE,DBはそれぞ
れエミッタおよびベース中の少数キャリアの拡散定数、
PE,nBはそれぞれエミッタおよびベース中の少数キャリ
ア密度，ΔEgはエミッタとベースを構成する半導体のエ
ネルギーギャップ差である。
トランジスタの特性を示すエミッタ接地増幅率βは β＝γαT/1−γαＴ …（６） で与えられる。
（４），（５），（６）式からわかるようにβはコレ
クタの物性定数に関係なく決定される。以上のことか
ら、コレクタとしてGaAsのかわりにGeを用いてもトラン
ジスタの特性上問題のないことがわかる。分子線エピタ
キシ法において、表面状態がAs安定化面を有するGaAs上
に非ドープのGeを形成した場合、Geはｎ型の不純物とな
るAsが拡散してｎ型Geとなる。この濃度は、GaAs表面の
Asの被覆率，基板温度で決定される。一方、Ga安定化面
を有するGaAs上に非ドープのGeを形成した場合、Geはｐ
型の不純物となるGaが拡散してｐ型となる。この濃度は
GaAs表面のGaの被覆率，基板温度で決定される。また、
分子線エピタキシでは、As安定化面を有する表面状態で
GaAsを形成するのが一般的であり、Asビームを遮断す
る、もしくは基板温度を上げて基板表面からAsを再蒸発
させることにより表面状態をGa安定化面に変化させるこ
とができる。
クタの物性定数に関係なく決定される。以上のことか
ら、コレクタとしてGaAsのかわりにGeを用いてもトラン
ジスタの特性上問題のないことがわかる。分子線エピタ
キシ法において、表面状態がAs安定化面を有するGaAs上
に非ドープのGeを形成した場合、Geはｎ型の不純物とな
るAsが拡散してｎ型Geとなる。この濃度は、GaAs表面の
Asの被覆率，基板温度で決定される。一方、Ga安定化面
を有するGaAs上に非ドープのGeを形成した場合、Geはｐ
型の不純物となるGaが拡散してｐ型となる。この濃度は
GaAs表面のGaの被覆率，基板温度で決定される。また、
分子線エピタキシでは、As安定化面を有する表面状態で
GaAsを形成するのが一般的であり、Asビームを遮断す
る、もしくは基板温度を上げて基板表面からAsを再蒸発
させることにより表面状態をGa安定化面に変化させるこ
とができる。
実施例 以下本発明の実施例を説明する。第１図は、本発明の
第１の実施例であるnpnコレクタトップ型HBTを示す構造
図である。このHBTを作製するには、まず（001）面方位
を有する半絶縁性のGaAs基板１上に、分子線エピタキシ
（MBE）法を用いて、エミッタコンタクトとなるn+型GaA
s層2,エミッタとなるｎ型Al0.3Ga0.7As層３、ベースと
なるp+型GaAs層４を基板温度550℃で形成する。ここでn
+型GaAs層２は、不純物濃度５×1018個/cm3,厚さ6000Å
とし、ｎ型Al0.3Ga0.7As層３は５×1017個/cm3,5000Å,
p+型GaAs層４は１×1019個/cm3,1000Åとする。つぎに
第１の製法として、p+型GaAs4を形成後、Asビームを遮
断する、もしくは基板温度を上げることにより、表面状
態がAs安定化面からGa安定化面に変化するのを電子線回
析（RHEED）法の回析パターンで確認する。その後、基
板温度400℃にて、Sbをｎ型の不純物として用い、コレ
クタとなる不純物濃度１×1017個/cm3,厚さ3000Åのｎ
型Ge5,ついでコレクタコンタクトとなる不純物濃度５×
1018個/cm3,厚さ1000Åのn+型Ge6を形成し、第２図
（ａ）に示す半導体ウェハを形成する。第２の製法とし
て、表面状態がAs安定化面を示しているp+型GaAs4上に
基板温度400℃にて、非ドープのGeを3000Å形成する。
この場合、ｎ型の不純物となるAsがGe中を拡散して1017
個/cm3台の不純物濃度を有したコレクタとなるｎ型Ge5
が形成される。ついで５×1018個/cm3,1000Åのn+型Ge6
を形成し、第２図（ａ）に示す半導体ウェハを形成す
る。つぎに、上記の第１の製法，第２の製法で形成され
た半導体ウェハを用いて、コレクタ領域に対応する感光
性樹脂からなる突起７を形成し、ついでこのレジスト突
起７をマスクとして用いて、CHF3をエッチングガスとし
て用いた反応性イオンエッチング（RIE）法による乾式
エッチングによりn+型Ge6,n型Geをエッチング除去し、n
+型Ge6′とｎ型Ge5′からなるコレクタメサ８を形成
し、同時にp+型GaAs4を露出せしめ第２図（ｂ）に示す
構造を形成する。このとき用いた乾式エッチングは、Ge
には700Å/min以上のエッチング速度を有するのに対し
て、GaAsにはほとんどエッチングしないため、Geの選択
エッチとなる。このため、半導体ウェハ全面に対し、均
一にp+型GaAs4を露出することができる。ついで、突起
７をマスクとして用い、ｎ型Al0.3Ga0.7As3に水素を用
いたイオン注入により絶縁領域９を形成する。突起７を
除去後、フォトリソグラフィ技術とエッチングによりｎ
型Al0.3Ga0.7As3′,p+型GaAs4からなるベースメサ10を
形成し、同時にn+型GaAs層２を露出し、第２図（ｃ）に
示す構造を形成する。最後にAuGe/Ni/Ti/Auからなるエ
ミッタ電極11,Cr/AuZn/Auからなるベース電極12,Auから
なるコレクタ電極13を形成し、第１図に示すnpn型コレ
クタトップ型HBTが完成する。第３図は、本発明の第２
の実施例であるpnpコレクタトップ型HBTを示す構造図で
ある。このHBTを作製するには、まず（001）面方位を有
する半絶縁性のGaAs基板１上に、MBE法を用いて、エミ
ッタコンタクトとなるp+型GaAs14,エミッタとなるｐ型A
l0.3Ga0.7As15,ベースとなるn+型GaAs16を基板温度550
℃で形成する。ここでp+型GaAs14は不純物濃度４×1019
個/cm3,厚さ6000Åとし、ｐ型Al0.3Ga0.7As15は５×10
17個/cm3,厚さ5000Å,n+型GaAs16は５×1018個/cm3,100
0Åとする。つぎに第１の製法として、第１の実施例の
第１の製法と同様にGa安定化面を形成後、基板温度400
℃にて、非ドープのGeを3000Å形成する。この場合、ｐ
型の不純物となるGaがGe中を拡散して1017個/cm3台の不
純物濃度を有したコレクタとなるｐ型Ge17が形成され
る。ついで１×1019/cm3,1000Åのp+Ge18を形成し、第
４図（ａ）に示す半導体ウェハを形成する。第２の製法
として、表面状態がAs安定化面を示しているn+型GaAs16
上に基板温度400℃にて、Gaをｐ型の不純物として用
い、コレクタとなる不純物濃度１×1017個/cm3,厚さ300
0Åのｐ型Ge17,ついで１×1019個/cm3,1000Åのp+Ge18
を形成し、第４図（ａ）に示す半導体ウェハを形成す
る。つぎに、上記の第１の製法，第２の製法で形成され
た半導体ウェハを用いて、コレクタ領域に対応する感光
性樹脂からなる突起７を形成し、ついでこの突起７をマ
スクとして用いて、CHF3をエッチングガスとして用いた
RIEによりp+型Ge18,p型Ge17をエッチング除去し、p+型G
e18′とｐ型Ge17′からなるコレクタメサ19を形成し、
同時にn+型GaAs16を露出せしめ第４図（ｂ）に示す構造
を形成する。この場合も第１の実施例と同様に半導体ウ
ェハ全面に対し、均一にn+型GaAs16を露出することがで
きる。ついで突起７をマスクとして用い、ｐ型Al0.3Ga
0.7As15に水素を用いたイオン注入により絶縁領域９を
形成する。突起７を除去後、フォトリソグラフィ技術と
エッチングによりｐ型Al0.3Ga0.7As15′,n+型GaAs16′
からなるベースメサ20を形成し、同時にp+型GaAs14を露
出する（第４図（ｃ））。最後にCr/AuZn/Auからなるエ
ミッタ電極21,AuGe/Ni/Ti/Auからなるベース電極22,Au
からなるコレクタ電極23を形成し、第３図に示すpnpコ
レクタトップ型HBTが完成する。
第１の実施例であるnpnコレクタトップ型HBTを示す構造
図である。このHBTを作製するには、まず（001）面方位
を有する半絶縁性のGaAs基板１上に、分子線エピタキシ
（MBE）法を用いて、エミッタコンタクトとなるn+型GaA
s層2,エミッタとなるｎ型Al0.3Ga0.7As層３、ベースと
なるp+型GaAs層４を基板温度550℃で形成する。ここでn
+型GaAs層２は、不純物濃度５×1018個/cm3,厚さ6000Å
とし、ｎ型Al0.3Ga0.7As層３は５×1017個/cm3,5000Å,
p+型GaAs層４は１×1019個/cm3,1000Åとする。つぎに
第１の製法として、p+型GaAs4を形成後、Asビームを遮
断する、もしくは基板温度を上げることにより、表面状
態がAs安定化面からGa安定化面に変化するのを電子線回
析（RHEED）法の回析パターンで確認する。その後、基
板温度400℃にて、Sbをｎ型の不純物として用い、コレ
クタとなる不純物濃度１×1017個/cm3,厚さ3000Åのｎ
型Ge5,ついでコレクタコンタクトとなる不純物濃度５×
1018個/cm3,厚さ1000Åのn+型Ge6を形成し、第２図
（ａ）に示す半導体ウェハを形成する。第２の製法とし
て、表面状態がAs安定化面を示しているp+型GaAs4上に
基板温度400℃にて、非ドープのGeを3000Å形成する。
この場合、ｎ型の不純物となるAsがGe中を拡散して1017
個/cm3台の不純物濃度を有したコレクタとなるｎ型Ge5
が形成される。ついで５×1018個/cm3,1000Åのn+型Ge6
を形成し、第２図（ａ）に示す半導体ウェハを形成す
る。つぎに、上記の第１の製法，第２の製法で形成され
た半導体ウェハを用いて、コレクタ領域に対応する感光
性樹脂からなる突起７を形成し、ついでこのレジスト突
起７をマスクとして用いて、CHF3をエッチングガスとし
て用いた反応性イオンエッチング（RIE）法による乾式
エッチングによりn+型Ge6,n型Geをエッチング除去し、n
+型Ge6′とｎ型Ge5′からなるコレクタメサ８を形成
し、同時にp+型GaAs4を露出せしめ第２図（ｂ）に示す
構造を形成する。このとき用いた乾式エッチングは、Ge
には700Å/min以上のエッチング速度を有するのに対し
て、GaAsにはほとんどエッチングしないため、Geの選択
エッチとなる。このため、半導体ウェハ全面に対し、均
一にp+型GaAs4を露出することができる。ついで、突起
７をマスクとして用い、ｎ型Al0.3Ga0.7As3に水素を用
いたイオン注入により絶縁領域９を形成する。突起７を
除去後、フォトリソグラフィ技術とエッチングによりｎ
型Al0.3Ga0.7As3′,p+型GaAs4からなるベースメサ10を
形成し、同時にn+型GaAs層２を露出し、第２図（ｃ）に
示す構造を形成する。最後にAuGe/Ni/Ti/Auからなるエ
ミッタ電極11,Cr/AuZn/Auからなるベース電極12,Auから
なるコレクタ電極13を形成し、第１図に示すnpn型コレ
クタトップ型HBTが完成する。第３図は、本発明の第２
の実施例であるpnpコレクタトップ型HBTを示す構造図で
ある。このHBTを作製するには、まず（001）面方位を有
する半絶縁性のGaAs基板１上に、MBE法を用いて、エミ
ッタコンタクトとなるp+型GaAs14,エミッタとなるｐ型A
l0.3Ga0.7As15,ベースとなるn+型GaAs16を基板温度550
℃で形成する。ここでp+型GaAs14は不純物濃度４×1019
個/cm3,厚さ6000Åとし、ｐ型Al0.3Ga0.7As15は５×10
17個/cm3,厚さ5000Å,n+型GaAs16は５×1018個/cm3,100
0Åとする。つぎに第１の製法として、第１の実施例の
第１の製法と同様にGa安定化面を形成後、基板温度400
℃にて、非ドープのGeを3000Å形成する。この場合、ｐ
型の不純物となるGaがGe中を拡散して1017個/cm3台の不
純物濃度を有したコレクタとなるｐ型Ge17が形成され
る。ついで１×1019/cm3,1000Åのp+Ge18を形成し、第
４図（ａ）に示す半導体ウェハを形成する。第２の製法
として、表面状態がAs安定化面を示しているn+型GaAs16
上に基板温度400℃にて、Gaをｐ型の不純物として用
い、コレクタとなる不純物濃度１×1017個/cm3,厚さ300
0Åのｐ型Ge17,ついで１×1019個/cm3,1000Åのp+Ge18
を形成し、第４図（ａ）に示す半導体ウェハを形成す
る。つぎに、上記の第１の製法，第２の製法で形成され
た半導体ウェハを用いて、コレクタ領域に対応する感光
性樹脂からなる突起７を形成し、ついでこの突起７をマ
スクとして用いて、CHF3をエッチングガスとして用いた
RIEによりp+型Ge18,p型Ge17をエッチング除去し、p+型G
e18′とｐ型Ge17′からなるコレクタメサ19を形成し、
同時にn+型GaAs16を露出せしめ第４図（ｂ）に示す構造
を形成する。この場合も第１の実施例と同様に半導体ウ
ェハ全面に対し、均一にn+型GaAs16を露出することがで
きる。ついで突起７をマスクとして用い、ｐ型Al0.3Ga
0.7As15に水素を用いたイオン注入により絶縁領域９を
形成する。突起７を除去後、フォトリソグラフィ技術と
エッチングによりｐ型Al0.3Ga0.7As15′,n+型GaAs16′
からなるベースメサ20を形成し、同時にp+型GaAs14を露
出する（第４図（ｃ））。最後にCr/AuZn/Auからなるエ
ミッタ電極21,AuGe/Ni/Ti/Auからなるベース電極22,Au
からなるコレクタ電極23を形成し、第３図に示すpnpコ
レクタトップ型HBTが完成する。
なお、本発明の構造を理解するためにバンド構造を示
す。第５図は本発明の第１の実施例におけるnpnコレク
タトップ型HBTのバンドダイアグラム、第６図は本発明
の第２の実施例におけるpnpコレクタトップ型HBTのバン
ドダイアグラム、第７図は従来のnpnコレクタトップ型H
BTのバンドダイアグラム、第８図は従来のpnpコレクタ
トップ型HBTのバンドダイアグラムを示す。実施例で
は、AlXGa1-XAs,GaAs,Geの材料からなるHBTについて説
明しているが、構造としては他の系の材料からなるHBT
でも適用できる。
す。第５図は本発明の第１の実施例におけるnpnコレク
タトップ型HBTのバンドダイアグラム、第６図は本発明
の第２の実施例におけるpnpコレクタトップ型HBTのバン
ドダイアグラム、第７図は従来のnpnコレクタトップ型H
BTのバンドダイアグラム、第８図は従来のpnpコレクタ
トップ型HBTのバンドダイアグラムを示す。実施例で
は、AlXGa1-XAs,GaAs,Geの材料からなるHBTについて説
明しているが、構造としては他の系の材料からなるHBT
でも適用できる。
発明の効果 本発明のHBTでは、エッチングの不均一、膜厚の不均
一に影響されることなく、ベース層を均一に露出するこ
とが可能で、量産化，集積化に適したコレクタトップ型
のヘテロ接合バイポーラトランジスタが再現性よく実現
される。
一に影響されることなく、ベース層を均一に露出するこ
とが可能で、量産化，集積化に適したコレクタトップ型
のヘテロ接合バイポーラトランジスタが再現性よく実現
される。
第１図は本発明の第１の実施例におけるnpnコレクタト
ップ型HBTの構造図、第２図は第１図の製造工程を示す
断面図、第３図は本発明の第２の実施例におけるpnpコ
レクタトップ型HBTの構造図、第４図は第３図の製造工
程を示す断面図、第５図は本発明の第１を実施例におけ
るnpnコレクタトップ型HBTのバンドダイアグラム、第６
図は本発明の第２の実施例におけるpnpコレクタトップ
型HBTのバンドダイアグラム、第７図は従来のnpnコレク
タトップ型HBTのバンドダイアグラム、第８図は従来のp
npコレクタトップ型HBTのバンドダイアグラムを示す
図、第９図は従来のnpnコレクタトップ型HBTの構造図、
第10図は第９図の製造工程断面図である。 １……半絶縁性GaAs基板、２……n+型GaAs、３……ｎ型
Al0.3Ga0.7As、３′……エミッタを形成するｎ型Al0.3G
a0.7As、４……p+型GaAs、４′……ベースメサ10を形成
するp+型GaAs、５……ｎ型Ge、５′……コレクタメサ８
を形成するｎ型Ge、６……n+型Ge、６′……コレクタメ
サ８を形成するn+型Ge、７……感光性樹脂からなる突
起、８……コレクタメサ、９……絶縁領域、10……ベー
スメサ、11……エミッタ電極、12……ベース電極、13…
…コレクタ電極、14……p+型GaAs、15……ｐ型Al0.3Ga
0.7As、15′……ベースメサ20を形成するｐ型Al0.3Ga
0.7As、16……n+型GaAs、16′……ベースメサ20を形成
するn+型GaAs、17……ｐ型Ge、17′……コレクタメサ19
を形成するｐ型Ge、18……p+型Ge、18′……コレクタメ
サ19を形成するp+型Ge、19……コレクタ、20……ベース
メサ、21……エミッタ電極、22……ベース電極、23……
コレクタ電極。
ップ型HBTの構造図、第２図は第１図の製造工程を示す
断面図、第３図は本発明の第２の実施例におけるpnpコ
レクタトップ型HBTの構造図、第４図は第３図の製造工
程を示す断面図、第５図は本発明の第１を実施例におけ
るnpnコレクタトップ型HBTのバンドダイアグラム、第６
図は本発明の第２の実施例におけるpnpコレクタトップ
型HBTのバンドダイアグラム、第７図は従来のnpnコレク
タトップ型HBTのバンドダイアグラム、第８図は従来のp
npコレクタトップ型HBTのバンドダイアグラムを示す
図、第９図は従来のnpnコレクタトップ型HBTの構造図、
第10図は第９図の製造工程断面図である。 １……半絶縁性GaAs基板、２……n+型GaAs、３……ｎ型
Al0.3Ga0.7As、３′……エミッタを形成するｎ型Al0.3G
a0.7As、４……p+型GaAs、４′……ベースメサ10を形成
するp+型GaAs、５……ｎ型Ge、５′……コレクタメサ８
を形成するｎ型Ge、６……n+型Ge、６′……コレクタメ
サ８を形成するn+型Ge、７……感光性樹脂からなる突
起、８……コレクタメサ、９……絶縁領域、10……ベー
スメサ、11……エミッタ電極、12……ベース電極、13…
…コレクタ電極、14……p+型GaAs、15……ｐ型Al0.3Ga
0.7As、15′……ベースメサ20を形成するｐ型Al0.3Ga
0.7As、16……n+型GaAs、16′……ベースメサ20を形成
するn+型GaAs、17……ｐ型Ge、17′……コレクタメサ19
を形成するｐ型Ge、18……p+型Ge、18′……コレクタメ
サ19を形成するp+型Ge、19……コレクタ、20……ベース
メサ、21……エミッタ電極、22……ベース電極、23……
コレクタ電極。
Claims (7)
- 【請求項１】基板の上に、少くともエミッタとなる第１
の半導体材料層と、ベースとなる第２の半導体材料層
と、前記第２の半導体材料層に対して選択除去可能でか
つ前記第２の半導体材料層との接合において、エミッタ
から注入された少数キャリアに対してポテンシャルの障
壁を形成しないコレクタとなる第３の半導体材料層を、
前記第1,第2,第３の半導体材料層の順序に有するコレク
タトップ型構造を形成してなることを特徴とするヘテロ
接合バイポーラトランジスタ。 - 【請求項２】特許請求の範囲第１項において、第１の半
導体材料層としてｎ型の不純物を有するAlXGa1-XAs（０
＜Ｘ≦１）層、第２の半導体材料層としてｐ型の不純物
を有するGaAs層、第３の半導体材料層としてｎ型の不純
物を有するGe層からなることを特徴とするヘテロ接合バ
イポーラトランジスタ。 - 【請求項３】GaAs基板上に、分子線エピタキシ法を用い
て、ｎ型の不純物を有するAlXGa1-XAs（０＜Ｘ≦１）層
とｐ型の不純物を有する（GaAs層を形成する工程と、前
記ｐ型の不純物を有するGaAs層上にGa安定化面を形成す
る工程と、ドーピングによりｎ型の不純物を有するGe層
を形成する工程と、前記ｎ型の不純物を有するGe層上に
コレクタ領域に対応する絶縁膜を形成し、前記絶縁膜を
マスクとして用いて、エッチングによりGeを選択除去す
る工程とを備えたことを特徴とする特許請求の範囲第２
項に記載のヘテロ接合バイポーラトランジスタの製造方
法。 - 【請求項４】GaAs基板上に、分子線エピタキシ法を用い
て、ｎ型の不純物を有するAlXGa1-XAs（０＜Ｘ≦１）層
とｐ型の不純物を有するGaAs層を形成する工程と、前記
ｐ型の不純物を有するGaAs層を形成した際に形成される
As安定化面上に非ドープのGeを形成し、Asが拡散するこ
とによりｎ型の不純物を有するGe層を形成する工程と、
前記ｎ型の不純物を有するGe層上にコレクタ領域に対応
する絶縁膜を形成し、前記絶縁膜をマスクとして用いて
エッチングによりGeを選択除去する工程とを備えたこと
を特徴とする特許請求の範囲第２項に記載のヘテロ接合
バイポーラトランジスタの製造方法。 - 【請求項５】特許請求の範囲第１項において、第１の半
導体材料層としてｐ型の不純物を有するAlXGa1-XAs（０
＜Ｘ≦１）層、第２の半導体材料層としてｎ型の不純物
を有するGaAs層、第３の半導体材料層としてｐ型の不純
物を有するGe層からなることを特徴とするヘテロ接合バ
イポーラトランジスタ。 - 【請求項６】GaAs基板上に、分子線エピタキシ法を用い
て、ｐ型の不純物を有するAlXGa1-XAs（０＜Ｘ≦１）層
とｎ型の不純物を有するGaAs層を形成する工程と、前記
ｎ型の不純物を有するGaAs層上にGa安定化面を形成する
工程と、非ドープのGeを形成し、Gaが拡散することによ
りｐ型の不純物を有するGe層を形成する工程と、前記ｐ
型の不純物を有するGe層上にコレクタ領域に対応する絶
縁膜を形成し、前記絶縁膜をマスクとして用いてエッチ
ングによりGeを選択除去する工程とを備えたことを特徴
とする特許請求の範囲第５項に記載のヘテロ接合バイポ
ーラトランジスタの製造方法。 - 【請求項７】GaAs基板上に、分子線エピタキシ法を用い
て、ｐ型の不純物を有するAlXGa1-XAs（０＜Ｘ≦１）層
とｎ型の不純物を有するGaAs層を形成する工程と、前記
ｎ型の不純物を有するGaAs層を形成した際に形成される
As安定化面上にドーピングによりｐ型の不純物を有する
Ge層を形成する工程と、前記ｐ型の不純物を有するGe層
上にコレクタ領域に対応する絶縁膜を形成し、前記絶縁
膜をマスクとして用いてエッチングによりGeを選択除去
する工程とを備えたことを特徴とする特許請求の範囲第
５項に記載のヘテロ接合バイポーラトランジスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21925090A JP2765208B2 (ja) | 1990-08-20 | 1990-08-20 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21925090A JP2765208B2 (ja) | 1990-08-20 | 1990-08-20 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04101431A JPH04101431A (ja) | 1992-04-02 |
| JP2765208B2 true JP2765208B2 (ja) | 1998-06-11 |
Family
ID=16732581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21925090A Expired - Lifetime JP2765208B2 (ja) | 1990-08-20 | 1990-08-20 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2765208B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5665614A (en) * | 1995-06-06 | 1997-09-09 | Hughes Electronics | Method for making fully self-aligned submicron heterojunction bipolar transistor |
| JP4524298B2 (ja) | 2007-06-04 | 2010-08-11 | パナソニック株式会社 | 半導体装置の製造方法 |
-
1990
- 1990-08-20 JP JP21925090A patent/JP2765208B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04101431A (ja) | 1992-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166081A (en) | Method of producing a bipolar transistor | |
| US4731340A (en) | Dual lift-off self aligning process for making heterojunction bipolar transistors | |
| US4933732A (en) | Heterojunction bipolar transistor | |
| JPH0571173B2 (ja) | ||
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| US5648666A (en) | Double-epitaxy heterojunction bipolar transistors for high speed performance | |
| US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
| US5332912A (en) | Heterojunction bipolar transistor | |
| US5700701A (en) | Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| JP2765208B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH04132230A (ja) | ヘテロバイポーラトランジスタの製造方法 | |
| JPS607771A (ja) | 半導体装置 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP2918275B2 (ja) | 半導体装置 | |
| JP2506074B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH11251328A (ja) | 化合物半導体装置 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2800246B2 (ja) | 縦型トランジスタの製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS61294857A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH10107042A (ja) | 化合物半導体装置 | |
| JPH10107041A (ja) | 化合物半導体装置 | |
| JPH0577173B2 (ja) |