JP3294461B2 - ヘテロ接合バイポーラトランジスタとその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタとその製造方法Info
- Publication number
- JP3294461B2 JP3294461B2 JP05473395A JP5473395A JP3294461B2 JP 3294461 B2 JP3294461 B2 JP 3294461B2 JP 05473395 A JP05473395 A JP 05473395A JP 5473395 A JP5473395 A JP 5473395A JP 3294461 B2 JP3294461 B2 JP 3294461B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- etching stop
- emitter layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title description 6
- 238000005530 etching Methods 0.000 claims description 93
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 32
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 17
- 239000010408 film Substances 0.000 description 16
- 239000012535 impurity Substances 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 230000006798 recombination Effects 0.000 description 11
- 238000005215 recombination Methods 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 239000013078 crystal Substances 0.000 description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 239000007772 electrode material Substances 0.000 description 6
- 238000013139 quantization Methods 0.000 description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000003746 solid phase reaction Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- -1 S iGe Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
用に適したヘテロ接合バイポーラトランジスタ(以下、
HBTと称する)およびその製造方法に関する。
用いた電子デバイスの開発が活発に行われている。その
中でも、HBTは、高い電流増幅率が得られることから
高速集積回路等への利用が期待されており、特に、大規
模集積回路に組み込まれるためには、デバイス寸法を一
定比率で縮小することが重要である。従来より、HBT
のデバイスの大きさを示すためには、エミッタ面積が用
いられている。
つ電流利得が大きいHBTを再現性よく製造する方法
は、これまで開発されていない。その主な理由の1つ
は、例えばGaAsまたはAlGaAs系のHBTで
は、GaAsの表面再結合速度の値が大きいことであ
る。エミッタ面積の小さいHBTの場合、GaAs外因
性ベース領域においては、全ベース電流に対して表面再
結合電流の占める割合が大きくなり、トランジスタの電
流利得が減少する。
ス領域上に良質なパッシベーション膜(保護膜)を形成
する必要がある。この良質な保護膜を形成するために、
外因性ベース上のAlGaAsエミッタ層を空乏化する
程度の薄膜に残すことが行われ、その方法が例えば特開
平4−286126号に開示されている。
タ層を外因性ベース上の保護膜として必要な厚み分だけ
成長させた後、Inを含む半導体層を成長させる。さら
に引き続いてAlGaAsエミッタ層を成長させ、その
上にGaAsコンタクト層を成長させる。このエピタキ
シャル構造では、コンタクト層とエミッタ層とをCl2
ガスを用いたドライエッチングにより除去する際に、I
nを含む半導体層がエッチングされずにエッチング停止
層として働くので外因性ベース上に保護膜として必要な
厚みのエミッタ層を残すことができる。
ピタキシャル構造のHBTでは、以下のような問題があ
る。
l1-yAsは、GaAsまたはAlGaAs系に対して
ラティスミスマッチが生じるという問題である。
のバンドギャップEgは2.0eV程度であり、通常エ
ミッタ層として用いられるAl0.3Ga0.7Asのバンド
ギャップ(1.7981eV)より大きいので、Iny
Al1-yAs(y=0.15)層が電子に対する障壁と
して働いてエミッタ抵抗が高くなる。この結果、Iny
Al1-yAs/AlGaAs界面に電子が滞留して界面
準位を介して再結合し、電流増幅率HFEが低下するとい
う問題がある。
プEgを小さくするには混晶比yを大きくする必要があ
るが、Inの混晶比yを大きくするとラティスミスマッ
チによる結晶の歪みが大きくなるという問題がある。
決するためになされたものであり、外因性ベース上に保
護膜となる薄膜のエミッタ層を容易に残すことができ、
ラティスミスマッチによる結晶の歪みが生じず、エミッ
タ−ベース間の抵抗を低くして再結合を低減できるヘテ
ロ接合バイポーラトランジスタおよびその製造方法を提
供することを目的とする。
ポーラトランジスタは、基板上に、第1導電型のコレク
タ層、第2導電型のベース層、第1導電型で該ベース層
よりも大きいバンドギャップを有するエミッタ層がこの
順に形成され、該ベース層は外因性ベース領域を有する
ヘテロ接合バイポーラトランジスタにおいて、該エミッ
タ層は、該ベース層上に形成され、かつ、外因性ベース
領域上の部分がトランジスタの正常動作範囲内の全ての
電圧おいて完全に空乏化するように厚みが設定されたA
lGaAsから成る第1のエミッタ層と、該第1のエミ
ッタ層の上に該第1のエミッタ層よりも電子親和力の大
きいGaAsから成るエッチングストップ層を介して形
成され、かつ、該第1のエミッタ層よりも電子親和力が
小さいかまたは同じであるAlGaAsから成る第2の
エミッタ層とからなり、第2のエミッタ層から上の各層
またはエッチングストップ層から上の各層は外因性ベー
ス領域上がエッチング除去されており、該エッチングス
トップ層は第1導電型で厚みが3nm以上で、5nm以
下であり、そのことにより上記目的が達成される。
タにおいて、露出した前記エッチングストップ層または
第1のエミッタ層の上に形成されたPt層、Ti層、P
t層およびAu層からなるベース電極の基板側のPt層
の厚みが12.5nm以上である構成とすることができ
る。
タの製造方法は、基板上に、第1導電型のコレクタ層、
第2導電型のベース層、第1導電型で該ベース層よりも
大きいバンドギャップを有するエミッタ層がこの順に形
成され、該ベース層は外因性ベース領域を有するヘテロ
接合バイポーラトランジスタにおいて、該ベース層上
に、外因性ベース領域上の部分がトランジスタの正常動
作範囲内の全ての電圧おいて完全に空乏化するような厚
みにAlGaAsから成る第1のエミッタ層を形成し、
該第1のエミッタ層上に、第1導電型で厚みが3nm以
上で、5nm以下であり、かつ、該第1のエミッタ層よ
りも電子親和力の大きいGaAsから成るエッチングス
トップ層を形成し、該エッチングストップ層上に第1の
エミッタ層よりも電子親和力が小さいかまたは同じであ
るAlGaAsから成る第2のエミッタ層を形成する工
程と、第2のエミッタ層とエッチングストップ層とを選
択エッチングして、第2のエミッタ層から上の各層また
はエッチングストップ層から上の各層の外因性ベース領
域上を除去する工程と、露出されたエッチングストップ
層上または第1のエミッタ層上にPt層、Ti層、Pt
層およびAu層からなるベース電極を形成して拡散させ
ることにより該ベース層とのオーミック接触を形成する
工程とを含み、そのことにより上記目的が達成される。
エミッタ層との間にエッチングストップ層が形成されて
いるので、第2のエミッタ層から上の各層またはエッチ
ングストップ層から上の各層の外因性ベース領域上をエ
ッチング除去して、外因性ベース上に保護膜となる薄膜
のエミッタ層(第1のエミッタ層)を容易に残すことが
できる。
えばGaAsを用いている場合には、格子定数の違いに
よる結晶の歪みが無い。
nm以上にしているので、選択的エッチングを十分行う
ことができる。エッチングストップ層が量子井戸の効果
が得られる程度に薄いので、エッチングストップ層内に
形成される最も高い量子化準位と第1のエミッタ層との
コンダクションバンドの差ΔEcが、量子効果が生じな
い場合に比較して小さくなるので、エミッタ−ベース間
のバリア効果を低減でき、エミッタ抵抗を小さくするこ
とができる。
エミッタ抵抗を低くすることができるので、再結合の増
加による電流増幅率HFEの劣化が生じない。
りも電子親和力が小さいかまたは同じであり、ホールの
注入を防ぐ利点がある。
ると、AlGaAsを用いた場合に比べて再結合電流を
さらに低減することができる。また、ベース層と第1の
エミッタ層とのコンダクションバンドの差ΔEcはAl
GaAsを用いた場合に比べて小さくなる。さらに、エ
ッチングストップ層内に形成される最も高い量子化準位
と第1のエミッタ層とのコンダクションバンドの差ΔE
cもAlGaAsを用いた場合に比べて小さくなる。
はInGaPを用いた場合、露出されたエッチングスト
ップ層上または第1のエミッタ層上にPt層、Ti層、
Pt層およびAu層からなるベース電極を形成し、拡散
させることによりベース層とのオーミック接触を形成す
る。ベース電極材料であるPtは、GaAsとの固相反
応で膜厚の2倍程度に拡散して熱的に安定となるので、
AuBeに比べて拡散コントロールが容易である。ま
た、基板側のPt層の厚みは、第1のエミッタ層の厚み
とベース層との厚みからマージンを考えて形成するが、
12.5nm以上とされているのが望ましい。
ながら説明する。
あるGaAs/AlGaAs系HBTを示す断面図であ
る。
にサブコレクタ層(n+−GaAs層、厚み500n
m、不純物濃度5E18cm-3)2が形成されている。
その上に、コレクタ層(n−GaAs層、厚み700n
m、不純物濃度2E16cm-3)3、ベース層(p+−
GaAs層、厚み80nm、不純物濃度2E19c
m-3)4、グレイディッド層(n−AlxGa1-xAs
層、x=0→0.3、厚み20nm、不純物濃度5E1
7cm-3)5、第1エミッタ層(n−Al0.3Ga0.7A
s層、厚み20nm、不純物濃度5E17cm-3)6お
よびエッチングストップ層(n+−GaAs層、厚み5
nm、不純物濃度5E18cm-3)7が形成されてい
る。
ッタ層(n−Al0.3Ga0.7As層、厚み100nm、
不純物濃度5E17cm-3)8、グレイディッド層(n
−AlxGa1-xAs層、x=0.3→0、厚み20n
m、不純物濃度5E17cm-3)9、コンタクト層(n
+−GaAs層、厚み100nm、不純物濃度5E18
cm-3)10、グレイディッド層(n+−InyGa1-y
As層、y=0→0.3、厚み50nm、不純物濃度2
E19cm-3)11、およびキャップ層(n+−In0.5
Ga0.5As層、厚み50nm、不純物濃度2E19c
m-3)12が形成されている。
ド層5、第1エミッタ層6およびエッチングストップ層
7は、サブコレクタ層2が露出するようにメサエッチン
グされ、第2エミッタ層8から上の各層(第2エミッタ
層8、グレイディッド層9、コンタクト層10、グレイ
ディッド層11およびキャップ層12)は、エッチング
ストップ層7が露出するようにメサエッチングされてい
る。露出されたサブコレクタ層2の上にはAuGe層/
Ni層/Au層からなるコレクタ電極15が形成され、
エッチングストップ層7の上には基板側よりPt層/T
i層/Pt層/Au層からなるベース電極14が形成さ
れている。キャップ層12の上にはTi層/Pt層/A
u層(基板側がTi層)からなるエミッタ電極13が形
成されている。
とができる。まず、半絶縁性GaAs基板1上に、MB
E(分子線成長)法等によりサブコレクタ層2、コレク
タ層3、ベース層4、グレイディッド層5、第1エミッ
タ層6、エッチングストップ層7、第2エミッタ層8、
グレイディッド層9、コンタクト層10、グレイディッ
ド層11およびキャップ層12を順次形成する。
てエミッタメサエッチング用のマスクをフォトリソグラ
フィー法により形成し、その後、エミッタ層のメサエッ
チングを以下のようにして行う。まず、リン酸系のエッ
チャント(H2PO4:H2O2:H2Oの混合液)を用い
てキャップ層12、グレイディッド層11、コンタクト
層10、グレイディッド層9および第2エミッタ層8の
一部(途中まで)をエッチングする。次に、フッ酸(4
9%)を用いて第2エミッタ層8を選択エッチングす
る。この選択エッチングにおいて、フッ酸のAl0.3G
a0.7AsとGaAsとの選択比は約100なので、エ
ッチングストップ層7ではエッチングが停止してエッチ
ングされない。このようにして外因性ベース領域上に保
護膜となるグレイディッド層5、第1エミッタ層6およ
びエッチングストップ層7を残した状態でエミッタメサ
が形成される。
てベースメサエッチング用のマスクを形成し、ベース層
3周辺をサブコレクタ層2が露出するまでメサエッチン
グを行った後、レジストマスクを除去する。
3形成部分をフォトリソグラフィー法により開口する。
このレジストパターンをマスクとしてTi層/Pt層/
Au層を蒸着した後、レジストマスクを溶解除去(リフ
トオフ)することによりキャップ層12の上にエミッタ
電極13を形成する。続いて、同様のリフトオフによ
り、露出されたサブコレクタ層2の上にはAuGe層/
Ni層/Au層からなるコレクタ電極15を蒸着し、エ
ッチングストップ層7の上にはPt層/Ti層/Pt層
/Au層からなるベース電極14を蒸着する。ベース電
極14およびコレクタ電極15のオーミック接触は39
0℃、1minの熱処理を行うことにより同時に形成さ
れる。この時、ベース電極14においては、Ptがエッ
チングストップ層7、エミッタ層6およびグレイディッ
ド層5を拡散して低抵抗なオーミック接触が形成され
る。
チング用マスクを形成し、エッチングによりコレクタメ
サを形成して素子間分離を行う。最後にレジストマスク
を除去することにより図1に示したようなHBTが完成
する。
sからなるエッチングストップ層7が形成されているの
で、格子定数の違いによる結晶歪みがなく、エッチング
ストップ層7の厚みが3nm以上であるので選択的エッ
チングを十分行うことができ、GaAs外因性ベース上
に良質な保護膜を再現性良く形成することができる。ま
た、エッチングストップ層7の厚みは5nmと十分薄い
ので量子井戸の効果が得られる。上記エッチングストッ
プ層7内に形成される最も高い量子化準位と第1のエミ
ッタ層6とのコンダクションバンドの差ΔEcは158
meVとなって、量子効果が生じない場合(ΔEc 2
39.4meV)に比較して小さくでき、エミッタ抵抗
を小さくすることができる。
エミッタ抵抗を低くすることができるので、再結合の増
加による電流増幅率HFEの劣化が生じず、電流増幅率H
FEを100以上と従来のHBTに比べて遜色のないもの
にすることができた。
GaAs系HBTにおいて、第1のエミッタ層を外因性
ベース上に保護膜として残して表面再結合電流を小さく
抑える効果(エッジニング効果)を得るためには、厚み
を空乏層の厚さ以下に設計する必要がある。通常用いら
れる5E17cm-3程度にドーピングされたAl0.3G
a0.7Asを第1のエミッタ層として用いる場合には、
20nm〜60nmであるのが好ましい。
ミッタに流入するホールを阻止するために空乏層の厚さ
以上に設計する必要がある。また、量子効果を維持する
上でも厚い方が望ましく、40nm以上であるのが好ま
しい。
としてInGaP層を用い、下記表1に示すようなエピ
タキシャル構造のHBTを作製した。尚、表1におい
て、図1と同一の番号で示した部分は同一の機能を有す
るものとする。
エッチング工程以外は実施例1と同様に行うことができ
る。以下、この実施例におけるエミッタメサエッチング
工程について説明する。
O4:H2O2:H2Oの混合液)を用いてキャップ層1
2、グレイディッド層11、コンタクト層10、グレイ
ディッド層9および第2エミッタ層8の一部(途中ま
で)をエッチングする。次に、HCl:H3PO4系エッ
チャントを用いて第2エミッタ層8を選択エッチングす
る。この選択エッチングにおいて、HCl:H3PO4系
エッチャントのIn0.49Ga0. 51PとGaAsとの選択
比は1000以上なので、エッチングストップ層7では
エッチングが停止してエッチングされない。このように
して外因性ベース領域上に保護膜となるグレイディッド
層5、第1エミッタ層6およびエッチングストップ層7
を残した状態でエミッタメサが形成される。
6としてInGaPを用いているので、AlGaAsを
用いた場合に比べて再結合電流をさらに低減することが
できる。また、ベース層3と第1のエミッタ層6とのコ
ンダクションバンドの差ΔEcはAlGaAsを用いた
場合に比べて小さくなる。さらに、エッチングストップ
層内に形成される最も高い量子化準位と第1のエミッタ
層とのコンダクションバンドの差ΔEcもAlGaAs
を用いた場合に比べて小さくなる。この実施例では、電
流増幅率HFEを110とすることができた。
/AlGaAs系HBTを示す断面図である。このHB
Tは、エッチングストップ層7から上の各層、つまりエ
ッチングストップ層7、第2エミッタ層8、グレイディ
ッド層9、コンタクト層10、グレイディッド層11お
よびキャップ層12は、第1のエミッタ層6が露出する
ようにメサエッチングされている。露出された第1のエ
ミッタ層6の上にはPt層/Ti層/Pt層/Au層か
らなるベース電極14が形成されている。それ以外は実
施例1と同様の構造となっている。
ことができる。まず、実施例1と同様に、半絶縁性Ga
As基板1上に、MBE(分子線成長)法等によりサブ
コレクタ層2、コレクタ層3、ベース層4、グレイディ
ッド層5、第1エミッタ層6、エッチングストップ層
7、第2エミッタ層8、グレイディッド層9、コンタク
ト層10、グレイディッド層11およびキャップ層12
を順次形成する。
てエミッタメサエッチング用のマスクをフォトリソグラ
フィー法により形成し、その後、エミッタ層のメサエッ
チングを以下のようにして行う。まず、リン酸系のエッ
チャント(H3PO4:H2O2:H2Oの混合液)を用い
てキャップ層12、グレイディッド層11、コンタクト
層10、グレイディッド層9および第2エミッタ層8の
一部(途中まで)をエッチングする。次に、フッ酸(4
9%)を用いて第2エミッタ層8を選択エッチングす
る。この選択エッチングにおいて、フッ酸のAl0.3G
a0.7AsとGaAsとの選択比は約100なので、エ
ッチングストップ層7ではエッチングが停止してエッチ
ングされない。続いて、リン酸系のエッチャント(H3
PO4:H2O2:H2Oの混合液)を用いてエッチングス
トップ層7を除去する。このエッチングにおいて、エッ
チングストップ層7は薄いのでエッチングの制御を容易
に行うことができる。このようにして外因性ベース領域
上に保護膜となるグレイディッド層5および第1エミッ
タ層6を残した状態でエミッタメサが形成される。
ングを行う。
の上にエミッタ電極13を形成する。また、露出された
サブコレクタ層2の上にはAuGe層/Ni層/Au層
からなるコレクタ電極15を蒸着し、第1エミッタ層6
の上にはPt層/Ti層/Pt層/Au層からなるベー
ス電極14を蒸着する。ベース電極14およびコレクタ
電極15のオーミック接触は390℃、1minの熱処
理を行うことにより同時に形成される。この時、ベース
電極14においては、Ptがエミッタ層6およびグレイ
ディッド層5を拡散して低抵抗なオーミック接触が形成
される。
ッチングにより素子間を分離してレジストマスクを除去
することにより図2に示したようなHBTが完成する。
100以上と従来のHBTに比べて遜色のないものにす
ることができた。
ストップ層の厚みを決定するための実験を行った。
s基板31上に、MBE成長法などによりn−Al0.3
Ga0.7Asからなる第1エミッタ層(厚み200n
m、不純物濃度5E17cm-3)32、n+−GaAs
からなるエッチングストップ層(厚み0nm、1nm、
2nm、3nm、4nm、5nm、不純物濃度5E18
cm-3)33およびn−Al0.3Ga0.7Asからなる第
2エミッタ層(厚み100nm、不純物濃度5E17c
m-3)34を順次積層した。
0.3Ga0.7As層34を4minエッチングし、エッチ
ング段差を測定した。
とエッチング段差との関係を示す。この図から、エッチ
ングストップ層(n+−GaAs層)33の厚みが0n
m、1nm、2nmの時にはエッチングストップ層とし
て働いていないことがわかる。この実験結果から、本発
明ではエッチングストップ層33の厚みを3nm以上と
した。
して第1のエミッタ層よりも電子親和力が小さいものを
用いると、量子効果が大きくなり、エミッタ抵抗が小さ
くなる。
プ層としてGaAsを用いたが、ベース層、エミッタ層
と格子整合するものであればAlxGa1-xAs等を用
いてもよい。また、ベース層としてはドーピングされた
GaAs、InGaAs、AlGaAs、GaSb、S
iGe、Si、Ge等を用いることができ、第1のエミ
ッタ層としてはドーピングされたAlGaAs、AlG
aSb、InAlAs、GaAsP、Si、GaP、G
aAs等を用いることができる。材料系の混晶比も上記
以外のものにしてもよい。選択エッチングのエッチャン
トは、エッチングストップ層とエミッタ層とにより適宜
選択することができる。
エミッタ電極材料も上述の材料以外のものを用いてもよ
い。但し、ベース電極材料としてPtを用いると、Ga
Asとの固相反応で膜厚の2倍程度に拡散して熱的に安
定となるので、AuBeに比べて拡散コントロールが容
易である。この場合、Pt層(上述のようにPt層/T
i層/Pt層/Au層の場合には基板側のPt層)の厚
みは、第1のエミッタ層の厚みとベース層との厚みから
マージンを考えて形成する。例えば、第1のエミッタ層
が20nm、ベース層の厚みが80nmの場合には1
2.5nm〜40nmであるのが好ましい。
によれば、第1のエミッタ層と第2のエミッタ層との間
にエッチングストップ層が形成されているので、第2の
エミッタ層から上の各層またはエッチングストップ層か
ら上の各層の外因性ベース領域上をエッチング除去し
て、外因性ベース上に保護膜となる薄膜のエミッタ層
(第1のエミッタ層)を容易に残すことができる。
みが生じず、エミッタの抵抗を低くして再結合を低減で
きるので、再結合の増加によるHFEの劣化が生じない。
nm以上にしているので、選択的エッチングを十分行う
ことができ、エッチングストップ層を量子井戸の効果が
得られる程度に薄くすることができるので、エミッタの
バリア効果を低減することができる。
た場合には、AlGaAsを用いた場合に比べて再結合
電流をさらに低減することができる。また、ベース層と
第1のエミッタ層とのコンダクションバンドの差ΔEc
はAlGaAsを用いた場合に比べて小さくなる。さら
に、エッチングストップ層内に形成される最も高い量子
化準位と第1のエミッタ層とのコンダクションバンドの
差ΔEcもAlGaAsを用いた場合に比べて小さくな
る。
は、GaAsとの固相反応で膜厚の2倍程度に拡散して
熱的に安定となるので、AuBeに比べて拡散コントロ
ールを容易にすることができる。
ある。
との関係を示すグラフである。
Claims (3)
- 【請求項1】 基板上に、第1導電型のコレクタ層、第
2導電型のベース層、第1導電型で該ベース層よりも大
きいバンドギャップを有するエミッタ層がこの順に形成
され、該ベース層は外因性ベース領域を有するヘテロ接
合バイポーラトランジスタにおいて、 該エミッタ層は、該ベース層上に形成され、かつ、外因
性ベース領域上の部分がトランジスタの正常動作範囲内
の全ての電圧おいて完全に空乏化するように厚みが設定
されたAlGaAsから成る第1のエミッタ層と、該第1のエ
ミッタ層の上に該第1のエミッタ層よりも電子親和力の
大きいGaAsから成るエッチングストップ層を介して形成
され、かつ、該第1のエミッタ層よりも電子親和力が小
さいかまたは同じであるAlGaAsから成る第2のエミッタ
層とからなり、第2のエミッタ層から上の各層またはエ
ッチングストップ層から上の各層は外因性ベース領域上
がエッチング除去されており、該エッチングストップ層
は第1導電型で厚みが3nm以上、5nm以下であるヘ
テロ接合バイポーラトランジスタ。 - 【請求項2】 露出した前記エッチングストップ層また
は第1のエミッタ層の上に形成されたPt層、Ti層、
Pt層およびAu層からなるベース電極の基板側のPt
層の厚みが12.5nm以上である請求項1に記載のヘ
テロ接合バイポーラトランジスタ。 - 【請求項3】 基板上に、第1導電型のコレクタ層、第
2導電型のベース層、第1導電型で該ベース層よりも大
きいバンドギャップを有するエミッタ層がこの順に形成
され、該ベース層は外因性ベース領域を有するヘテロ接
合バイポーラトランジスタにおいて、 該ベース層上に、外因性ベース領域上の部分がトランジ
スタの正常動作範囲内の全ての電圧おいて完全に空乏化
するような厚みにAlGaAsから成る第1のエミッタ
層を形成し、該第1のエミッタ層上に、第1導電型で厚
みが3nm以上5nm以下であり、かつ、該第1のエミ
ッタ層よりも電子親和力の大きいGaAsから成るエッ
チングストップ層を形成し、該エッチングストップ層上
に第1のエミッタ層よりも電子親和力が小さいかまたは
同じであるAlGaAsから成る第2のエミッタ層を形
成する工程と、 第2のエミッタ層とエッチングストップ層とを選択エッ
チングして、第2のエミッタ層から上の各層またはエッ
チングストップ層から上の各層の外因性ベース領域上を
除去する工程と、 露出されたエッチングストップ層上または第1のエミッ
タ層上にPt層、Ti層、Pt層およびAu層からなる
ベース電極を形成して拡散させることにより該ベース層
とのオーミック接触を形成する工程とを含むヘテロ接合
バイポーラトランジスタの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05473395A JP3294461B2 (ja) | 1995-03-14 | 1995-03-14 | ヘテロ接合バイポーラトランジスタとその製造方法 |
US08/615,430 US5719415A (en) | 1995-03-14 | 1996-03-14 | Hetero-junction bipolar transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05473395A JP3294461B2 (ja) | 1995-03-14 | 1995-03-14 | ヘテロ接合バイポーラトランジスタとその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08250509A JPH08250509A (ja) | 1996-09-27 |
JP3294461B2 true JP3294461B2 (ja) | 2002-06-24 |
Family
ID=12979005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05473395A Expired - Fee Related JP3294461B2 (ja) | 1995-03-14 | 1995-03-14 | ヘテロ接合バイポーラトランジスタとその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5719415A (ja) |
JP (1) | JP3294461B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6436206B1 (en) | 1999-04-01 | 2002-08-20 | Waterbury Rolling Mills, Inc. | Copper alloy and process for obtaining same |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6737684B1 (en) * | 1998-02-20 | 2004-05-18 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and semiconductor device |
US5907165A (en) * | 1998-05-01 | 1999-05-25 | Lucent Technologies Inc. | INP heterostructure devices |
JP3634976B2 (ja) | 1999-03-11 | 2005-03-30 | 株式会社日立製作所 | 半導体装置,その製造方法,高周波電力増幅装置および無線通信装置 |
JP3429706B2 (ja) * | 1999-06-25 | 2003-07-22 | シャープ株式会社 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
JP3341740B2 (ja) | 1999-11-15 | 2002-11-05 | 日本電気株式会社 | ヘテロバイポーラ型トランジスタ及びその製造方法 |
JP3509682B2 (ja) * | 2000-01-31 | 2004-03-22 | シャープ株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置 |
JP2001308103A (ja) * | 2000-04-19 | 2001-11-02 | Sharp Corp | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
JP3421306B2 (ja) * | 2000-07-19 | 2003-06-30 | 富士通カンタムデバイス株式会社 | 化合物半導体装置 |
JP2004207583A (ja) | 2002-12-26 | 2004-07-22 | Sony Corp | 半導体装置 |
JP4977313B2 (ja) * | 2004-01-19 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | ヘテロ接合バイポーラトランジスタ |
JP5329315B2 (ja) * | 2009-06-22 | 2013-10-30 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタ |
US11133405B2 (en) * | 2018-11-20 | 2021-09-28 | Visual Photonics Epitaxy Co., Ltd. | High ruggedness heterojunction bipolar transistor |
CN111341842B (zh) * | 2018-12-18 | 2023-06-13 | 全新光电科技股份有限公司 | 具坚固性的异质结双极性晶体管结构 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2770587B2 (ja) * | 1991-03-14 | 1998-07-02 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタ |
JP3117831B2 (ja) * | 1993-02-17 | 2000-12-18 | シャープ株式会社 | 半導体装置 |
-
1995
- 1995-03-14 JP JP05473395A patent/JP3294461B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-14 US US08/615,430 patent/US5719415A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6436206B1 (en) | 1999-04-01 | 2002-08-20 | Waterbury Rolling Mills, Inc. | Copper alloy and process for obtaining same |
Also Published As
Publication number | Publication date |
---|---|
US5719415A (en) | 1998-02-17 |
JPH08250509A (ja) | 1996-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0408252A2 (en) | Heterojunction bipolar transistor | |
JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
JPH11288946A (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
JP3341740B2 (ja) | ヘテロバイポーラ型トランジスタ及びその製造方法 | |
EP0177246A1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
US5412233A (en) | Heterojunction bipolar transistor | |
US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
US5783966A (en) | Reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
JP2002299603A (ja) | 半導体装置 | |
JPH05299433A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2851044B2 (ja) | 半導体装置の製造方法 | |
JPH07106343A (ja) | ヘテロバイポーラ型半導体装置とその製造方法 | |
JPH04275433A (ja) | 半導体装置の製造方法 | |
JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
JP2506074B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
JP2001007118A (ja) | 半導体装置及びその製造方法 | |
JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
JP2918275B2 (ja) | 半導体装置 | |
JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
JP3624357B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP4405060B2 (ja) | ヘテロ接合型バイポーラトランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |