JP2004207583A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004207583A JP2004207583A JP2002376488A JP2002376488A JP2004207583A JP 2004207583 A JP2004207583 A JP 2004207583A JP 2002376488 A JP2002376488 A JP 2002376488A JP 2002376488 A JP2002376488 A JP 2002376488A JP 2004207583 A JP2004207583 A JP 2004207583A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- emitter
- collector
- electron affinity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 230000006866 deterioration Effects 0.000 abstract description 11
- 238000002347 injection Methods 0.000 abstract description 10
- 239000007924 injection Substances 0.000 abstract description 10
- 210000003127 knee Anatomy 0.000 abstract description 5
- 230000002950 deficient Effects 0.000 abstract 1
- 239000000243 solution Substances 0.000 abstract 1
- 239000000203 mixture Substances 0.000 description 22
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 15
- 230000007423 decrease Effects 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】ヘテロ接合バイポーラトランジスタのオフセット電圧ならびにニー電圧を低減しながら、エミッタ抵抗の上昇によるエミッタ層からベース層への注入効率の低下、ベース層とコレクタ層の間の耐圧の劣化、または欠陥導入による信頼性低下などの基本的なトランジスタ特性の悪化を抑制できるヘテロ接合バイポーラトランジスタを有する半導体装置を提供する。
【解決手段】エミッタ層５、ベース層４およびコレクタ層３を有するヘテロ接合バイポーラトランジスタを有する半導体装置であって、ベース層４の電子親和力がエミッタ層５およびコレクタ層３の電子親和力よりも小さく、エミッタ層５とベース層４の間およびベース層４とコレクタ層３の間の少なくともいずれか一方に中間層１１または１２が形成され、中間層１１または１２の電子親和力は中間層１１または１２を挟む２つの層の電子親和力の間の値を有する構成とする。
【選択図】 図２
【解決手段】エミッタ層５、ベース層４およびコレクタ層３を有するヘテロ接合バイポーラトランジスタを有する半導体装置であって、ベース層４の電子親和力がエミッタ層５およびコレクタ層３の電子親和力よりも小さく、エミッタ層５とベース層４の間およびベース層４とコレクタ層３の間の少なくともいずれか一方に中間層１１または１２が形成され、中間層１１または１２の電子親和力は中間層１１または１２を挟む２つの層の電子親和力の間の値を有する構成とする。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特にヘテロ接合バイポーラトランジスタを有する半導体装置に関する。
【０００２】
【従来の技術】
半導体装置に用いられるトランジスタとしては、バイポーラトランジスタとＭＯＳ（金属−酸化膜−半導体）電界効果トランジスタなどの電界効果トランジスタに大別される。
【０００３】
バイポーラトランジスタの一つであるヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、以下ＨＢＴとも称する）は、エミッタ層にベース層よりもバンドギャップが広い材料を用いたバイポーラトランジスタであり、エミッタ層よりもベース層の不純物濃度を濃くしてもエミッタ層からベース層への電子の注入効率（エミッタ効率）を高く保つことができる。
従って、ベース層厚を縮小してもベース層の抵抗を低く保ち、またベース層のパンチスルーを抑えてエミッタ・コレクタ間の耐圧を高く保つことができる。基本的に高速・高耐圧性能に優れたデバイスである。
【０００４】
また、ＨＢＴは高い電流駆動能力を有することから、電力増幅器（パワーアンプ、以下ＰＡとも称する）用デバイスとして優れ、さらに単一電源動作が容易であるというメリットから、近年、移動体通信端末用ＰＡとして広範に使用されてきている。
【０００５】
ＰＡにおける効率の良さを示す指標として、電力付加効率（Ｐｏｗｅｒ−Ａｄｄｅｄ Ｅｆｆｉｃｉｅｎｃｙ：ＰＡＥ）が知られている。ＰＡＥは、付加電力、つまり出力パワーＰout と入力パワーＰinの差の、直流投入電力Ｐdcに対する比として定義され、この値が大きいほどパワーアンプの消費電力を抑制することが可能であるため、この値はパワーアンプにおける重要な指標のひとつとなっている。移動体通信端末では全消費電力のうち送信側パワーアンプによる電力消費が大きな割合を占めるため、特に重要である。
【０００６】
上記のＨＢＴのうちＩｎＰと格子整合するＨＢＴとしては、例えば、基板上に、ｎ型のＩｎＧａＡｓよりなるコレクタ層、ｐ型のＩｎＧａＡｓよりなるベース層、および、ｎ型のＩｎＰよりなるエミッタ層が順次積層された構成（第１世代のＨＢＴとも称する）が知られている。
この第１世代のＨＢＴは非常に高速に駆動させることが可能であるが、コレクタ層のバンドギャップが狭いためにベース・コレクタ間の耐圧が弱いという欠点がある。
【０００７】
上記に対して、例えば基板上に、ｎ型のＩｎＰよりなるコレクタ層、ｐ型のＩｎＧａＡｓよりなるベース層、および、ｎ型のＩｎＰよりなるエミッタ層が順次積層されたダブルヘテロ構造の構成（第２世代のＨＢＴとも称する）が知られている。
この第２世代のＨＢＴは、第１世代のＨＢＴに対してコレクタ層をワイドギャップにした構造であって、耐圧を向上させることができる。
しかしながら、ベース層よりもコレクタ層の電子親和力が小さいために、そのままだとベース層からコレクタ層への電流の流れが妨げられるため、これを改善するために、ベース・コレクタ間のエネルギーバンドプロファイルをグレイディッドにするなどの工夫が必要となっている。
【０００８】
ところで、このようなＨＢＴを用いてパワーアンプを構成する場合、そのＰＡＥを向上させるためにデバイス側に要求されることのひとつに、Ｉc −Ｖce特性におけるニー（Ｋｎｅｅ）電圧Ｖk の低減がある。
ニー電圧を低減するには、Ｉc −Ｖce特性におけるＩc の立ち上がり電圧であるオフセット電圧Ｖoffsetを小さくする必要がある。
上記のオフセット電圧Ｖoffsetは、エミッタ・ベース間の順方向立ち上がり電圧Ｖteb とベース・コレクタ間の順方向立ち上がり電圧Ｖtbc の差、Ｖteb −Ｖtbc でほぼ決まる。
【０００９】
ところが、エミッタの電子親和力がベースの電子親和力よりも小さなヘテロ接合系では、ベース層とコレクタ層の間に伝導体端のエネルギー不連続がない場合、エミッタ層とベース層の間に生じる伝導帯端のエネルギー不連続量をΔＥｃとすると、Ｖteb −Ｖtbc の値がほぼΔＥｃとなる。
すなわち、上記の第１世代のＨＢＴでは、Ｖteb −Ｖtbc の値はそれなりに大きな値を取ることになってしまう。
一方、上記の第２世代のＨＢＴでは、ベース層を中心にエミッタ層とコレクタ層が対称な構成となるので、この場合にはＶteb −Ｖtbc の値をほぼ０に近づけられるものの、ベース・コレクタ間にグレイディッドなエネルギーバンドプロファイルの中間層を設けると、Ｖteb −Ｖtbc の値はそれなりの値となってしまう。
【００１０】
一方、エミッタやコレクタの電子親和力がベースの電子親和力よりも大きな、いわゆるスタッガード・タイプ（ｓｔａｇｇｅｒｅｄ ｔｙｐｅ）のヘテロ接合系のＨＢＴにおいては、Ｖteb −Ｖtbc の値がほぼ０となるため、オフセット電圧Ｖoffsetを低減する上で好都合である。
【００１１】
図７は上記のスタッガード・タイプのＨＢＴの一例の断面図である。
上記の半導体装置は、例えば、半絶縁性のＦｅがドープされた単結晶ＩｎＰよりなる基板１上に、ｎ+ 型のＩｎＧａＡｓよりなるサブコレクタ層２、ｎ- 型のＩｎＰよりなるコレクタ層３、ｐ+ 型のＧａＡｓＳｂよりなるベース層４、ｎ型のＩｎＰよりなるエミッタ層５、ｎ型のＩｎＧａＡｓよりなるキャップ層６が順次積層されている。
キャップ層６の上にはエミッタ電極７が形成されている。また、ベース、コレクタへのオーミックコンタクト形成のためにメサ構造が形成され、ベース層４、サブコレクタ層２の一部が、それぞれ、ベース電極８、コレクタ電極９と接するようになっている。
これらの電極は、例えばＴｉ／Ｐｔ／Ａｕの積層体から形成されている。
また、電極と接していない半導体表面は、例えばＳｉ3 Ｎ4 よりなる絶縁膜１０により覆われている。
【００１２】
図８は、図７に示すＨＢＴに対応するエネルギーバンド構造を示す模式図であり、伝導帯Ｃと価電子帯Ｖのエネルギー準位を示している。
エミッタやコレクタの電子親和力がベースの電子親和力よりも大きいエネルギーバンドプロファイルであることを示している。
このようなＨＢＴにおいては、先に述べたように、オフセット電圧Ｖoffsetの値を０に近づけやすいというメリットがある。
【００１３】
例えば、下記の特許文献１および２には上述の第１世代のＨＢＴについての記載があり、特許文献３には上述のスタッガード・タイプのＨＢＴについての記載がある。
また、下記の特許文献４〜７には、ＡｌＧａＡｓ／ＧａＡｓ系など、その他の種類のＨＢＴについての記載がある。
【００１４】
【特許文献１】
特開平５−４１３８８号公報
【特許文献２】
特開平６−３２６１２０号公報
【特許文献３】
特開２００２−２７０６１６号公報
【特許文献４】
特開平６−２６０４９３号公報
【特許文献５】
特開平８−２５０５０９号公報
【特許文献６】
特開平１１−１７６８３８号公報
【特許文献７】
特開２００２−２７０８１７号公報
【００１５】
【発明が解決しようとする課題】
しかしながら、上記のスタッガード・タイプのＨＢＴは、エミッタ層とベース層の間に生じる伝導帯端のエネルギー不連続量ΔＥｃが大きすぎると、エミッタ抵抗が高くなり、エミッタ層からベース層への電子の注入効率が下がってしまうという問題が生じる。
また、このΔＥｃが大きすぎるとベース層とコレクタ層の間の耐圧が低下するという問題が生じやすくなる。
さらに他の問題として、図７に示す構造のＨＢＴにおいては、製造プロセスにおいて、エミッタ・ベース間のｐｎ接合の表面が一部露出してしまい、これに起因して欠陥が導入されてしまうことがあり、信頼性が低下してしまうことになる。
このように、スタッガード・タイプのＨＢＴは、オフセット電圧Ｖoffsetの値を０にしやすく、ニー電圧を低減することができるという利点がある一方で、エミッタ抵抗の増加、ベース層とコレクタ層の間の耐圧低下、あるいは欠陥導入による信頼性低下などの基本的なトランジスタ特性を悪化させてしまう場合がある。
【００１６】
本発明は上記の状況に鑑みてなされたものであり、本発明の目的は、ヘテロ接合バイポーラトランジスタのオフセット電圧Ｖoffsetならびにニー電圧の低減を可能にしながら、エミッタ抵抗が高くなってエミッタ層からベース層への注入効率が下がること、ベース層とコレクタ層の間の耐圧を劣化させること、あるいは欠陥が導入されて信頼性が低下してしまうことなどの基本的なトランジスタ特性が悪化することを抑制できるヘテロ接合バイポーラトランジスタを有する半導体装置を提供することである。
【００１７】
【課題を解決するための手段】
上述の目的を達成するため、本発明の半導体装置は、エミッタ層、ベース層およびコレクタ層を有するヘテロ接合バイポーラトランジスタを有する半導体装置であって、前記ベース層の電子親和力が、前記エミッタ層および前記コレクタ層の電子親和力よりも小さく、前記エミッタ層と前記ベース層の間および前記ベース層と前記コレクタ層の間の少なくともいずれか一方に中間層が形成されており、前記中間層の電子親和力は前記中間層を挟む２つの層の電子親和力の間の値を有する。
【００１８】
上記の本発明の半導体装置は、好適には、前記中間層が前記エミッタ層と前記ベース層の間および前記ベース層と前記コレクタ層の間の両方に形成されている。
【００１９】
上記の本発明の半導体装置は、エミッタやコレクタの電子親和力がベースの電子親和力よりも大きいエネルギーバンドプロファイルであるスタッガード・タイプのＨＢＴを有する。
このＨＢＴにおいて、エミッタ層とベース層の間およびベース層とコレクタ層の間の少なくともいずれか一方に、好ましくは両方に、それを挟む２つの層の電子親和力の間の値の電子親和力を有する中間層が形成されている。
【００２０】
【発明の実施の形態】
以下に、本発明の半導体装置の実施の形態について、図面を参照して説明する。
【００２１】
第１実施形態
本実施形態に係る半導体装置は、エミッタやコレクタの電子親和力がベースの電子親和力よりも大きいエネルギーバンドプロファイルであるスタッガード・タイプのＨＢＴを有し、図１は上記のスタッガード・タイプのＨＢＴの断面図である。
例えば、半絶縁性のＦｅがドープされた単結晶ＩｎＰよりなる基板１上に、ｎ+ 型のＩｎＧａＡｓよりなるサブコレクタ層２、ｎ- 型のＩｎＰよりなるコレクタ層３、ｐ+ 型のＧａＡｓＳｂよりなるベース層４、ｎ+ 型のＩｎＧａＡｓＳｂよりなるベース・エミッタ中間層１１、ｎ型のＩｎＰよりなるエミッタ層５、ｎ+ 型のＩｎＧａＡｓよりなるキャップ層６が順次積層されている。
キャップ層６の上にはエミッタ電極７が形成されている。ベースコンタクト形成のために、キャップ層６、エミッタ層５の一部が除去され、メサ構造が形成されている。ベース電極８近傍のベース・エミッタ中間層１１は除去されていてベース電極８とベース層４が直接コンタクトしていてもよく、あるいは、ベース電極８とベース層４の間に、ベース・エミッタ中間層１１の一部が介在してもいい。
コレクタ電極９の形成のためにもメサ構造が形成され、サブコレクタ層２の上部にコレクタ電極９が形成されている。
エミッタ電極７、ベース電極８、コレクタ電極９は、例えば、Ｔｉ／Ｐｔ／Ａｕの積層体から形成されている。
また、電極と接していない半導体表面は、例えばＳｉ3 Ｎ4 よりなる絶縁膜１０により覆われている。
【００２２】
図２は、図１に示すＨＢＴに対応するエネルギーバンド構造を示す模式図であり、伝導帯Ｃと価電子帯Ｖのエネルギー準位を示している。
エミッタやコレクタの電子親和力がベースの電子親和力よりも大きいエネルギーバンドプロファイルであり、いわゆるスタッガード・タイプであることを示している。
ここで、ベース・エミッタ中間層１１の電子親和力は、これを挟むエミッタ層とベース層の電子親和力の間の値を有しており、即ち、エミッタ層よりも電子親和力が小さく、ベース層よりも電子親和力が大きい構成となっている。このようなエネルギープロファイルを有する構成材料として、例えばＩｎＧａＡｓＳｂを用いることができる。
特に、ベース・エミッタ中間層１１は、エミッタ層からベース層に向かって電子親和力が連続的に徐々に減少するようなプロファイルを有しており、これにより、ベース・エミッタ中間層１１を挟むエミッタ層とベース層の電子親和力がなめらかに接続されるようなプロファイルとなっている。
この場合、例えばＩｎＧａＡｓＳｂの組成において、エミッタ層からベース層に向かって組成比が連続的に変化するような組成傾斜を有する構成となっている。
【００２３】
本実施形態のＨＢＴにおいて、エミッタ層からベース層に向かって電子親和力が連続的に徐々に減少するような材料で構成されたベース・エミッタ中間層１１が設けられているが、その理由は、図７に示す従来例に係るＨＢＴにおいては、ベース層４とエミッタ層５の間にできる伝導帯端エネルギーの不連続によって、エミッタ抵抗が高くなってエミッタ層からベース層への注入効率が低下する可能性があるからである。これが問題となる程度は、この伝導帯端エネルギーの不連続量ΔＥｃの大きさに依存し、ΔＥｃが大きいほど大きな問題となる。
即ち、本実施形態のＨＢＴにおいてベース・エミッタ中間層１１を設けることにより、エミッタ抵抗を低減できる。
【００２４】
また、ベース・エミッタ中間層１１は、エミッタ層からベース層に向かって電子親和力が段階的に減少するようなプロファイルとしてもよい。
この場合、例えばＩｎＧａＡｓＳｂの組成において、エミッタ層からベース層に向かって組成比が複数段の階段状に変化するような組成傾斜を有する。即ち、一様な組成比の薄膜を複数層積層させ、各薄膜の組成比をエミッタ層からベース層に向かって複数段の階段状に変化させることにより擬似的な組成傾斜を設けた構成である。
さらに、ベース・エミッタ中間層１１は、単にエミッタ層とベース層の電子親和力の間の値を有する単一組成の層としても一定の効果が得られる。
【００２５】
ベース・エミッタ中間層としては、上記のｎ+ 型のＩｎＧａＡｓＳｂのほか、例えばＩｎＡｌＧａＡｓあるいはＩｎＧａＰなどを用いることもできる。
あるいは、上記のように組成比が複数段の階段状に変化するようなプロファイルとするには、例えばＩｎＧａＡｓ薄膜とＩｎＡｌＡｓ薄膜の多層膜や、ＩｎＰ薄膜とＧａＡｓＳｂ薄膜の多層膜を用いることができる。
【００２６】
その他、ベース層としては、例えばＳｂを含む材料を用いることができ、また、エミッタ層やコレクタ層としては、例えばＰまたはＡｓを含む材料を用いることができる。
例えば、ｐ+ 型のＧａＡｓＳｂよりなるベース層４はそのままに、エミッタ層５にｎ+ 型のＩｎＧａＡｓ層を用い、ベース・エミッタ中間層１１としてＩｎＰを用いることもできる。この場合、ベース層とエミッタ層の間のΔＥｃが大きいため、中間層の存在はより重要となる。
【００２７】
上記の説明から明らかなように、本実施形態の半導体装置のＨＢＴは、従来のＨＢＴと比較してエミッタ抵抗を低減し、エミッタ層からベース層への注入効率を高めることができ、パワーアンプに応用した場合、低歪高効率のパワーアンプを実現できる。
さらに、本実施形態の半導体装置のＨＢＴは、製造プロセスにおいて、エミッタ・ベース間のｐｎ接合の表面が露出しない構造をとりやすく、欠陥が導入されて信頼性が低下することを回避することができる。
本実施形態の半導体装置によれば、スタッガード・タイプの採用によりヘテロ接合バイポーラトランジスタのオフセット電圧Ｖoffsetならびにニー電圧の低減を可能にしながら、エミッタ抵抗が高くなってエミッタ層からベース層への注入効率が下がることや、欠陥が導入されて信頼性が低下することなど、基本的なトランジスタ特性が悪化するのを抑制することができる。
【００２８】
第２実施形態
本実施形態に係る半導体装置は、第１実施形態と同様に、エミッタやコレクタの電子親和力がベースの電子親和力よりも大きいエネルギーバンドプロファイルであるスタッガード・タイプのＨＢＴを有し、図３は上記のスタッガード・タイプのＨＢＴの断面図である。
例えば、半絶縁性のＦｅがドープされた単結晶ＩｎＰよりなる基板１上に、ｎ+ 型のＩｎＧａＡｓよりなるサブコレクタ層２、ｎ- 型のＩｎＰよりなるコレクタ層３、ｎ+ 型のＩｎＧａＡｓＳｂよりなるベース・コレクタ中間層１２、ｐ+型のＧａＡｓＳｂよりなるベース層４、ｎ型のＩｎＰよりなるエミッタ層５、ｎ+ 型のＩｎＧａＡｓよりなるキャップ層６が順次積層されている。
キャップ層６の上にはエミッタ電極７が形成されている。ベースコンタクト形成のために、キャップ層６、エミッタ層５の一部が除去され、メサ構造が形成されている。
コレクタ電極９の形成のためにもメサ構造が形成され、サブコレクタ層２の上部にコレクタ電極９が形成されている。
エミッタ電極７、ベース電極８、コレクタ電極９は、例えば、Ｔｉ／Ｐｔ／Ａｕの積層体から形成されている。
また、電極と接していない半導体表面は、例えばＳｉ3 Ｎ4 よりなる絶縁膜１０により覆われている。
【００２９】
図４は、図３に示すＨＢＴに対応するエネルギーバンド構造を示す模式図であり、伝導帯Ｃと価電子帯Ｖのエネルギー準位を示している。
エミッタやコレクタの電子親和力がベースの電子親和力よりも大きいエネルギーバンドプロファイルであり、いわゆるスタッガード・タイプであることを示している。
ここで、ベース・コレクタ中間層１２の電子親和力は、これを挟むコレクタ層とベース層の電子親和力の間の値を有しており、即ち、コレクタ層よりも電子親和力が小さく、ベース層よりも電子親和力が大きい構成となっている。このようなエネルギープロファイルを有する構成材料として、例えばＩｎＧａＡｓＳｂを用いることができる。
特に、ベース・コレクタ中間層１２は、コレクタ層からベース層に向かって電子親和力が連続的に徐々に減少するようなプロファイルを有しており、これにより、ベース・コレクタ中間層１２を挟むコレクタ層とベース層の電子親和力がなめらかに接続されるようなプロファイルとなっている。
この場合、例えばＩｎＧａＡｓＳｂの組成において、コレクタ層からベース層に向かって組成比が連続的に変化するような組成傾斜を有する構成となっている。
【００３０】
本実施形態のＨＢＴにおいて、コレクタ層からベース層に向かって電子親和力が連続的に徐々に減少するような材料で構成されたベース・コレクタ中間層１２が設けられているが、その理由は、図７に示す従来例に係るＨＢＴにおいては、ベース層４とエミッタ層５の間にできる伝導帯端エネルギーの不連続ΔＥｃが大きくなるに従って、ベース層からコレクタ層への直接トンネリングが生じやすく、ベース層とコレクタ層の間の耐圧の低下が生じやすくなるからである。
即ち、本実施形態のＨＢＴにおいてベース・コレクタ中間層１２を設けることにより、ベース層とコレクタ層の間の耐圧が劣化するのを抑制することができる。
【００３１】
なお、第１実施形態において説明したベース・エミッタ中間層に対する補足は、ベース・コレクタ中間層に対してもそのままあてはまる。
即ち、第１実施形態のベース・エミッタ中間層１１と同様に、ベース・コレクタ中間層１２は、コレクタ層からベース層に向かって電子親和力が段階的に減少するようなプロファイルとしてもよい。
この場合、例えばＩｎＧａＡｓＳｂの組成において、コレクタ層からベース層に向かって組成比が複数段の階段状に変化するような組成傾斜を有する。即ち、一様な組成比の薄膜を複数層積層させ、各薄膜の組成比をコレクタ層からベース層に向かって複数段の階段状に変化させることにより擬似的な組成傾斜を設けた構成である。
さらに、ベース・コレクタ中間層１２は、単にコレクタ層とベース層の電子親和力の間の値を有する単一組成の層としても一定の効果が得られる。
【００３２】
ベース・コレクタ中間層としては、上記のｎ+ 型のＩｎＧａＡｓＳｂのほか、例えばＩｎＡｌＧａＡｓあるいはＩｎＧａＰなどを用いることもできる。
あるいは、上記のように組成比が複数段の階段状に変化するようなプロファイルとするには、例えばＩｎＧａＡｓ薄膜とＩｎＡｌＡｓ薄膜の多層膜や、ＩｎＰ薄膜とＧａＡｓＳｂ薄膜の多層膜を用いることができる。
【００３３】
その他、ベース層としては、例えばＳｂを含む材料を用いることができ、また、エミッタ層やコレクタ層としては、例えばＰまたはＡｓを含む材料を用いることができる。
例えば、ｐ+ 型のＧａＡｓＳｂよりなるベース層４はそのままに、コレクタ層３にｎ+ 型のＩｎＧａＡｓ層を用い、ベース・コレクタ中間層１２としてＩｎＰを用いることもできる。この場合、ベース層とエミッタ層の間のΔＥｃが大きいため、中間層の存在はより重要となる。
【００３４】
上記の説明から明らかなように、本実施形態の半導体装置のＨＢＴは、従来のＨＢＴと比較してベース層とコレクタ層の間の耐圧が劣化するのを抑制することができる。
本実施形態の半導体装置によれば、スタッガード・タイプの採用によりヘテロ接合バイポーラトランジスタのオフセット電圧Ｖoffsetならびにニー電圧の低減を可能にしながら、ベース層とコレクタ層の間の耐圧が下がるという基本的なトランジスタ特性が悪化するのを抑制することができる。
【００３５】
第３実施形態
本実施形態に係る半導体装置は、第１実施形態および第２実施形態と同様に、エミッタやコレクタの電子親和力がベースの電子親和力よりも大きいエネルギーバンドプロファイルであるスタッガード・タイプのＨＢＴを有し、図５は上記のスタッガード・タイプのＨＢＴの断面図である。
例えば、半絶縁性のＦｅがドープされた単結晶ＩｎＰよりなる基板１上に、ｎ+ 型のＩｎＧａＡｓよりなるサブコレクタ層２、ｎ- 型のＩｎＰよりなるコレクタ層３、ｎ+ 型のＩｎＧａＡｓＳｂよりなるベース・コレクタ中間層１２、ｐ+型のＧａＡｓＳｂよりなるベース層４、ｎ+ 型のＩｎＧａＡｓＳｂよりなるベース・エミッタ中間層１１、ｎ型のＩｎＰよりなるエミッタ層５、ｎ+ 型のＩｎＧａＡｓよりなるキャップ層６が順次積層されている。
キャップ層６の上にはエミッタ電極７が形成されている。ベースコンタクト形成のために、キャップ層６、エミッタ層５の一部が除去され、メサ構造が形成されている。ベース電極８近傍のベース・エミッタ中間層１１は除去されていてベース電極８とベース層４が直接コンタクトしていてもよく、あるいは、ベース電極８とベース層４の間に、ベース・エミッタ中間層１１の一部が介在してもいい。
コレクタ電極９の形成のためにもメサ構造が形成され、サブコレクタ層２の上部にコレクタ電極９が形成されている。
エミッタ電極７、ベース電極８、コレクタ電極９は、例えば、Ｔｉ／Ｐｔ／Ａｕの積層体から形成されている。
また、電極と接していない半導体表面は、例えばＳｉ3 Ｎ4 よりなる絶縁膜１０により覆われている。
【００３６】
図６は、図５に示すＨＢＴに対応するエネルギーバンド構造を示す模式図であり、伝導帯Ｃと価電子帯Ｖのエネルギー準位を示している。
エミッタやコレクタの電子親和力がベースの電子親和力よりも大きいエネルギーバンドプロファイルであり、いわゆるスタッガード・タイプであることを示している。
ここで、ベース・エミッタ中間層１１およびベース・コレクタ中間層１２の電子親和力は、それぞれ第１実施形態および第２実施形態に説明した特性を有している。
即ち、ベース・エミッタ中間層１１は、これを挟むエミッタ層とベース層の電子親和力の間の値を有しており、ベース・コレクタ中間層１２は、これを挟むコレクタ層とベース層の電子親和力の間の値を有している。
ベース・エミッタ中間層１１およびベース・コレクタ中間層１２の電子親和力は、徐々に連続的に変化するプロファイルや、複数段の階段状に変化するプロファイルとすることができ、さらにそれらを挟む層の間の単一の値とすることもできる。
【００３７】
本実施形態の半導体装置のＨＢＴは、従来のＨＢＴと比較してエミッタ抵抗を低減し、エミッタ層からベース層への注入効率を高めることができ、パワーアンプに応用した場合、低歪高効率のパワーアンプを実現できる。
さらに、本実施形態の半導体装置のＨＢＴは、製造プロセスにおいて、エミッタ・ベース間のｐｎ接合の表面が露出しない構成とすることが容易なため、欠陥が導入されて信頼性が低下することを回避することができる。
さらに、従来のＨＢＴと比較してベース層とコレクタ層の間の耐圧が劣化するのを抑制することができる。
【００３８】
また、本実施形態の半導体装置のＨＢＴは、エミッタ・ベース間の順方向立ち上がり電圧Ｖteb とベース・コレクタ間の順方向立ち上がり電圧Ｖtbc がほぼ等しいので、Ｖteb −Ｖtbc の値をほぼ０に近づけられる。
【００３９】
本実施形態の半導体装置によれば、スタッガード・タイプの採用によりヘテロ接合バイポーラトランジスタのオフセット電圧Ｖoffsetならびにニー電圧の低減を可能にしながら、エミッタ抵抗が高くなってエミッタ層からベース層への注入効率が下がること、ベース層とコレクタ層の間の耐圧が下がること、あるいは欠陥が導入されて信頼性が低下することなどの基本的なトランジスタ特性が悪化するのを抑制することができる。
【００４０】
本発明の半導体装置は上記の実施形態に限定されない。
例えば、実施形態においてはｎｐｎ型のバイポーラトランジスタについて説明しているが、ｐｎｐ型に適用することも可能である。
また、コレクタ層、ベース層およびエミッタ層の積層体のメサ構造の形状や各層に接続する電極の配置などは、実施形態に限定されず、種々の形状、配置を採用することができる。
この他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【００４１】
【発明の効果】
本発明の半導体装置によれば、ヘテロ接合バイポーラトランジスタを有する半導体装置において、ヘテロ接合バイポーラトランジスタのオフセット電圧Ｖoffsetならびにニー電圧の低減を可能にしながら、エミッタ抵抗が高くなってエミッタ層からベース層への注入効率が下がること、ベース層とコレクタ層の間の耐圧を劣化させること、あるいは欠陥が導入されて信頼性が低下してしまうことなどの基本的なトランジスタ特性が悪化することを抑制できる。
【図面の簡単な説明】
【図１】図１は第１実施形態に係る半導体装置のスタッガード・タイプのＨＢＴの断面図である。
【図２】図２は図１に示すＨＢＴに対応するエネルギーバンド構造を示す模式図である。
【図３】図３は第２実施形態に係る半導体装置のスタッガード・タイプのＨＢＴの断面図である。
【図４】図４は図３に示すＨＢＴに対応するエネルギーバンド構造を示す模式図である。
【図５】図５は第３実施形態に係る半導体装置のスタッガード・タイプのＨＢＴの断面図である。
【図６】図６は図５に示すＨＢＴに対応するエネルギーバンド構造を示す模式図である。
【図７】図７は従来例に係る半導体装置のスタッガード・タイプのＨＢＴの断面図である。
【図８】図８は図７に示すＨＢＴに対応するエネルギーバンド構造を示す模式図である。
【符号の説明】
１…基板、２…サブコレクタ層、３…コレクタ層、４…ベース層、５…エミッタ層、６…キャップ層、７…エミッタ電極、８ベース電極、９…コレクタ電極、１０…絶縁膜、１１…ベース・エミッタ中間層、１２…ベース・コレクタ中間層。
【発明の属する技術分野】
本発明は半導体装置に関し、特にヘテロ接合バイポーラトランジスタを有する半導体装置に関する。
【０００２】
【従来の技術】
半導体装置に用いられるトランジスタとしては、バイポーラトランジスタとＭＯＳ（金属−酸化膜−半導体）電界効果トランジスタなどの電界効果トランジスタに大別される。
【０００３】
バイポーラトランジスタの一つであるヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、以下ＨＢＴとも称する）は、エミッタ層にベース層よりもバンドギャップが広い材料を用いたバイポーラトランジスタであり、エミッタ層よりもベース層の不純物濃度を濃くしてもエミッタ層からベース層への電子の注入効率（エミッタ効率）を高く保つことができる。
従って、ベース層厚を縮小してもベース層の抵抗を低く保ち、またベース層のパンチスルーを抑えてエミッタ・コレクタ間の耐圧を高く保つことができる。基本的に高速・高耐圧性能に優れたデバイスである。
【０００４】
また、ＨＢＴは高い電流駆動能力を有することから、電力増幅器（パワーアンプ、以下ＰＡとも称する）用デバイスとして優れ、さらに単一電源動作が容易であるというメリットから、近年、移動体通信端末用ＰＡとして広範に使用されてきている。
【０００５】
ＰＡにおける効率の良さを示す指標として、電力付加効率（Ｐｏｗｅｒ−Ａｄｄｅｄ Ｅｆｆｉｃｉｅｎｃｙ：ＰＡＥ）が知られている。ＰＡＥは、付加電力、つまり出力パワーＰout と入力パワーＰinの差の、直流投入電力Ｐdcに対する比として定義され、この値が大きいほどパワーアンプの消費電力を抑制することが可能であるため、この値はパワーアンプにおける重要な指標のひとつとなっている。移動体通信端末では全消費電力のうち送信側パワーアンプによる電力消費が大きな割合を占めるため、特に重要である。
【０００６】
上記のＨＢＴのうちＩｎＰと格子整合するＨＢＴとしては、例えば、基板上に、ｎ型のＩｎＧａＡｓよりなるコレクタ層、ｐ型のＩｎＧａＡｓよりなるベース層、および、ｎ型のＩｎＰよりなるエミッタ層が順次積層された構成（第１世代のＨＢＴとも称する）が知られている。
この第１世代のＨＢＴは非常に高速に駆動させることが可能であるが、コレクタ層のバンドギャップが狭いためにベース・コレクタ間の耐圧が弱いという欠点がある。
【０００７】
上記に対して、例えば基板上に、ｎ型のＩｎＰよりなるコレクタ層、ｐ型のＩｎＧａＡｓよりなるベース層、および、ｎ型のＩｎＰよりなるエミッタ層が順次積層されたダブルヘテロ構造の構成（第２世代のＨＢＴとも称する）が知られている。
この第２世代のＨＢＴは、第１世代のＨＢＴに対してコレクタ層をワイドギャップにした構造であって、耐圧を向上させることができる。
しかしながら、ベース層よりもコレクタ層の電子親和力が小さいために、そのままだとベース層からコレクタ層への電流の流れが妨げられるため、これを改善するために、ベース・コレクタ間のエネルギーバンドプロファイルをグレイディッドにするなどの工夫が必要となっている。
【０００８】
ところで、このようなＨＢＴを用いてパワーアンプを構成する場合、そのＰＡＥを向上させるためにデバイス側に要求されることのひとつに、Ｉc −Ｖce特性におけるニー（Ｋｎｅｅ）電圧Ｖk の低減がある。
ニー電圧を低減するには、Ｉc −Ｖce特性におけるＩc の立ち上がり電圧であるオフセット電圧Ｖoffsetを小さくする必要がある。
上記のオフセット電圧Ｖoffsetは、エミッタ・ベース間の順方向立ち上がり電圧Ｖteb とベース・コレクタ間の順方向立ち上がり電圧Ｖtbc の差、Ｖteb −Ｖtbc でほぼ決まる。
【０００９】
ところが、エミッタの電子親和力がベースの電子親和力よりも小さなヘテロ接合系では、ベース層とコレクタ層の間に伝導体端のエネルギー不連続がない場合、エミッタ層とベース層の間に生じる伝導帯端のエネルギー不連続量をΔＥｃとすると、Ｖteb −Ｖtbc の値がほぼΔＥｃとなる。
すなわち、上記の第１世代のＨＢＴでは、Ｖteb −Ｖtbc の値はそれなりに大きな値を取ることになってしまう。
一方、上記の第２世代のＨＢＴでは、ベース層を中心にエミッタ層とコレクタ層が対称な構成となるので、この場合にはＶteb −Ｖtbc の値をほぼ０に近づけられるものの、ベース・コレクタ間にグレイディッドなエネルギーバンドプロファイルの中間層を設けると、Ｖteb −Ｖtbc の値はそれなりの値となってしまう。
【００１０】
一方、エミッタやコレクタの電子親和力がベースの電子親和力よりも大きな、いわゆるスタッガード・タイプ（ｓｔａｇｇｅｒｅｄ ｔｙｐｅ）のヘテロ接合系のＨＢＴにおいては、Ｖteb −Ｖtbc の値がほぼ０となるため、オフセット電圧Ｖoffsetを低減する上で好都合である。
【００１１】
図７は上記のスタッガード・タイプのＨＢＴの一例の断面図である。
上記の半導体装置は、例えば、半絶縁性のＦｅがドープされた単結晶ＩｎＰよりなる基板１上に、ｎ+ 型のＩｎＧａＡｓよりなるサブコレクタ層２、ｎ- 型のＩｎＰよりなるコレクタ層３、ｐ+ 型のＧａＡｓＳｂよりなるベース層４、ｎ型のＩｎＰよりなるエミッタ層５、ｎ型のＩｎＧａＡｓよりなるキャップ層６が順次積層されている。
キャップ層６の上にはエミッタ電極７が形成されている。また、ベース、コレクタへのオーミックコンタクト形成のためにメサ構造が形成され、ベース層４、サブコレクタ層２の一部が、それぞれ、ベース電極８、コレクタ電極９と接するようになっている。
これらの電極は、例えばＴｉ／Ｐｔ／Ａｕの積層体から形成されている。
また、電極と接していない半導体表面は、例えばＳｉ3 Ｎ4 よりなる絶縁膜１０により覆われている。
【００１２】
図８は、図７に示すＨＢＴに対応するエネルギーバンド構造を示す模式図であり、伝導帯Ｃと価電子帯Ｖのエネルギー準位を示している。
エミッタやコレクタの電子親和力がベースの電子親和力よりも大きいエネルギーバンドプロファイルであることを示している。
このようなＨＢＴにおいては、先に述べたように、オフセット電圧Ｖoffsetの値を０に近づけやすいというメリットがある。
【００１３】
例えば、下記の特許文献１および２には上述の第１世代のＨＢＴについての記載があり、特許文献３には上述のスタッガード・タイプのＨＢＴについての記載がある。
また、下記の特許文献４〜７には、ＡｌＧａＡｓ／ＧａＡｓ系など、その他の種類のＨＢＴについての記載がある。
【００１４】
【特許文献１】
特開平５−４１３８８号公報
【特許文献２】
特開平６−３２６１２０号公報
【特許文献３】
特開２００２−２７０６１６号公報
【特許文献４】
特開平６−２６０４９３号公報
【特許文献５】
特開平８−２５０５０９号公報
【特許文献６】
特開平１１−１７６８３８号公報
【特許文献７】
特開２００２−２７０８１７号公報
【００１５】
【発明が解決しようとする課題】
しかしながら、上記のスタッガード・タイプのＨＢＴは、エミッタ層とベース層の間に生じる伝導帯端のエネルギー不連続量ΔＥｃが大きすぎると、エミッタ抵抗が高くなり、エミッタ層からベース層への電子の注入効率が下がってしまうという問題が生じる。
また、このΔＥｃが大きすぎるとベース層とコレクタ層の間の耐圧が低下するという問題が生じやすくなる。
さらに他の問題として、図７に示す構造のＨＢＴにおいては、製造プロセスにおいて、エミッタ・ベース間のｐｎ接合の表面が一部露出してしまい、これに起因して欠陥が導入されてしまうことがあり、信頼性が低下してしまうことになる。
このように、スタッガード・タイプのＨＢＴは、オフセット電圧Ｖoffsetの値を０にしやすく、ニー電圧を低減することができるという利点がある一方で、エミッタ抵抗の増加、ベース層とコレクタ層の間の耐圧低下、あるいは欠陥導入による信頼性低下などの基本的なトランジスタ特性を悪化させてしまう場合がある。
【００１６】
本発明は上記の状況に鑑みてなされたものであり、本発明の目的は、ヘテロ接合バイポーラトランジスタのオフセット電圧Ｖoffsetならびにニー電圧の低減を可能にしながら、エミッタ抵抗が高くなってエミッタ層からベース層への注入効率が下がること、ベース層とコレクタ層の間の耐圧を劣化させること、あるいは欠陥が導入されて信頼性が低下してしまうことなどの基本的なトランジスタ特性が悪化することを抑制できるヘテロ接合バイポーラトランジスタを有する半導体装置を提供することである。
【００１７】
【課題を解決するための手段】
上述の目的を達成するため、本発明の半導体装置は、エミッタ層、ベース層およびコレクタ層を有するヘテロ接合バイポーラトランジスタを有する半導体装置であって、前記ベース層の電子親和力が、前記エミッタ層および前記コレクタ層の電子親和力よりも小さく、前記エミッタ層と前記ベース層の間および前記ベース層と前記コレクタ層の間の少なくともいずれか一方に中間層が形成されており、前記中間層の電子親和力は前記中間層を挟む２つの層の電子親和力の間の値を有する。
【００１８】
上記の本発明の半導体装置は、好適には、前記中間層が前記エミッタ層と前記ベース層の間および前記ベース層と前記コレクタ層の間の両方に形成されている。
【００１９】
上記の本発明の半導体装置は、エミッタやコレクタの電子親和力がベースの電子親和力よりも大きいエネルギーバンドプロファイルであるスタッガード・タイプのＨＢＴを有する。
このＨＢＴにおいて、エミッタ層とベース層の間およびベース層とコレクタ層の間の少なくともいずれか一方に、好ましくは両方に、それを挟む２つの層の電子親和力の間の値の電子親和力を有する中間層が形成されている。
【００２０】
【発明の実施の形態】
以下に、本発明の半導体装置の実施の形態について、図面を参照して説明する。
【００２１】
第１実施形態
本実施形態に係る半導体装置は、エミッタやコレクタの電子親和力がベースの電子親和力よりも大きいエネルギーバンドプロファイルであるスタッガード・タイプのＨＢＴを有し、図１は上記のスタッガード・タイプのＨＢＴの断面図である。
例えば、半絶縁性のＦｅがドープされた単結晶ＩｎＰよりなる基板１上に、ｎ+ 型のＩｎＧａＡｓよりなるサブコレクタ層２、ｎ- 型のＩｎＰよりなるコレクタ層３、ｐ+ 型のＧａＡｓＳｂよりなるベース層４、ｎ+ 型のＩｎＧａＡｓＳｂよりなるベース・エミッタ中間層１１、ｎ型のＩｎＰよりなるエミッタ層５、ｎ+ 型のＩｎＧａＡｓよりなるキャップ層６が順次積層されている。
キャップ層６の上にはエミッタ電極７が形成されている。ベースコンタクト形成のために、キャップ層６、エミッタ層５の一部が除去され、メサ構造が形成されている。ベース電極８近傍のベース・エミッタ中間層１１は除去されていてベース電極８とベース層４が直接コンタクトしていてもよく、あるいは、ベース電極８とベース層４の間に、ベース・エミッタ中間層１１の一部が介在してもいい。
コレクタ電極９の形成のためにもメサ構造が形成され、サブコレクタ層２の上部にコレクタ電極９が形成されている。
エミッタ電極７、ベース電極８、コレクタ電極９は、例えば、Ｔｉ／Ｐｔ／Ａｕの積層体から形成されている。
また、電極と接していない半導体表面は、例えばＳｉ3 Ｎ4 よりなる絶縁膜１０により覆われている。
【００２２】
図２は、図１に示すＨＢＴに対応するエネルギーバンド構造を示す模式図であり、伝導帯Ｃと価電子帯Ｖのエネルギー準位を示している。
エミッタやコレクタの電子親和力がベースの電子親和力よりも大きいエネルギーバンドプロファイルであり、いわゆるスタッガード・タイプであることを示している。
ここで、ベース・エミッタ中間層１１の電子親和力は、これを挟むエミッタ層とベース層の電子親和力の間の値を有しており、即ち、エミッタ層よりも電子親和力が小さく、ベース層よりも電子親和力が大きい構成となっている。このようなエネルギープロファイルを有する構成材料として、例えばＩｎＧａＡｓＳｂを用いることができる。
特に、ベース・エミッタ中間層１１は、エミッタ層からベース層に向かって電子親和力が連続的に徐々に減少するようなプロファイルを有しており、これにより、ベース・エミッタ中間層１１を挟むエミッタ層とベース層の電子親和力がなめらかに接続されるようなプロファイルとなっている。
この場合、例えばＩｎＧａＡｓＳｂの組成において、エミッタ層からベース層に向かって組成比が連続的に変化するような組成傾斜を有する構成となっている。
【００２３】
本実施形態のＨＢＴにおいて、エミッタ層からベース層に向かって電子親和力が連続的に徐々に減少するような材料で構成されたベース・エミッタ中間層１１が設けられているが、その理由は、図７に示す従来例に係るＨＢＴにおいては、ベース層４とエミッタ層５の間にできる伝導帯端エネルギーの不連続によって、エミッタ抵抗が高くなってエミッタ層からベース層への注入効率が低下する可能性があるからである。これが問題となる程度は、この伝導帯端エネルギーの不連続量ΔＥｃの大きさに依存し、ΔＥｃが大きいほど大きな問題となる。
即ち、本実施形態のＨＢＴにおいてベース・エミッタ中間層１１を設けることにより、エミッタ抵抗を低減できる。
【００２４】
また、ベース・エミッタ中間層１１は、エミッタ層からベース層に向かって電子親和力が段階的に減少するようなプロファイルとしてもよい。
この場合、例えばＩｎＧａＡｓＳｂの組成において、エミッタ層からベース層に向かって組成比が複数段の階段状に変化するような組成傾斜を有する。即ち、一様な組成比の薄膜を複数層積層させ、各薄膜の組成比をエミッタ層からベース層に向かって複数段の階段状に変化させることにより擬似的な組成傾斜を設けた構成である。
さらに、ベース・エミッタ中間層１１は、単にエミッタ層とベース層の電子親和力の間の値を有する単一組成の層としても一定の効果が得られる。
【００２５】
ベース・エミッタ中間層としては、上記のｎ+ 型のＩｎＧａＡｓＳｂのほか、例えばＩｎＡｌＧａＡｓあるいはＩｎＧａＰなどを用いることもできる。
あるいは、上記のように組成比が複数段の階段状に変化するようなプロファイルとするには、例えばＩｎＧａＡｓ薄膜とＩｎＡｌＡｓ薄膜の多層膜や、ＩｎＰ薄膜とＧａＡｓＳｂ薄膜の多層膜を用いることができる。
【００２６】
その他、ベース層としては、例えばＳｂを含む材料を用いることができ、また、エミッタ層やコレクタ層としては、例えばＰまたはＡｓを含む材料を用いることができる。
例えば、ｐ+ 型のＧａＡｓＳｂよりなるベース層４はそのままに、エミッタ層５にｎ+ 型のＩｎＧａＡｓ層を用い、ベース・エミッタ中間層１１としてＩｎＰを用いることもできる。この場合、ベース層とエミッタ層の間のΔＥｃが大きいため、中間層の存在はより重要となる。
【００２７】
上記の説明から明らかなように、本実施形態の半導体装置のＨＢＴは、従来のＨＢＴと比較してエミッタ抵抗を低減し、エミッタ層からベース層への注入効率を高めることができ、パワーアンプに応用した場合、低歪高効率のパワーアンプを実現できる。
さらに、本実施形態の半導体装置のＨＢＴは、製造プロセスにおいて、エミッタ・ベース間のｐｎ接合の表面が露出しない構造をとりやすく、欠陥が導入されて信頼性が低下することを回避することができる。
本実施形態の半導体装置によれば、スタッガード・タイプの採用によりヘテロ接合バイポーラトランジスタのオフセット電圧Ｖoffsetならびにニー電圧の低減を可能にしながら、エミッタ抵抗が高くなってエミッタ層からベース層への注入効率が下がることや、欠陥が導入されて信頼性が低下することなど、基本的なトランジスタ特性が悪化するのを抑制することができる。
【００２８】
第２実施形態
本実施形態に係る半導体装置は、第１実施形態と同様に、エミッタやコレクタの電子親和力がベースの電子親和力よりも大きいエネルギーバンドプロファイルであるスタッガード・タイプのＨＢＴを有し、図３は上記のスタッガード・タイプのＨＢＴの断面図である。
例えば、半絶縁性のＦｅがドープされた単結晶ＩｎＰよりなる基板１上に、ｎ+ 型のＩｎＧａＡｓよりなるサブコレクタ層２、ｎ- 型のＩｎＰよりなるコレクタ層３、ｎ+ 型のＩｎＧａＡｓＳｂよりなるベース・コレクタ中間層１２、ｐ+型のＧａＡｓＳｂよりなるベース層４、ｎ型のＩｎＰよりなるエミッタ層５、ｎ+ 型のＩｎＧａＡｓよりなるキャップ層６が順次積層されている。
キャップ層６の上にはエミッタ電極７が形成されている。ベースコンタクト形成のために、キャップ層６、エミッタ層５の一部が除去され、メサ構造が形成されている。
コレクタ電極９の形成のためにもメサ構造が形成され、サブコレクタ層２の上部にコレクタ電極９が形成されている。
エミッタ電極７、ベース電極８、コレクタ電極９は、例えば、Ｔｉ／Ｐｔ／Ａｕの積層体から形成されている。
また、電極と接していない半導体表面は、例えばＳｉ3 Ｎ4 よりなる絶縁膜１０により覆われている。
【００２９】
図４は、図３に示すＨＢＴに対応するエネルギーバンド構造を示す模式図であり、伝導帯Ｃと価電子帯Ｖのエネルギー準位を示している。
エミッタやコレクタの電子親和力がベースの電子親和力よりも大きいエネルギーバンドプロファイルであり、いわゆるスタッガード・タイプであることを示している。
ここで、ベース・コレクタ中間層１２の電子親和力は、これを挟むコレクタ層とベース層の電子親和力の間の値を有しており、即ち、コレクタ層よりも電子親和力が小さく、ベース層よりも電子親和力が大きい構成となっている。このようなエネルギープロファイルを有する構成材料として、例えばＩｎＧａＡｓＳｂを用いることができる。
特に、ベース・コレクタ中間層１２は、コレクタ層からベース層に向かって電子親和力が連続的に徐々に減少するようなプロファイルを有しており、これにより、ベース・コレクタ中間層１２を挟むコレクタ層とベース層の電子親和力がなめらかに接続されるようなプロファイルとなっている。
この場合、例えばＩｎＧａＡｓＳｂの組成において、コレクタ層からベース層に向かって組成比が連続的に変化するような組成傾斜を有する構成となっている。
【００３０】
本実施形態のＨＢＴにおいて、コレクタ層からベース層に向かって電子親和力が連続的に徐々に減少するような材料で構成されたベース・コレクタ中間層１２が設けられているが、その理由は、図７に示す従来例に係るＨＢＴにおいては、ベース層４とエミッタ層５の間にできる伝導帯端エネルギーの不連続ΔＥｃが大きくなるに従って、ベース層からコレクタ層への直接トンネリングが生じやすく、ベース層とコレクタ層の間の耐圧の低下が生じやすくなるからである。
即ち、本実施形態のＨＢＴにおいてベース・コレクタ中間層１２を設けることにより、ベース層とコレクタ層の間の耐圧が劣化するのを抑制することができる。
【００３１】
なお、第１実施形態において説明したベース・エミッタ中間層に対する補足は、ベース・コレクタ中間層に対してもそのままあてはまる。
即ち、第１実施形態のベース・エミッタ中間層１１と同様に、ベース・コレクタ中間層１２は、コレクタ層からベース層に向かって電子親和力が段階的に減少するようなプロファイルとしてもよい。
この場合、例えばＩｎＧａＡｓＳｂの組成において、コレクタ層からベース層に向かって組成比が複数段の階段状に変化するような組成傾斜を有する。即ち、一様な組成比の薄膜を複数層積層させ、各薄膜の組成比をコレクタ層からベース層に向かって複数段の階段状に変化させることにより擬似的な組成傾斜を設けた構成である。
さらに、ベース・コレクタ中間層１２は、単にコレクタ層とベース層の電子親和力の間の値を有する単一組成の層としても一定の効果が得られる。
【００３２】
ベース・コレクタ中間層としては、上記のｎ+ 型のＩｎＧａＡｓＳｂのほか、例えばＩｎＡｌＧａＡｓあるいはＩｎＧａＰなどを用いることもできる。
あるいは、上記のように組成比が複数段の階段状に変化するようなプロファイルとするには、例えばＩｎＧａＡｓ薄膜とＩｎＡｌＡｓ薄膜の多層膜や、ＩｎＰ薄膜とＧａＡｓＳｂ薄膜の多層膜を用いることができる。
【００３３】
その他、ベース層としては、例えばＳｂを含む材料を用いることができ、また、エミッタ層やコレクタ層としては、例えばＰまたはＡｓを含む材料を用いることができる。
例えば、ｐ+ 型のＧａＡｓＳｂよりなるベース層４はそのままに、コレクタ層３にｎ+ 型のＩｎＧａＡｓ層を用い、ベース・コレクタ中間層１２としてＩｎＰを用いることもできる。この場合、ベース層とエミッタ層の間のΔＥｃが大きいため、中間層の存在はより重要となる。
【００３４】
上記の説明から明らかなように、本実施形態の半導体装置のＨＢＴは、従来のＨＢＴと比較してベース層とコレクタ層の間の耐圧が劣化するのを抑制することができる。
本実施形態の半導体装置によれば、スタッガード・タイプの採用によりヘテロ接合バイポーラトランジスタのオフセット電圧Ｖoffsetならびにニー電圧の低減を可能にしながら、ベース層とコレクタ層の間の耐圧が下がるという基本的なトランジスタ特性が悪化するのを抑制することができる。
【００３５】
第３実施形態
本実施形態に係る半導体装置は、第１実施形態および第２実施形態と同様に、エミッタやコレクタの電子親和力がベースの電子親和力よりも大きいエネルギーバンドプロファイルであるスタッガード・タイプのＨＢＴを有し、図５は上記のスタッガード・タイプのＨＢＴの断面図である。
例えば、半絶縁性のＦｅがドープされた単結晶ＩｎＰよりなる基板１上に、ｎ+ 型のＩｎＧａＡｓよりなるサブコレクタ層２、ｎ- 型のＩｎＰよりなるコレクタ層３、ｎ+ 型のＩｎＧａＡｓＳｂよりなるベース・コレクタ中間層１２、ｐ+型のＧａＡｓＳｂよりなるベース層４、ｎ+ 型のＩｎＧａＡｓＳｂよりなるベース・エミッタ中間層１１、ｎ型のＩｎＰよりなるエミッタ層５、ｎ+ 型のＩｎＧａＡｓよりなるキャップ層６が順次積層されている。
キャップ層６の上にはエミッタ電極７が形成されている。ベースコンタクト形成のために、キャップ層６、エミッタ層５の一部が除去され、メサ構造が形成されている。ベース電極８近傍のベース・エミッタ中間層１１は除去されていてベース電極８とベース層４が直接コンタクトしていてもよく、あるいは、ベース電極８とベース層４の間に、ベース・エミッタ中間層１１の一部が介在してもいい。
コレクタ電極９の形成のためにもメサ構造が形成され、サブコレクタ層２の上部にコレクタ電極９が形成されている。
エミッタ電極７、ベース電極８、コレクタ電極９は、例えば、Ｔｉ／Ｐｔ／Ａｕの積層体から形成されている。
また、電極と接していない半導体表面は、例えばＳｉ3 Ｎ4 よりなる絶縁膜１０により覆われている。
【００３６】
図６は、図５に示すＨＢＴに対応するエネルギーバンド構造を示す模式図であり、伝導帯Ｃと価電子帯Ｖのエネルギー準位を示している。
エミッタやコレクタの電子親和力がベースの電子親和力よりも大きいエネルギーバンドプロファイルであり、いわゆるスタッガード・タイプであることを示している。
ここで、ベース・エミッタ中間層１１およびベース・コレクタ中間層１２の電子親和力は、それぞれ第１実施形態および第２実施形態に説明した特性を有している。
即ち、ベース・エミッタ中間層１１は、これを挟むエミッタ層とベース層の電子親和力の間の値を有しており、ベース・コレクタ中間層１２は、これを挟むコレクタ層とベース層の電子親和力の間の値を有している。
ベース・エミッタ中間層１１およびベース・コレクタ中間層１２の電子親和力は、徐々に連続的に変化するプロファイルや、複数段の階段状に変化するプロファイルとすることができ、さらにそれらを挟む層の間の単一の値とすることもできる。
【００３７】
本実施形態の半導体装置のＨＢＴは、従来のＨＢＴと比較してエミッタ抵抗を低減し、エミッタ層からベース層への注入効率を高めることができ、パワーアンプに応用した場合、低歪高効率のパワーアンプを実現できる。
さらに、本実施形態の半導体装置のＨＢＴは、製造プロセスにおいて、エミッタ・ベース間のｐｎ接合の表面が露出しない構成とすることが容易なため、欠陥が導入されて信頼性が低下することを回避することができる。
さらに、従来のＨＢＴと比較してベース層とコレクタ層の間の耐圧が劣化するのを抑制することができる。
【００３８】
また、本実施形態の半導体装置のＨＢＴは、エミッタ・ベース間の順方向立ち上がり電圧Ｖteb とベース・コレクタ間の順方向立ち上がり電圧Ｖtbc がほぼ等しいので、Ｖteb −Ｖtbc の値をほぼ０に近づけられる。
【００３９】
本実施形態の半導体装置によれば、スタッガード・タイプの採用によりヘテロ接合バイポーラトランジスタのオフセット電圧Ｖoffsetならびにニー電圧の低減を可能にしながら、エミッタ抵抗が高くなってエミッタ層からベース層への注入効率が下がること、ベース層とコレクタ層の間の耐圧が下がること、あるいは欠陥が導入されて信頼性が低下することなどの基本的なトランジスタ特性が悪化するのを抑制することができる。
【００４０】
本発明の半導体装置は上記の実施形態に限定されない。
例えば、実施形態においてはｎｐｎ型のバイポーラトランジスタについて説明しているが、ｐｎｐ型に適用することも可能である。
また、コレクタ層、ベース層およびエミッタ層の積層体のメサ構造の形状や各層に接続する電極の配置などは、実施形態に限定されず、種々の形状、配置を採用することができる。
この他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【００４１】
【発明の効果】
本発明の半導体装置によれば、ヘテロ接合バイポーラトランジスタを有する半導体装置において、ヘテロ接合バイポーラトランジスタのオフセット電圧Ｖoffsetならびにニー電圧の低減を可能にしながら、エミッタ抵抗が高くなってエミッタ層からベース層への注入効率が下がること、ベース層とコレクタ層の間の耐圧を劣化させること、あるいは欠陥が導入されて信頼性が低下してしまうことなどの基本的なトランジスタ特性が悪化することを抑制できる。
【図面の簡単な説明】
【図１】図１は第１実施形態に係る半導体装置のスタッガード・タイプのＨＢＴの断面図である。
【図２】図２は図１に示すＨＢＴに対応するエネルギーバンド構造を示す模式図である。
【図３】図３は第２実施形態に係る半導体装置のスタッガード・タイプのＨＢＴの断面図である。
【図４】図４は図３に示すＨＢＴに対応するエネルギーバンド構造を示す模式図である。
【図５】図５は第３実施形態に係る半導体装置のスタッガード・タイプのＨＢＴの断面図である。
【図６】図６は図５に示すＨＢＴに対応するエネルギーバンド構造を示す模式図である。
【図７】図７は従来例に係る半導体装置のスタッガード・タイプのＨＢＴの断面図である。
【図８】図８は図７に示すＨＢＴに対応するエネルギーバンド構造を示す模式図である。
【符号の説明】
１…基板、２…サブコレクタ層、３…コレクタ層、４…ベース層、５…エミッタ層、６…キャップ層、７…エミッタ電極、８ベース電極、９…コレクタ電極、１０…絶縁膜、１１…ベース・エミッタ中間層、１２…ベース・コレクタ中間層。
Claims (4)
- エミッタ層、ベース層およびコレクタ層を有するヘテロ接合バイポーラトランジスタを有する半導体装置であって、
前記ベース層の電子親和力が、前記エミッタ層および前記コレクタ層の電子親和力よりも小さく、
前記エミッタ層と前記ベース層の間および前記ベース層と前記コレクタ層の間の少なくともいずれか一方に中間層が形成されており、
前記中間層の電子親和力は前記中間層を挟む２つの層の電子親和力の間の値を有する
半導体装置。 - 前記中間層が前記エミッタ層と前記ベース層の間および前記ベース層と前記コレクタ層の間の両方に形成されている
請求項１に記載の半導体装置。 - 前記中間層の電子親和力が前記中間層を挟む２つの層の電子親和力をなめらかに接続するようなプロファイルを有する
請求項１に記載の半導体装置。 - 前記中間層の電子親和力が前記中間層を挟む２つの層の電子親和力を接続するように複数段の階段状のプロファイルを有する
請求項１に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002376488A JP2004207583A (ja) | 2002-12-26 | 2002-12-26 | 半導体装置 |
| US10/742,751 US6903387B2 (en) | 2002-12-26 | 2003-12-23 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002376488A JP2004207583A (ja) | 2002-12-26 | 2002-12-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004207583A true JP2004207583A (ja) | 2004-07-22 |
Family
ID=32813947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002376488A Pending JP2004207583A (ja) | 2002-12-26 | 2002-12-26 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6903387B2 (ja) |
| JP (1) | JP2004207583A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1583153A1 (en) * | 2004-04-02 | 2005-10-05 | AGILENT TECHNOLOGIES, INC. (n. d. Gesetzen d. Staates Delaware) | GaAsSb/InP heterojunction bipolar transistor and method of fabricating the same |
| EP1659634A2 (fr) * | 2004-11-18 | 2006-05-24 | Alcatel | Transistor bipolaire et procédé de fabrication de ce transistor |
| JP2009502035A (ja) * | 2005-07-18 | 2009-01-22 | サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） | ヘテロ接合バイポーラトランジスタを製造する方法 |
| JP2012199516A (ja) * | 2011-03-04 | 2012-10-18 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
| JP2014120503A (ja) * | 2012-12-13 | 2014-06-30 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
| JP2015099859A (ja) * | 2013-11-19 | 2015-05-28 | 日本電信電話株式会社 | 半導体薄膜の作製方法およびヘテロ接合バイポーラトランジスタ |
| JP2016219682A (ja) * | 2015-05-25 | 2016-12-22 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP2017195217A (ja) * | 2016-04-18 | 2017-10-26 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7038256B1 (en) * | 2004-12-03 | 2006-05-02 | Northrop Grumman Corp. | Low turn-on voltage, non-electron blocking double HBT structure |
| FR2898434B1 (fr) * | 2006-03-13 | 2008-05-23 | Centre Nat Rech Scient | Diode electroluminescente blanche monolithique |
| US8178946B1 (en) | 2009-11-20 | 2012-05-15 | Hrl Laboratories, Llc | Modulation doped super-lattice base for heterojunction bipolar transistors |
| KR101477359B1 (ko) * | 2012-12-27 | 2014-12-29 | 삼성전기주식회사 | 전력 반도체 모듈 |
| US9536563B1 (en) * | 2016-02-16 | 2017-01-03 | Seagate Technology Llc | Detecting shingled overwrite errors |
| FR3111233B1 (fr) * | 2020-06-04 | 2022-06-24 | Thales Sa | Phototransistor à hétérojonction comprenant une couche d'avalanche |
| US11177374B1 (en) | 2020-08-11 | 2021-11-16 | Win Semiconductors Corp. | Heterojunction bipolar transistor and method for forming the same |
| US11411080B2 (en) * | 2021-01-05 | 2022-08-09 | Win Semiconductors Corp. | Heterojunction bipolar transistor and method for forming the same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0338835A (ja) * | 1989-07-06 | 1991-02-19 | Nec Corp | 半導体結晶 |
| JPH0541388A (ja) | 1991-08-05 | 1993-02-19 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロバイポ−ラトランジスタ |
| US5349201A (en) * | 1992-05-28 | 1994-09-20 | Hughes Aircraft Company | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate |
| JPH06260493A (ja) | 1993-03-05 | 1994-09-16 | Mitsubishi Electric Corp | 半導体装置 |
| JP3292894B2 (ja) | 1993-05-12 | 2002-06-17 | 日本電信電話株式会社 | 集積化受光回路 |
| JP3294461B2 (ja) | 1995-03-14 | 2002-06-24 | シャープ株式会社 | ヘテロ接合バイポーラトランジスタとその製造方法 |
| JP3326378B2 (ja) | 1997-12-15 | 2002-09-24 | 古河電気工業株式会社 | 半導体装置 |
| JP2002164352A (ja) * | 2000-09-13 | 2002-06-07 | Toshiba Corp | バイポーラトランジスタ、半導体発光素子、及び半導体素子 |
| US6762480B2 (en) | 2001-02-27 | 2004-07-13 | Agilent Technologies, Inc. | Thin gallium-arsenide-antimonide base heterojunction bipolar transistor (HBT) having improved gain |
| JP2002270817A (ja) | 2001-03-13 | 2002-09-20 | Nec Corp | バイポーラトランジスタ |
| US6822274B2 (en) * | 2003-02-03 | 2004-11-23 | Agilent Technologies, Inc. | Heterojunction semiconductor device having an intermediate layer for providing an improved junction |
-
2002
- 2002-12-26 JP JP2002376488A patent/JP2004207583A/ja active Pending
-
2003
- 2003-12-23 US US10/742,751 patent/US6903387B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1583153A1 (en) * | 2004-04-02 | 2005-10-05 | AGILENT TECHNOLOGIES, INC. (n. d. Gesetzen d. Staates Delaware) | GaAsSb/InP heterojunction bipolar transistor and method of fabricating the same |
| US6992337B2 (en) | 2004-04-02 | 2006-01-31 | Agilent Technologies, Inc. | Gallium arsenide antimonide (GaAsSB)/indium phosphide (InP) heterojunction bipolar transistor (HBT) having reduced tunneling probability |
| EP1659634A2 (fr) * | 2004-11-18 | 2006-05-24 | Alcatel | Transistor bipolaire et procédé de fabrication de ce transistor |
| EP1659634A3 (fr) * | 2004-11-18 | 2008-04-16 | Alcatel Lucent | Transistor bipolaire et procédé de fabrication de ce transistor |
| JP2009502035A (ja) * | 2005-07-18 | 2009-01-22 | サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） | ヘテロ接合バイポーラトランジスタを製造する方法 |
| JP2012199516A (ja) * | 2011-03-04 | 2012-10-18 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
| JP2014120503A (ja) * | 2012-12-13 | 2014-06-30 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
| JP2015099859A (ja) * | 2013-11-19 | 2015-05-28 | 日本電信電話株式会社 | 半導体薄膜の作製方法およびヘテロ接合バイポーラトランジスタ |
| JP2016219682A (ja) * | 2015-05-25 | 2016-12-22 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP2017195217A (ja) * | 2016-04-18 | 2017-10-26 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040227155A1 (en) | 2004-11-18 |
| US6903387B2 (en) | 2005-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7462892B2 (en) | Semiconductor device | |
| JP3573737B2 (ja) | ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路 | |
| US7482643B2 (en) | Semiconductor device | |
| JP2004207583A (ja) | 半導体装置 | |
| TWI246196B (en) | Semiconductor device | |
| US9331187B2 (en) | Bipolar transistor | |
| US11227941B2 (en) | Bipolar transistor and method for producing the same | |
| US20190115458A1 (en) | Heterojunction bipolar transistor structure with a bandgap graded hole barrier layer | |
| TW201929226A (zh) | 異質接面雙極性電晶體 | |
| US7821037B2 (en) | Heterojunction bipolar transistor | |
| JP2004055788A (ja) | 半導体装置 | |
| JP2004071669A (ja) | 半導体装置 | |
| JP2005150531A (ja) | 半導体装置 | |
| US11955518B2 (en) | Epitaxial structure and transistor including the same | |
| JP5217110B2 (ja) | 半導体装置 | |
| JP2011009330A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2003086602A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2010287603A (ja) | 化合物半導体素子及びその製造方法 | |
| JP2003309128A (ja) | ダブルヘテロ接合バイポーラ・トランジスタ | |
| US20200194573A1 (en) | Heterojunction bipolar transistor structure with a bandgap graded hole barrier layer | |
| JP2007294782A (ja) | 半導体装置 | |
| JP2009231594A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001176881A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2014183145A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004014922A (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |