JP2002270817A - バイポーラトランジスタ - Google Patents
バイポーラトランジスタInfo
- Publication number
- JP2002270817A JP2002270817A JP2001071174A JP2001071174A JP2002270817A JP 2002270817 A JP2002270817 A JP 2002270817A JP 2001071174 A JP2001071174 A JP 2001071174A JP 2001071174 A JP2001071174 A JP 2001071174A JP 2002270817 A JP2002270817 A JP 2002270817A
- Authority
- JP
- Japan
- Prior art keywords
- base
- region
- layer
- band gap
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000463 material Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 15
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 11
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 4
- 229910003811 SiGeC Inorganic materials 0.000 claims description 2
- 230000008901 benefit Effects 0.000 description 26
- 238000004519 manufacturing process Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 16
- 238000005194 fractionation Methods 0.000 description 16
- 235000012431 wafers Nutrition 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 230000008859 change Effects 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 6
- 230000006872 improvement Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 125000005842 heteroatom Chemical group 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Abstract
(57)【要約】
【課題】 組成傾斜ベーストランジスタと同等の高い特
性が得られ、かつ分留りと均一性に優れ、生産性の高い
バイポーラトランジスタを提供する。 【解決手段】 ベースはＧｅ濃度の低い領域１と高い領
域２からなる。このベース層を作製するには２種類のＧ
ｅ濃度について製膜条件を把握すればよく、従来技術と
比較して、製膜条件出しの工数が小さくなる。また製膜
時にＧｅ組成を切り替える回数が１回で済むため、成長
条件が遷移状態にあることの影響を受けにくい。更にＧ
ｅ濃度を一定に保ったまま比較的厚い膜を製膜するの
で、より安定した製膜が可能になる。以上の結果、デバ
イスの均一性と分留り、生産性が向上する。またこのよ
うにＧｅ組成のステップ数を減らしても、ｆＴとｆｍａ
ｘのピーク値は組成傾斜ベーストランジスタと同等であ
る。
性が得られ、かつ分留りと均一性に優れ、生産性の高い
バイポーラトランジスタを提供する。 【解決手段】 ベースはＧｅ濃度の低い領域１と高い領
域２からなる。このベース層を作製するには２種類のＧ
ｅ濃度について製膜条件を把握すればよく、従来技術と
比較して、製膜条件出しの工数が小さくなる。また製膜
時にＧｅ組成を切り替える回数が１回で済むため、成長
条件が遷移状態にあることの影響を受けにくい。更にＧ
ｅ濃度を一定に保ったまま比較的厚い膜を製膜するの
で、より安定した製膜が可能になる。以上の結果、デバ
イスの均一性と分留り、生産性が向上する。またこのよ
うにＧｅ組成のステップ数を減らしても、ｆＴとｆｍａ
ｘのピーク値は組成傾斜ベーストランジスタと同等であ
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特にバイポーラトランジスタに関するものである。
特にバイポーラトランジスタに関するものである。
【０００２】
【従来の技術】バイポーラトランジスタの特性を改善す
る方法として、ベース材料のバンドギャップをエミッタ
材料のバンドギャップよりも狭くし、かつベース内部の
バンドギャップをエミッタ側では広く、コレクタ側では
狭くする手法が知られている。
る方法として、ベース材料のバンドギャップをエミッタ
材料のバンドギャップよりも狭くし、かつベース内部の
バンドギャップをエミッタ側では広く、コレクタ側では
狭くする手法が知られている。
【０００３】例えばシリコン系の材料を用いた例として
は、図１４に示すようなＳｉＧｅベースを用いたバイポ
ーラトランジスタが挙げられる。この場合、エミッタと
コレクタにＳｉを用い、ベースにこれよりもバンドギャ
ップの狭いＳｉＧｅを用い、かつＧｅ組成をエミッタ側
からコレクタ側へ向かって増加させる組成傾斜層を設け
てバンドギャップに傾斜をつける。
は、図１４に示すようなＳｉＧｅベースを用いたバイポ
ーラトランジスタが挙げられる。この場合、エミッタと
コレクタにＳｉを用い、ベースにこれよりもバンドギャ
ップの狭いＳｉＧｅを用い、かつＧｅ組成をエミッタ側
からコレクタ側へ向かって増加させる組成傾斜層を設け
てバンドギャップに傾斜をつける。
【０００４】この組成傾斜層には、エミッタからベース
に注入された少数キャリアをコレクタ側に向かって加速
させる作用があり、これによりデバイスの電気的特性が
向上する。キャリアを効率よく加速させるためには、ベ
ース内部のバンドギャップの変化は、位置に対して連続
的に、滑らかに変化することが望ましい。ＳｉＧｅベー
スを用いたバイポーラトランジスタの例でいえば、図１
４に示すＧｅ組成傾斜領域のように、そのＧｅ濃度はエ
ミッタ側からコレクタ側へ連続的に、滑らかに変化させ
ることが要求される。このことはその他の材料系を用い
たバイポーラトランジスタにおいても同様であり、ベー
ス材料のある特定の元素の組成をエミッタ側からコレク
タ側へ連続的に、滑らかに変化させることが要求され
る。また組成傾斜層の厚さと組成の変化の割合は、デバ
イス特性を左右するパラメタでもある。
に注入された少数キャリアをコレクタ側に向かって加速
させる作用があり、これによりデバイスの電気的特性が
向上する。キャリアを効率よく加速させるためには、ベ
ース内部のバンドギャップの変化は、位置に対して連続
的に、滑らかに変化することが望ましい。ＳｉＧｅベー
スを用いたバイポーラトランジスタの例でいえば、図１
４に示すＧｅ組成傾斜領域のように、そのＧｅ濃度はエ
ミッタ側からコレクタ側へ連続的に、滑らかに変化させ
ることが要求される。このことはその他の材料系を用い
たバイポーラトランジスタにおいても同様であり、ベー
ス材料のある特定の元素の組成をエミッタ側からコレク
タ側へ連続的に、滑らかに変化させることが要求され
る。また組成傾斜層の厚さと組成の変化の割合は、デバ
イス特性を左右するパラメタでもある。
【０００５】このようなベースにエミッタと異なる材料
を用いる、いわゆるヘテロバイポーラトランジスタで
は、ベースをエピタキシャル法やＣＶＤ法などで作製す
るのが一般的である。これらの手法では、ベース層を製
膜した時点で、ベース層中の元素の組成が決定される。
従って組成傾斜層を作製するには、温度やガス分圧等の
製膜パラメタを連続的に変化させ、組成傾斜層の厚さ
と、組成傾斜層における組成のプロファイルが、意図し
た通りになるようにすることが必要である。
を用いる、いわゆるヘテロバイポーラトランジスタで
は、ベースをエピタキシャル法やＣＶＤ法などで作製す
るのが一般的である。これらの手法では、ベース層を製
膜した時点で、ベース層中の元素の組成が決定される。
従って組成傾斜層を作製するには、温度やガス分圧等の
製膜パラメタを連続的に変化させ、組成傾斜層の厚さ
と、組成傾斜層における組成のプロファイルが、意図し
た通りになるようにすることが必要である。
【０００６】しかしながら一般にある製膜パラメタを変
化させると、組成と同時に成長レートや膜質も変化する
ため、膜質を保ちつつ所望の組成プロファイルを得るこ
とは難しい。また条件出しの面からも、組成を連続的に
変化させたときの成長レートや膜質について管理するの
は困難である。
化させると、組成と同時に成長レートや膜質も変化する
ため、膜質を保ちつつ所望の組成プロファイルを得るこ
とは難しい。また条件出しの面からも、組成を連続的に
変化させたときの成長レートや膜質について管理するの
は困難である。
【０００７】以上の困難を解決する従来手法として、組
成傾斜ベースをステップ状に組成を変化させた層で置き
換える手法がある。
成傾斜ベースをステップ状に組成を変化させた層で置き
換える手法がある。
【０００８】図１５に、ＳｉＧｅをベースに用いたバイ
ポーラトランジスタについて、この従来技術を適用した
例を示す。この場合、組成傾斜層はＧｅ組成を１０段階
の階段状に変化させた、Ｇｅ組成ステップ層で置き換え
られている。これにより、連続的に組成を変えることに
起因する困難は緩和される。この従来技術では、組成傾
斜ベースに近づけることが目的であることから、組成の
ステップ数は製膜上の困難が生じない範囲で多く取られ
る。このため、従来例では組成傾斜ステップの数は少な
くとも６以上で、多くとも２０程度以下に取ることが一
般的である。
ポーラトランジスタについて、この従来技術を適用した
例を示す。この場合、組成傾斜層はＧｅ組成を１０段階
の階段状に変化させた、Ｇｅ組成ステップ層で置き換え
られている。これにより、連続的に組成を変えることに
起因する困難は緩和される。この従来技術では、組成傾
斜ベースに近づけることが目的であることから、組成の
ステップ数は製膜上の困難が生じない範囲で多く取られ
る。このため、従来例では組成傾斜ステップの数は少な
くとも６以上で、多くとも２０程度以下に取ることが一
般的である。
【０００９】
【発明が解決しようとする課題】以上説明した従来技術
では、デバイスの生産性を高く保ちつつ、組成傾斜ベー
スと同等の効果を得られるデバイス構造を実現すること
は困難である。即ち、組成をステップ状に変化させる場
合にも、以下のような製膜上の難点がある。
では、デバイスの生産性を高く保ちつつ、組成傾斜ベー
スと同等の効果を得られるデバイス構造を実現すること
は困難である。即ち、組成をステップ状に変化させる場
合にも、以下のような製膜上の難点がある。
【００１０】（１）組成をステップ状に変化させる場
合、各組成条件について製膜条件を予め調べる必要があ
る。また一般に、装置の経時変化と共に製膜条件は変動
するため、定期的に製膜条件を調べ直すことが必要であ
る。ステップ数が多くなると、これらを実施するのに必
要な工数は大きくなり、デバイスの生産性を著しく低下
させる。
合、各組成条件について製膜条件を予め調べる必要があ
る。また一般に、装置の経時変化と共に製膜条件は変動
するため、定期的に製膜条件を調べ直すことが必要であ
る。ステップ数が多くなると、これらを実施するのに必
要な工数は大きくなり、デバイスの生産性を著しく低下
させる。
【００１１】（２）膜の成長速度と組成は、一定の成長
条件である程度厚い膜を作製し、その膜厚と成長時間、
組成を調べることにより決定する。これを成長条件を変
えながら調べることにより、各成長条件における組成と
成長速度を調べ、その結果に基づいて組成傾斜層を作製
する製膜条件フローを決定する。しかしながら実際に組
成傾斜層を作製する場合には、組成を切り替えるため
に、成長条件を一時的に変動させる事が必要である。こ
のような遷移状態では、一定の成長条件の下で求めた成
長速度や組成が、そのまま当てはまるとは限らない。具
体例を挙げると、例えば供給する原料ガスの流量により
組成と成長速度が同時に変化する場合、マスフローメー
タから製膜室までの配線長さの分だけ、ガス流量のモニ
タ値と反応室のガス流量の間にはタイムラグが発生し、
その分膜厚や組成に誤差が生じる。また、成長温度によ
り組成と成長速度が同時に変化する場合、設定温度と実
際の温度にタイムラグが生じ、膜厚や組成に誤差が生じ
る、或いは基板表面と基板内部の温度差のために反応の
状態が変化し、やはり膜厚や組成に誤差が生じる、或い
は基板の外周と内周で温度差が生じるためにウェハ面内
均一性が劣化する、などの問題が生じる。一般には基板
温度とガス流量を同時に制御することで所望の組成と成
長速度を得ることから、これらの要素が複合し、事態は
より複雑になる。組成をステップ状に変化させる領域の
合計の厚さを一定とした場合、組成ステップ数が多いほ
どこの遷移状態下で製膜する機会が増え、バッチ間やウ
ェハ間、ウェハ内のデバイス特性均一性を損なう原因に
なる。即ち生産性を低下させる原因となる。
条件である程度厚い膜を作製し、その膜厚と成長時間、
組成を調べることにより決定する。これを成長条件を変
えながら調べることにより、各成長条件における組成と
成長速度を調べ、その結果に基づいて組成傾斜層を作製
する製膜条件フローを決定する。しかしながら実際に組
成傾斜層を作製する場合には、組成を切り替えるため
に、成長条件を一時的に変動させる事が必要である。こ
のような遷移状態では、一定の成長条件の下で求めた成
長速度や組成が、そのまま当てはまるとは限らない。具
体例を挙げると、例えば供給する原料ガスの流量により
組成と成長速度が同時に変化する場合、マスフローメー
タから製膜室までの配線長さの分だけ、ガス流量のモニ
タ値と反応室のガス流量の間にはタイムラグが発生し、
その分膜厚や組成に誤差が生じる。また、成長温度によ
り組成と成長速度が同時に変化する場合、設定温度と実
際の温度にタイムラグが生じ、膜厚や組成に誤差が生じ
る、或いは基板表面と基板内部の温度差のために反応の
状態が変化し、やはり膜厚や組成に誤差が生じる、或い
は基板の外周と内周で温度差が生じるためにウェハ面内
均一性が劣化する、などの問題が生じる。一般には基板
温度とガス流量を同時に制御することで所望の組成と成
長速度を得ることから、これらの要素が複合し、事態は
より複雑になる。組成をステップ状に変化させる領域の
合計の厚さを一定とした場合、組成ステップ数が多いほ
どこの遷移状態下で製膜する機会が増え、バッチ間やウ
ェハ間、ウェハ内のデバイス特性均一性を損なう原因に
なる。即ち生産性を低下させる原因となる。
【００１２】（３）作製したデバイスの品質を検査する
一つの方法として、デバイス作製時にバッチ投入する数
枚から数十枚のウェハの中に、各組成条件について成長
速度と組成をモニタするためのウェハを入れる方法があ
る。これらのウェハは各々異なる一定の成長条件で製膜
し、その膜の組成と厚さを調べることで組成と成長速度
をモニタする。例えばステップ数を１０とした場合、モ
ニタ用のウェハが１０枚必要である。仮に所用ウェハ数
が３０枚であったとすると、一バッチは合計４０枚とな
る。なお典型的な一バッチの枚数もこの程度である。こ
の場合、装置能力としては４０枚処理できるところ、実
際には３０枚のウェハしか製品としては使えないことに
なり、従ってベース膜成長工程の生産性は最大でも装置
能力の７５％と、大きく低下することになる。
一つの方法として、デバイス作製時にバッチ投入する数
枚から数十枚のウェハの中に、各組成条件について成長
速度と組成をモニタするためのウェハを入れる方法があ
る。これらのウェハは各々異なる一定の成長条件で製膜
し、その膜の組成と厚さを調べることで組成と成長速度
をモニタする。例えばステップ数を１０とした場合、モ
ニタ用のウェハが１０枚必要である。仮に所用ウェハ数
が３０枚であったとすると、一バッチは合計４０枚とな
る。なお典型的な一バッチの枚数もこの程度である。こ
の場合、装置能力としては４０枚処理できるところ、実
際には３０枚のウェハしか製品としては使えないことに
なり、従ってベース膜成長工程の生産性は最大でも装置
能力の７５％と、大きく低下することになる。
【００１３】本発明は、上記事情に鑑みてなされたもの
であり、組成傾斜ベースを採用したデバイスと同等の高
い特性が得られ、かつ生産性の向上を図ったバイポーラ
トランジスタを提供することを目的とする。
であり、組成傾斜ベースを採用したデバイスと同等の高
い特性が得られ、かつ生産性の向上を図ったバイポーラ
トランジスタを提供することを目的とする。
【００１４】
【課題を解決するための手段】第１の発明は、ベースに
用いる半導体層の一部、もしくは全部の領域のバンドギ
ャップを、エミッタ層に用いる半導体層のバンドギャッ
プよりも狭くしたバイポーラトランジスタであって、ベ
ース領域のエミッタ側の端にエミッタよりもバンドギャ
ップが狭い第１の層を有し、かつベース領域内の、第１
の層のコレクタ側に隣接した部分に最もバンドギャップ
の狭い第２の層を有することを特徴とするバイポーラト
ランジスタである。
用いる半導体層の一部、もしくは全部の領域のバンドギ
ャップを、エミッタ層に用いる半導体層のバンドギャッ
プよりも狭くしたバイポーラトランジスタであって、ベ
ース領域のエミッタ側の端にエミッタよりもバンドギャ
ップが狭い第１の層を有し、かつベース領域内の、第１
の層のコレクタ側に隣接した部分に最もバンドギャップ
の狭い第２の層を有することを特徴とするバイポーラト
ランジスタである。
【００１５】第２の発明は、ベースに用いる半導体層の
一部、もしくは全部の領域のバンドギャップを、エミッ
タ層に用いる半導体層のバンドギャップよりも狭くした
バイポーラトランジスタであって、ベース領域のエミッ
タ側の端にエミッタよりもバンドギャップが狭い第１の
層を有し、かつベース領域内の、第１の層のコレクタ側
に隣接した部分に第１の層よりもバンドギャップの狭い
第２の層を有し、かつベース領域内の、第２の層のコレ
クタ側に隣接した部分に最もバンドギャップの狭い第３
の層を有することを特徴とするバイポーラトランジスタ
である。
一部、もしくは全部の領域のバンドギャップを、エミッ
タ層に用いる半導体層のバンドギャップよりも狭くした
バイポーラトランジスタであって、ベース領域のエミッ
タ側の端にエミッタよりもバンドギャップが狭い第１の
層を有し、かつベース領域内の、第１の層のコレクタ側
に隣接した部分に第１の層よりもバンドギャップの狭い
第２の層を有し、かつベース領域内の、第２の層のコレ
クタ側に隣接した部分に最もバンドギャップの狭い第３
の層を有することを特徴とするバイポーラトランジスタ
である。
【００１６】第３の発明は、ベースに用いる半導体層の
一部、もしくは全部の領域のバンドギャップを、エミッ
タ層に用いる半導体層のバンドギャップよりも狭くした
バイポーラトランジスタであって、ベース領域のエミッ
タ側の端にエミッタよりもバンドギャップが狭い第１の
層を有し、かつベース領域内の、第１の層のコレクタ側
に隣接した部分に第１の層よりもバンドギャップの狭い
第２の層を有し、かつベース領域内の、第２の層のコレ
クタ側に隣接した部分に第２の層よりもバンドギャップ
の狭い第３の層を有し、かつベース領域内の、第３の層
のコレクタ側に隣接した部分に最もバンドギャップの狭
い第４の層を有することを特徴とするバイポーラトラン
ジスタである。
一部、もしくは全部の領域のバンドギャップを、エミッ
タ層に用いる半導体層のバンドギャップよりも狭くした
バイポーラトランジスタであって、ベース領域のエミッ
タ側の端にエミッタよりもバンドギャップが狭い第１の
層を有し、かつベース領域内の、第１の層のコレクタ側
に隣接した部分に第１の層よりもバンドギャップの狭い
第２の層を有し、かつベース領域内の、第２の層のコレ
クタ側に隣接した部分に第２の層よりもバンドギャップ
の狭い第３の層を有し、かつベース領域内の、第３の層
のコレクタ側に隣接した部分に最もバンドギャップの狭
い第４の層を有することを特徴とするバイポーラトラン
ジスタである。
【００１７】第４の発明は、第１〜第３の何れかの発明
において、ベース領域のエミッタ端に、エミッタのベー
ス端と同じバンドギャップを有する領域を設けることを
特徴とするバイポーラトランジスタである。
において、ベース領域のエミッタ端に、エミッタのベー
ス端と同じバンドギャップを有する領域を設けることを
特徴とするバイポーラトランジスタである。
【００１８】第５の発明は、第４の発明において、ベー
ス領域のエミッタ端に設けた、エミッタのベース端と同
じバンドギャップを有する領域の厚みを１０ｎｍ以下と
することを特徴とするバイポーラトランジスタである。
ス領域のエミッタ端に設けた、エミッタのベース端と同
じバンドギャップを有する領域の厚みを１０ｎｍ以下と
することを特徴とするバイポーラトランジスタである。
【００１９】第６の発明は、第１〜第４の何れかの発明
において、ベース領域のうちのエミッタ端の第１の層の
一部が、エミッタ領域と同じ伝導型、もしくはアンドー
プになっていることを特徴とするバイポーラトランジス
タである。
において、ベース領域のうちのエミッタ端の第１の層の
一部が、エミッタ領域と同じ伝導型、もしくはアンドー
プになっていることを特徴とするバイポーラトランジス
タである。
【００２０】第７の発明は、第６の発明において、エミ
ッタ領域と同じ伝導型、もしくはアンドープになってい
る第１の層の厚さが、２０ｎｍ以下であることを特徴と
するバイポーラトランジスタである。
ッタ領域と同じ伝導型、もしくはアンドープになってい
る第１の層の厚さが、２０ｎｍ以下であることを特徴と
するバイポーラトランジスタである。
【００２１】第８の発明は、第１〜第７の何れかの発明
において、ベース材料としてｐ型のＳｉＧｅを、エミッ
タ材料としてｎ型のＳｉを用い、ベース中のＧｅ濃度を
変化させることでベース中のバンドギャップを変化させ
ることを特徴とするバイポーラトランジスタである。
において、ベース材料としてｐ型のＳｉＧｅを、エミッ
タ材料としてｎ型のＳｉを用い、ベース中のＧｅ濃度を
変化させることでベース中のバンドギャップを変化させ
ることを特徴とするバイポーラトランジスタである。
【００２２】第９の発明は、第１〜第７の何れかの発明
において、ベース材料としてｐ型のＳｉＧｅＣを、エミ
ッタ材料としてｎ型のＳｉを用い、ベース中のＧｅ濃度
とＣ濃度を変化させることでベース中のバンドギャップ
を変化させることを特徴とするバイポーラトランジスタ
である。
において、ベース材料としてｐ型のＳｉＧｅＣを、エミ
ッタ材料としてｎ型のＳｉを用い、ベース中のＧｅ濃度
とＣ濃度を変化させることでベース中のバンドギャップ
を変化させることを特徴とするバイポーラトランジスタ
である。
【００２３】第１０の発明は、第１〜第７の何れかの発
明において、ベース材料としてＩｎＧａＡｓを用い、ベ
ース中のＩｎ濃度を変化させることでベース中のバンド
ギャップを変化させることを特徴とするバイポーラトラ
ンジスタである。
明において、ベース材料としてＩｎＧａＡｓを用い、ベ
ース中のＩｎ濃度を変化させることでベース中のバンド
ギャップを変化させることを特徴とするバイポーラトラ
ンジスタである。
【００２４】第１１の発明は、第１〜第７の何れかの発
明において、ベース材料としてＡｌＧａＡｓを用い、ベ
ース中のＡｌ濃度を変化させることでベース中のバンド
ギャップを変化させることを特徴とするバイポーラトラ
ンジスタである。
明において、ベース材料としてＡｌＧａＡｓを用い、ベ
ース中のＡｌ濃度を変化させることでベース中のバンド
ギャップを変化させることを特徴とするバイポーラトラ
ンジスタである。
【００２５】
【発明の実施の形態】次に、添付図面を参照しながら本
発明のバイポーラトランジスタに係る実施の形態を詳細
に説明する。図１〜図１３を参照すると本発明のバイポ
ーラトランジスタに係る実施の形態が示されている。
発明のバイポーラトランジスタに係る実施の形態を詳細
に説明する。図１〜図１３を参照すると本発明のバイポ
ーラトランジスタに係る実施の形態が示されている。
【００２６】［第１の実施形態（請求項１及び８に係る
実施の形態）］まず、本発明に係る第１の実施形態につ
いて図１と図２を参照しながら説明する。図１には第１
の実施形態のデバイス構造の模式図が示されている。図
１に示されるように、エミッタ領域の材料はＳｉであ
る。ベースはＧｅ濃度の低い領域１とＧｅ濃度の高い領
域２からなる。領域１のバンドギャップはエミッタより
も狭く、領域２のバンドギャップは領域１よりも更に狭
い。
実施の形態）］まず、本発明に係る第１の実施形態につ
いて図１と図２を参照しながら説明する。図１には第１
の実施形態のデバイス構造の模式図が示されている。図
１に示されるように、エミッタ領域の材料はＳｉであ
る。ベースはＧｅ濃度の低い領域１とＧｅ濃度の高い領
域２からなる。領域１のバンドギャップはエミッタより
も狭く、領域２のバンドギャップは領域１よりも更に狭
い。
【００２７】この構造では、ベース層を作製するには２
種類のＧｅ濃度について製膜条件を把握すればよい。従
って従来技術に比較して、ベース膜成長工程の条件出し
の工数と、成長条件の経時変化を把握するための工数が
数分の一から十分の一程度に小さくなり、生産性が向上
する。
種類のＧｅ濃度について製膜条件を把握すればよい。従
って従来技術に比較して、ベース膜成長工程の条件出し
の工数と、成長条件の経時変化を把握するための工数が
数分の一から十分の一程度に小さくなり、生産性が向上
する。
【００２８】また、ベース層製膜時にＧｅ組成を切り替
える回数が１回で済むため、成長条件を一時的に変動さ
せる、遷移状態の影響を受けにくくなる。このため従来
技術に比較して、製膜条件の管理をより厳密に行えるよ
うになり、結果としてデバイスの均一性と分留りが向上
する。
える回数が１回で済むため、成長条件を一時的に変動さ
せる、遷移状態の影響を受けにくくなる。このため従来
技術に比較して、製膜条件の管理をより厳密に行えるよ
うになり、結果としてデバイスの均一性と分留りが向上
する。
【００２９】また、例えば図１５に示した従来技術によ
り作製した構造のＧｅステップ領域では、Ｇｅ濃度が一
定の各ステップ領域の厚さは薄い。これに対し図１に示
す本実施形態の構造では、Ｇｅステップ領域に相当する
領域１のＧｅ濃度は一定である。則ち本実施形態のデバ
イスの方が、Ｇｅ濃度を一定に保ったままより厚い膜を
製膜することになるので、製膜条件がより安定する。こ
のこともデバイスの均一性と分留りの向上に寄与する。
り作製した構造のＧｅステップ領域では、Ｇｅ濃度が一
定の各ステップ領域の厚さは薄い。これに対し図１に示
す本実施形態の構造では、Ｇｅステップ領域に相当する
領域１のＧｅ濃度は一定である。則ち本実施形態のデバ
イスの方が、Ｇｅ濃度を一定に保ったままより厚い膜を
製膜することになるので、製膜条件がより安定する。こ
のこともデバイスの均一性と分留りの向上に寄与する。
【００３０】また、Ｇｅステップ領域の、Ｇｅ濃度が一
定の領域の厚さが厚いことにより、膜を光学的に観測
し、その屈折率からＧｅ濃度と厚みを推定する手法を用
いることが出来る。この手法によれば、1 枚のサンプル
ウェハから各Ｇｅ濃度領域のＧｅ濃度と厚さを、非破壊
で、かつ迅速に知ることが出来る。従って、デバイス作
製時のバッチに入れる製膜条件モニタ用のウェハの枚数
を減らすことが出来るので、生産性が向上する。またＳ
ＩＭＳ等の破壊検査と異なり、製膜後直ちに製膜した膜
の品質を調べることが出来るため、製膜後の工程に見込
みで投入するリスクを回避することが出来る。則ち、万
一膜質に不備があった場合、即座にその後の工程を中止
できるため失敗コストが低減され、かつそのバックアッ
プとなるロットの投入を即座に決定できるため、膜質の
不備による生産の遅れを最小限に出来る。これらは全て
生産性の向上に繋がる。
定の領域の厚さが厚いことにより、膜を光学的に観測
し、その屈折率からＧｅ濃度と厚みを推定する手法を用
いることが出来る。この手法によれば、1 枚のサンプル
ウェハから各Ｇｅ濃度領域のＧｅ濃度と厚さを、非破壊
で、かつ迅速に知ることが出来る。従って、デバイス作
製時のバッチに入れる製膜条件モニタ用のウェハの枚数
を減らすことが出来るので、生産性が向上する。またＳ
ＩＭＳ等の破壊検査と異なり、製膜後直ちに製膜した膜
の品質を調べることが出来るため、製膜後の工程に見込
みで投入するリスクを回避することが出来る。則ち、万
一膜質に不備があった場合、即座にその後の工程を中止
できるため失敗コストが低減され、かつそのバックアッ
プとなるロットの投入を即座に決定できるため、膜質の
不備による生産の遅れを最小限に出来る。これらは全て
生産性の向上に繋がる。
【００３１】図１に示す構造のようにＧｅ組成のステッ
プ数を減らした場合、デバイス特性が劣化することが懸
念される。これについて、デバイスシミュレーションの
結果を図２に示す。横軸はＧｅステップの数、縦軸は遮
断周波数ｆＴと最高発振周波数ｆｍａｘのピーク値であ
る。Ｇｅステップ数が１というのは、図３に示す、ベー
ス内のＧｅ濃度が均一の構造である。Ｇｅステップ数が
２というのは、図１に示す本発明を用いた構造である。
またステップ数９に相当するところには、図２に示す理
想的な組成傾斜ベース構造の特性を示している。この図
３に示されたステップ数が１の時だけは、他の構造に比
較して高周波特性、則ちｆＴ、ｆｍａｘが劣化してい
る。これに対しステップ数２以上では、ｆＴ、ｆｍａｘ
はほぼ一定である。則ちステップ数を２にすることによ
り、理想的な組成傾斜ベースと同等のｆＴ、ｆｍａｘの
ピーク値を確保しつつ、前述のデバイス作製上の利点、
則ち均一性や分留り、生産性の改善というメリットが最
大限発揮される。
プ数を減らした場合、デバイス特性が劣化することが懸
念される。これについて、デバイスシミュレーションの
結果を図２に示す。横軸はＧｅステップの数、縦軸は遮
断周波数ｆＴと最高発振周波数ｆｍａｘのピーク値であ
る。Ｇｅステップ数が１というのは、図３に示す、ベー
ス内のＧｅ濃度が均一の構造である。Ｇｅステップ数が
２というのは、図１に示す本発明を用いた構造である。
またステップ数９に相当するところには、図２に示す理
想的な組成傾斜ベース構造の特性を示している。この図
３に示されたステップ数が１の時だけは、他の構造に比
較して高周波特性、則ちｆＴ、ｆｍａｘが劣化してい
る。これに対しステップ数２以上では、ｆＴ、ｆｍａｘ
はほぼ一定である。則ちステップ数を２にすることによ
り、理想的な組成傾斜ベースと同等のｆＴ、ｆｍａｘの
ピーク値を確保しつつ、前述のデバイス作製上の利点、
則ち均一性や分留り、生産性の改善というメリットが最
大限発揮される。
【００３２】［第２の実施形態（請求項２及び８に係る
実施の形態）］本発明に係る第２の実施形態の構成を図
４に示す。図４には、本実施形態のデバイス構造の模式
図が示されている。図４に示されるようにエミッタ領域
の材料はＳｉである。ベースはＧｅ濃度の低い領域３
と、領域３よりもＧｅ濃度の高い領域４、領域４よりも
Ｇｅ濃度の高い領域５からなる。則ち組成ステップ層の
数は３であり、領域３のバンドギャップはエミッタより
も狭く、領域４のバンドギャップは領域３よりも狭く、
領域５のバンドギャップは領域４よりも更に狭い。
実施の形態）］本発明に係る第２の実施形態の構成を図
４に示す。図４には、本実施形態のデバイス構造の模式
図が示されている。図４に示されるようにエミッタ領域
の材料はＳｉである。ベースはＧｅ濃度の低い領域３
と、領域３よりもＧｅ濃度の高い領域４、領域４よりも
Ｇｅ濃度の高い領域５からなる。則ち組成ステップ層の
数は３であり、領域３のバンドギャップはエミッタより
も狭く、領域４のバンドギャップは領域３よりも狭く、
領域５のバンドギャップは領域４よりも更に狭い。
【００３３】この組成ステップ層の数は、従来技術によ
り作製されたデバイスのそれの数分の一である。従って
従来構造に比較して、前述のデバイス作製上の利点、則
ち均一性や分留り、生産性の改善というメリットが得ら
れる。一方、デバイス特性のうち、ｆＴとｆｍａｘのピ
ーク値については、図２のところで述べた通り、ステッ
プ数が３である図４の構造は、理想的な組成傾斜ベース
のそれと同等の特性が得られる。
り作製されたデバイスのそれの数分の一である。従って
従来構造に比較して、前述のデバイス作製上の利点、則
ち均一性や分留り、生産性の改善というメリットが得ら
れる。一方、デバイス特性のうち、ｆＴとｆｍａｘのピ
ーク値については、図２のところで述べた通り、ステッ
プ数が３である図４の構造は、理想的な組成傾斜ベース
のそれと同等の特性が得られる。
【００３４】また、ｈＦＥ（エミッタ接地の場合の電流
増幅率）について、図５にデバイスシミュレーション結
果を示す。この図５に示されるように、ステップ数が２
の時は理想的な組成傾斜ベース構造の場合よりもｈＦＥ
が低くなり、ステップ数３以上では理想的な組成傾斜ベ
ース構造と同等の値が得られている。則ちステップ数を
３にすることにより、理想的な組成傾斜ベース構造と同
等のｆＴ、ｆｍａｘのピーク値とｈＦＥを確保しつつ、
前述のデバイス作製上の利点、則ち均一性や分留り、生
産性の改善というメリットが最大限発揮される。
増幅率）について、図５にデバイスシミュレーション結
果を示す。この図５に示されるように、ステップ数が２
の時は理想的な組成傾斜ベース構造の場合よりもｈＦＥ
が低くなり、ステップ数３以上では理想的な組成傾斜ベ
ース構造と同等の値が得られている。則ちステップ数を
３にすることにより、理想的な組成傾斜ベース構造と同
等のｆＴ、ｆｍａｘのピーク値とｈＦＥを確保しつつ、
前述のデバイス作製上の利点、則ち均一性や分留り、生
産性の改善というメリットが最大限発揮される。
【００３５】［第３の実施形態（請求項３及び８に係る
実施形態）］本発明に係る第３の実施形態の構成を図６
に示す。図６には、本実施形態のデバイス構造が模式的
に示されている。図６に示されるようにエミッタ領域の
材料はＳｉである。ベースはＧｅ濃度の低い領域６と、
領域６よりもＧｅ濃度の高い領域７、領域７よりもＧｅ
濃度の高い領域８、領域８よりもＧｅ濃度の高い領域９
からなる。則ち組成ステップ層の数は４である。
実施形態）］本発明に係る第３の実施形態の構成を図６
に示す。図６には、本実施形態のデバイス構造が模式的
に示されている。図６に示されるようにエミッタ領域の
材料はＳｉである。ベースはＧｅ濃度の低い領域６と、
領域６よりもＧｅ濃度の高い領域７、領域７よりもＧｅ
濃度の高い領域８、領域８よりもＧｅ濃度の高い領域９
からなる。則ち組成ステップ層の数は４である。
【００３６】この組成ステップ層の数は、従来技術によ
り作製されたデバイスのそれの数分の一である。従って
従来構造に比較して、前述のデバイス作製上の利点、則
ち均一性や分留り、生産性の改善というメリットが得ら
れる。一方、デバイス特性のうち、ｆＴとｆｍａｘのピ
ーク値については、図２のところで述べた通り、ステッ
プ数が４である図６の構造は、理想的な組成傾斜ベース
のそれと同等の特性が得られる。
り作製されたデバイスのそれの数分の一である。従って
従来構造に比較して、前述のデバイス作製上の利点、則
ち均一性や分留り、生産性の改善というメリットが得ら
れる。一方、デバイス特性のうち、ｆＴとｆｍａｘのピ
ーク値については、図２のところで述べた通り、ステッ
プ数が４である図６の構造は、理想的な組成傾斜ベース
のそれと同等の特性が得られる。
【００３７】また、ｈＦＥについては、図５のところで
述べた通り、ステップ数が４である図６の構造は、理想
的な組成傾斜ベース構造のそれと同等の特性が得られ
る。
述べた通り、ステップ数が４である図６の構造は、理想
的な組成傾斜ベース構造のそれと同等の特性が得られ
る。
【００３８】また、コレクタ電流密度をｆＴがピークに
なる時の電流密度の約１／１０である、１平方センチあ
たり１０，０００Ａに取った場合のｆＴとｆｍａｘにつ
いて、図７にデバイスシミュレーション結果を示す。図
７に示されるように、ステップ数が３以下の時は理想的
な組成傾斜ベース構造の場合よりもコレクタ電流密度を
低くしたときのｆＴ、ｆｍａｘが低くなり、ステップ数
４以上では理想的な組成傾斜ベース構造と同等の値が得
られている。このようなコレクタ電流密度を低くしたと
きの高周波特性は、回路の消費電流を削減する際には重
要な性能指数となる。また、コレクタ電流密度を低くし
たときのｆＴは、これが高いほど最小雑音指数が低くな
る。則ちステップ数を４にすることにより、理想的な組
成傾斜ベース構造と同等のｆＴ、ｆｍａｘのピーク値と
ｈＦＥ、コレクタ電流密度を小さくしたときのｆＴ、ｆ
ｍａｘを確保しつつ、前述のデバイス作製上の利点、則
ち均一性や分留り、生産性の改善というメリットが最大
限発揮される。
なる時の電流密度の約１／１０である、１平方センチあ
たり１０，０００Ａに取った場合のｆＴとｆｍａｘにつ
いて、図７にデバイスシミュレーション結果を示す。図
７に示されるように、ステップ数が３以下の時は理想的
な組成傾斜ベース構造の場合よりもコレクタ電流密度を
低くしたときのｆＴ、ｆｍａｘが低くなり、ステップ数
４以上では理想的な組成傾斜ベース構造と同等の値が得
られている。このようなコレクタ電流密度を低くしたと
きの高周波特性は、回路の消費電流を削減する際には重
要な性能指数となる。また、コレクタ電流密度を低くし
たときのｆＴは、これが高いほど最小雑音指数が低くな
る。則ちステップ数を４にすることにより、理想的な組
成傾斜ベース構造と同等のｆＴ、ｆｍａｘのピーク値と
ｈＦＥ、コレクタ電流密度を小さくしたときのｆＴ、ｆ
ｍａｘを確保しつつ、前述のデバイス作製上の利点、則
ち均一性や分留り、生産性の改善というメリットが最大
限発揮される。
【００３９】［第４の実施形態（請求項１、４、８に係
る実施の形態）］以上、図１、図４、図６に示した実施
形態の構造は、いずれもベースとエミッタの間のＰ−ｎ
接合位置が、ＳｉとＳｉＧｅのヘテロ界面に一致してい
る。しかしながら本発明の効果は、ベースエミッタ間の
ｐ−ｎ接合位置がＳｉとＳｉＧｅのヘテロ界面位置から
ずれても同様に得ることができる。
る実施の形態）］以上、図１、図４、図６に示した実施
形態の構造は、いずれもベースとエミッタの間のＰ−ｎ
接合位置が、ＳｉとＳｉＧｅのヘテロ界面に一致してい
る。しかしながら本発明の効果は、ベースエミッタ間の
ｐ−ｎ接合位置がＳｉとＳｉＧｅのヘテロ界面位置から
ずれても同様に得ることができる。
【００４０】図８に、ベースエミッタ間のｐ−ｎ接合位
置が、ＳｉとＳｉＧｅのヘテロ界面よりもエミッタ側に
ずれた構造を示す。この構造の特性は、図１に示す第１
の実施形態のデバイスの特性とほぼ同等であり、かつ従
来技術によるデバイスでは得られないデバイス作製上の
利点、則ち均一性や分留り、生産性の改善というメリッ
トが得られる。
置が、ＳｉとＳｉＧｅのヘテロ界面よりもエミッタ側に
ずれた構造を示す。この構造の特性は、図１に示す第１
の実施形態のデバイスの特性とほぼ同等であり、かつ従
来技術によるデバイスでは得られないデバイス作製上の
利点、則ち均一性や分留り、生産性の改善というメリッ
トが得られる。
【００４１】［第５の実施形態（請求項１、６、８に係
る実施の形態）］図９に、ベースエミッタ間のｐ−ｎ接
合位置が、ＳｉとＳｉＧｅのヘテロ界面よりもベース側
にずれた構造を示す。この構造の特性も図１に示す第１
の実施形態のデバイスの特性とほぼ同等であり、かつ従
来技術によるデバイスでは得られないデバイス作製上の
利点、則ち均一性や分留り、生産性の改善というメリッ
トが得られる。
る実施の形態）］図９に、ベースエミッタ間のｐ−ｎ接
合位置が、ＳｉとＳｉＧｅのヘテロ界面よりもベース側
にずれた構造を示す。この構造の特性も図１に示す第１
の実施形態のデバイスの特性とほぼ同等であり、かつ従
来技術によるデバイスでは得られないデバイス作製上の
利点、則ち均一性や分留り、生産性の改善というメリッ
トが得られる。
【００４２】上述した実施形態は、ＳｉＧｅをベースに
用いたトランジスタを例に説明してきたが、これ以外の
材料系を用い、ベースのバンドギャップをステップ状に
変化させたデバイスであっても同様の効果が得られる。
用いたトランジスタを例に説明してきたが、これ以外の
材料系を用い、ベースのバンドギャップをステップ状に
変化させたデバイスであっても同様の効果が得られる。
【００４３】［第６の実施形態（請求項２及び１１に係
る実施の形態）］図１０に、本発明に係る第６の実施形
態の構成を示す。図１０には、本実施形態のデバイス構
造が模式的に示されている。図１０に示されるように本
実施形態は、エミッタ領域１０の材料として、ｎ型Ａｌ
ＧａＡｓ、ベース領域１１〜１３の材料として、ｐ型Ａ
ｌＧａＡｓとｐ型ＧａＡｓ、コレクタ領域１４の材料と
して、ｎ型ＧａＡｓを用いている。ＡｌＧａＡｓ領域の
Ａｌ含有量はエミッタ領域１０で最も高く、領域１０に
隣接するベース領域１１がその次に含有量が高く、領域
１１に隣接する領域１２のＡｌ含有量はＡｌＧａＡｓ層
の中では最も低い。残りの、エミッタから最も遠いベー
ス領域１３の材料はＧａＡｓである。従ってバンドギャ
ップは、広い順に領域１０、１１、１２、１３となる。
る実施の形態）］図１０に、本発明に係る第６の実施形
態の構成を示す。図１０には、本実施形態のデバイス構
造が模式的に示されている。図１０に示されるように本
実施形態は、エミッタ領域１０の材料として、ｎ型Ａｌ
ＧａＡｓ、ベース領域１１〜１３の材料として、ｐ型Ａ
ｌＧａＡｓとｐ型ＧａＡｓ、コレクタ領域１４の材料と
して、ｎ型ＧａＡｓを用いている。ＡｌＧａＡｓ領域の
Ａｌ含有量はエミッタ領域１０で最も高く、領域１０に
隣接するベース領域１１がその次に含有量が高く、領域
１１に隣接する領域１２のＡｌ含有量はＡｌＧａＡｓ層
の中では最も低い。残りの、エミッタから最も遠いベー
ス領域１３の材料はＧａＡｓである。従ってバンドギャ
ップは、広い順に領域１０、１１、１２、１３となる。
【００４４】上述したように、この組成ステップ層の数
も、従来技術により作製されたデバイスのそれの数分の
一である。従って従来構造に比較して、前述のデバイス
作製上の利点、則ち均一性や分留り、生産性の改善とい
うメリットが得られる。一方、デバイス特性のうち、ｆ
Ｔとｆｍａｘのピーク値については、図２のところで述
べた通り、ステップ数が３である図１０の構造は、理想
的な組成傾斜ベースのそれと同等の特性が得られる。
も、従来技術により作製されたデバイスのそれの数分の
一である。従って従来構造に比較して、前述のデバイス
作製上の利点、則ち均一性や分留り、生産性の改善とい
うメリットが得られる。一方、デバイス特性のうち、ｆ
Ｔとｆｍａｘのピーク値については、図２のところで述
べた通り、ステップ数が３である図１０の構造は、理想
的な組成傾斜ベースのそれと同等の特性が得られる。
【００４５】また、ｈＦＥについては、図５のところで
述べた通り、ステップ数が３である図１０の構造は、理
想的な組成傾斜ベース構造のそれと同等の特性が得られ
る。
述べた通り、ステップ数が３である図１０の構造は、理
想的な組成傾斜ベース構造のそれと同等の特性が得られ
る。
【００４６】［第７の実施形態（請求項２と１０に係る
実施の形態）］図１１に、本発明に係る第７の実施形態
の構成を示す。図１１には、本実施形態のデバイス構造
が模式的に示されている。図１１に示されるように本実
施形態は、エミッタ領域１５の材料にｎ型ＩｎＧａＰ、
ベース領域１６の材料にｐ型ＧａＡｓとｐ型ＩｎＧａＡ
ｓ、コレクタ領域の材料にｎ型ＧａＡｓを用いている。
ＩｎＧａＡｓ領域のＩｎ含有量はコレクタに近い領域１
８で最も高く、領域１８に隣接するベース領域１７では
それよりも低い。従ってバンドギャップは、広い順に領
域１５、１６、１７、１８となる。
実施の形態）］図１１に、本発明に係る第７の実施形態
の構成を示す。図１１には、本実施形態のデバイス構造
が模式的に示されている。図１１に示されるように本実
施形態は、エミッタ領域１５の材料にｎ型ＩｎＧａＰ、
ベース領域１６の材料にｐ型ＧａＡｓとｐ型ＩｎＧａＡ
ｓ、コレクタ領域の材料にｎ型ＧａＡｓを用いている。
ＩｎＧａＡｓ領域のＩｎ含有量はコレクタに近い領域１
８で最も高く、領域１８に隣接するベース領域１７では
それよりも低い。従ってバンドギャップは、広い順に領
域１５、１６、１７、１８となる。
【００４７】上述したように、この組成ステップ層の数
も、従来技術により作製されたデバイスのそれの数分の
一である。従って従来構造に比較して、前述のデバイス
作製上の利点、則ち均一性や分留り、生産性の改善とい
うメリットが得られる。一方、デバイス特性のうち、ｆ
Ｔとｆｍａｘのピーク値については、図２のところで述
べた通り、ステップ数が２である図１１の構造は、理想
的な組成傾斜ベースのそれと同等の特性が得られる。
も、従来技術により作製されたデバイスのそれの数分の
一である。従って従来構造に比較して、前述のデバイス
作製上の利点、則ち均一性や分留り、生産性の改善とい
うメリットが得られる。一方、デバイス特性のうち、ｆ
Ｔとｆｍａｘのピーク値については、図２のところで述
べた通り、ステップ数が２である図１１の構造は、理想
的な組成傾斜ベースのそれと同等の特性が得られる。
【００４８】［第８の実施形態（請求項２及び１０に係
る実施の形態）］図１２に、本発明に係る第８の実施形
態の構成を示す。図１２には、本実施形態のデバイス構
造が模式的に示されている。図１２に示されるように本
実施形態は、エミッタ領域１５の材料として、ｎ型Ｇａ
Ａｓ、ベース領域２１〜２３の材料として、ｐ型ＩｎＧ
ａＡｓ、コレクタ領域の材料としてｎ型ＧａＡｓを用い
ている。である。ベース領域のＩｎ含有量はコレクタに
近い領域２３で最も、領域２３に隣接するベース領域２
１がそれに続き、エミッタに隣接する領域２１では最も
低い。従ってバンドギャップは、広い順に領域２０、２
１、２２、２３となる。
る実施の形態）］図１２に、本発明に係る第８の実施形
態の構成を示す。図１２には、本実施形態のデバイス構
造が模式的に示されている。図１２に示されるように本
実施形態は、エミッタ領域１５の材料として、ｎ型Ｇａ
Ａｓ、ベース領域２１〜２３の材料として、ｐ型ＩｎＧ
ａＡｓ、コレクタ領域の材料としてｎ型ＧａＡｓを用い
ている。である。ベース領域のＩｎ含有量はコレクタに
近い領域２３で最も、領域２３に隣接するベース領域２
１がそれに続き、エミッタに隣接する領域２１では最も
低い。従ってバンドギャップは、広い順に領域２０、２
１、２２、２３となる。
【００４９】この実施形態も組成ステップ層の数は、従
来技術により作製されたデバイスのそれの数分の一であ
る。従って従来構造に比較して、前述のデバイス作製上
の利点、則ち均一性や分留り、生産性の改善というメリ
ットが得られる。一方、デバイス特性のうち、ｆＴとｆ
ｍａｘのピーク値については、図２のところで述べた通
り、ステップ数が３である図１２の構造は、理想的な組
成傾斜ベースのそれと同等の特性が得られる。また、ｈ
ＦＥについては、図５のところで述べた通り、ステップ
数が３である図１２の構造は、理想的な組成傾斜ベース
構造のそれと同等の特性が得られる。
来技術により作製されたデバイスのそれの数分の一であ
る。従って従来構造に比較して、前述のデバイス作製上
の利点、則ち均一性や分留り、生産性の改善というメリ
ットが得られる。一方、デバイス特性のうち、ｆＴとｆ
ｍａｘのピーク値については、図２のところで述べた通
り、ステップ数が３である図１２の構造は、理想的な組
成傾斜ベースのそれと同等の特性が得られる。また、ｈ
ＦＥについては、図５のところで述べた通り、ステップ
数が３である図１２の構造は、理想的な組成傾斜ベース
構造のそれと同等の特性が得られる。
【００５０】［第９の実施形態（請求項２、４、５、８
に係る実施の形態）］図１３に、本発明に係る第９の実
施形態の構成を示す。図１３には、本実施形態のデバイ
ス構造が模式的に示されている。図１３に示されるよう
に本実施形態は、エミッタ領域の材料としてｎ型Ｓｉ、
ベース領域２５〜２９の材料としてｐ型Ｓｉとｐ型Ｓｉ
Ｇｅ、コレクタ領域の材料としてｎ型Ｓｉを用いてい
る。また、ｐ型Ｓｉ領域２５の幅は５nmである。ＳｉＧ
ｅ領域のＧｅ含有量はコレクタに隣接する領域２９で最
も高く、以下領域２８、領域２７、領域２６の順に含有
量が低くなる。従ってベースのうちエミッタに隣接する
領域２５のバンドギャップはエミッタのバンドギャップ
と同じで、かつ領域２６のバンドギャップは領域２５よ
りも狭く、かつ領域２７のバンドギャップは領域２６よ
りも狭く、かつ領域２８のバンドギャップは領域２７よ
りも狭く、かつ領域２９のバンドギャップは領域２８よ
りも狭い。
に係る実施の形態）］図１３に、本発明に係る第９の実
施形態の構成を示す。図１３には、本実施形態のデバイ
ス構造が模式的に示されている。図１３に示されるよう
に本実施形態は、エミッタ領域の材料としてｎ型Ｓｉ、
ベース領域２５〜２９の材料としてｐ型Ｓｉとｐ型Ｓｉ
Ｇｅ、コレクタ領域の材料としてｎ型Ｓｉを用いてい
る。また、ｐ型Ｓｉ領域２５の幅は５nmである。ＳｉＧ
ｅ領域のＧｅ含有量はコレクタに隣接する領域２９で最
も高く、以下領域２８、領域２７、領域２６の順に含有
量が低くなる。従ってベースのうちエミッタに隣接する
領域２５のバンドギャップはエミッタのバンドギャップ
と同じで、かつ領域２６のバンドギャップは領域２５よ
りも狭く、かつ領域２７のバンドギャップは領域２６よ
りも狭く、かつ領域２８のバンドギャップは領域２７よ
りも狭く、かつ領域２９のバンドギャップは領域２８よ
りも狭い。
【００５１】また、本実施形態は、図１３に示されるよ
うに、ベースエミッタ間のｐ−ｎ接合位置が、ＳｉとＳ
ｉＧｅのヘテロ界面よりもエミッタ側にずれた構造を取
る。この構造の特性は、図１に示す第１の実施形態のデ
バイスの特性とほぼ同等であり、かつ従来技術によるデ
バイスでは得られないデバイス作製上の利点、則ち均一
性や分留り、生産性の改善というメリットが得られる。
うに、ベースエミッタ間のｐ−ｎ接合位置が、ＳｉとＳ
ｉＧｅのヘテロ界面よりもエミッタ側にずれた構造を取
る。この構造の特性は、図１に示す第１の実施形態のデ
バイスの特性とほぼ同等であり、かつ従来技術によるデ
バイスでは得られないデバイス作製上の利点、則ち均一
性や分留り、生産性の改善というメリットが得られる。
【００５２】また、ステップ数を４にすることにより、
図７にて説明した理想的な組成傾斜ベース構造と同等の
ｆＴ、ｆｍａｘのピーク値とｈＦＥ、コレクタ電流密度
を小さくしたときのｆＴ、ｆｍａｘを確保しつつ、前述
のデバイス作製上の利点、則ち均一性や分留り、生産性
の改善というメリットが最大限発揮される。
図７にて説明した理想的な組成傾斜ベース構造と同等の
ｆＴ、ｆｍａｘのピーク値とｈＦＥ、コレクタ電流密度
を小さくしたときのｆＴ、ｆｍａｘを確保しつつ、前述
のデバイス作製上の利点、則ち均一性や分留り、生産性
の改善というメリットが最大限発揮される。
【００５３】なお、上述した実施形態は本発明の好適な
実施の形態である。但し、これに限定されるものではな
く、本発明の要旨を逸脱しない範囲内において種々変形
実施が可能である。
実施の形態である。但し、これに限定されるものではな
く、本発明の要旨を逸脱しない範囲内において種々変形
実施が可能である。
【００５４】
【発明の効果】以上の説明より明らかなように本発明
は、ベース層にバンドギャップがエミッタ領域よりも狭
い第１の層と、最もバンドギャップが狭い第２の層とを
設けたことを第１の特徴としている。このような構成を
取ることにより、理想的な組成傾斜のベース構造と同等
の遮断周波数、最高発振周波数のピーク値を保ちつつ、
デバイス作製上の利点、即ち、均一性や分留り、生産性
を改善させることができる。
は、ベース層にバンドギャップがエミッタ領域よりも狭
い第１の層と、最もバンドギャップが狭い第２の層とを
設けたことを第１の特徴としている。このような構成を
取ることにより、理想的な組成傾斜のベース構造と同等
の遮断周波数、最高発振周波数のピーク値を保ちつつ、
デバイス作製上の利点、即ち、均一性や分留り、生産性
を改善させることができる。
【００５５】また、ベース領域のエミッタ側の端にエミ
ッタよりもバンドギャップが狭い第１の層と、ベース領
域内の第１の層のコレクタ側に隣接した部分に第１の層
よりもバンドギャップの狭い第２の層と、ベース領域内
の第２の層のコレクタ側に隣接した部分に最もバンドギ
ャップの狭い第３の層とを設けたことを第２の特徴とし
ている。このような構成を取ることにより、理想的な組
成傾斜のベース構造と同等の遮断周波数、最高発振周波
数のピーク値と、エミッタ接地電流増幅率を確保しつ
つ、デバイス作製上の利点、即ち、均一性や分留り、生
産性を改善させることができる。
ッタよりもバンドギャップが狭い第１の層と、ベース領
域内の第１の層のコレクタ側に隣接した部分に第１の層
よりもバンドギャップの狭い第２の層と、ベース領域内
の第２の層のコレクタ側に隣接した部分に最もバンドギ
ャップの狭い第３の層とを設けたことを第２の特徴とし
ている。このような構成を取ることにより、理想的な組
成傾斜のベース構造と同等の遮断周波数、最高発振周波
数のピーク値と、エミッタ接地電流増幅率を確保しつ
つ、デバイス作製上の利点、即ち、均一性や分留り、生
産性を改善させることができる。
【００５６】また、ベース領域のエミッタ側の端にエミ
ッタよりもバンドギャップが狭い第１の層と、ベース領
域内の、第１の層のコレクタ側に隣接した部分に第１の
層よりもバンドギャップの狭い第２の層と、ベース領域
内の、第２の層のコレクタ側に隣接した部分に第２の層
よりもバンドギャップの狭い第３の層と、ベース領域内
の、第３の層のコレクタ側に隣接した部分に最もバンド
ギャップの狭い第４の層とを設けたことを第３の特徴と
している。このような構成を取ることにより理想的な組
成傾斜のベース構造と同等の遮断周波数、最高発振周波
数のピーク値と、エミッタ接地電流増幅率、コレクタ電
流密度を小さくしたときの遮断周波数、最高発振周波数
を確保しつつ、デバイス作製上の利点、即ち、均一性や
分留り、生産性を改善させることができる。
ッタよりもバンドギャップが狭い第１の層と、ベース領
域内の、第１の層のコレクタ側に隣接した部分に第１の
層よりもバンドギャップの狭い第２の層と、ベース領域
内の、第２の層のコレクタ側に隣接した部分に第２の層
よりもバンドギャップの狭い第３の層と、ベース領域内
の、第３の層のコレクタ側に隣接した部分に最もバンド
ギャップの狭い第４の層とを設けたことを第３の特徴と
している。このような構成を取ることにより理想的な組
成傾斜のベース構造と同等の遮断周波数、最高発振周波
数のピーク値と、エミッタ接地電流増幅率、コレクタ電
流密度を小さくしたときの遮断周波数、最高発振周波数
を確保しつつ、デバイス作製上の利点、即ち、均一性や
分留り、生産性を改善させることができる。
【００５７】また、第１〜第３の特徴を有するバイポー
ラトランジスタは、これらの層をベース領域に作製する
ために、多くとも４種類の不純物濃度についての作製条
件を把握すればよい。従って、従来技術と比較して、ベ
ース膜成長工程の条件出しの工数と、成長条件の経時変
化を把握するための工数を数分の一から十分の一程度に
することができ、生産性を向上させることができる。
ラトランジスタは、これらの層をベース領域に作製する
ために、多くとも４種類の不純物濃度についての作製条
件を把握すればよい。従って、従来技術と比較して、ベ
ース膜成長工程の条件出しの工数と、成長条件の経時変
化を把握するための工数を数分の一から十分の一程度に
することができ、生産性を向上させることができる。
【００５８】また、ベース層製膜時に不純物組成を切り
換える回数が少なくとも１回で済むため、成長条件を一
時的に変動させる遷移状態の影響を受けにくくなる。こ
のため、従来技術と比較して、製膜条件の管理をより厳
密に行うことが可能となり、デバイスの均一性と分留り
を向上させることができる。
換える回数が少なくとも１回で済むため、成長条件を一
時的に変動させる遷移状態の影響を受けにくくなる。こ
のため、従来技術と比較して、製膜条件の管理をより厳
密に行うことが可能となり、デバイスの均一性と分留り
を向上させることができる。
【００５９】また、不純物濃度を一定に保ったまま厚い
膜を製膜することになるので、製膜条件をより安定させ
ることができる。また、不純物濃度が一定の領域の厚さ
が厚いことにより、膜を光学的に観測し、その屈折率か
ら不純物濃度と厚みを推定する方法を用いることができ
る。従って、１枚のサンプルウェハから各不純物濃度領
域の不純物濃度と厚さを、非破壊で、かつ迅速に知るこ
とができる。また、デバイス作製時のバッチに入れる製
膜条件モニタ用のウェハの枚数を減らすことができるの
で、生産性を向上させることができる。また、ＳＩＭＳ
等の破壊検査と異なり、製膜後直ちに製膜した膜の品質
を調べることができるので、製膜後の工程に見込みで投
入するリスクを回避することができる。即ち、万が一膜
質に不備があった場合、即座にその後の製造工程を中止
することができるので、失敗によるコストを低減するこ
とができ、かつバックアップとなるロットの投入を即座
に決定できるため、膜質の不備による生産の遅れを最小
限に抑えることができる。
膜を製膜することになるので、製膜条件をより安定させ
ることができる。また、不純物濃度が一定の領域の厚さ
が厚いことにより、膜を光学的に観測し、その屈折率か
ら不純物濃度と厚みを推定する方法を用いることができ
る。従って、１枚のサンプルウェハから各不純物濃度領
域の不純物濃度と厚さを、非破壊で、かつ迅速に知るこ
とができる。また、デバイス作製時のバッチに入れる製
膜条件モニタ用のウェハの枚数を減らすことができるの
で、生産性を向上させることができる。また、ＳＩＭＳ
等の破壊検査と異なり、製膜後直ちに製膜した膜の品質
を調べることができるので、製膜後の工程に見込みで投
入するリスクを回避することができる。即ち、万が一膜
質に不備があった場合、即座にその後の製造工程を中止
することができるので、失敗によるコストを低減するこ
とができ、かつバックアップとなるロットの投入を即座
に決定できるため、膜質の不備による生産の遅れを最小
限に抑えることができる。
【図１】本発明に係る第１の実施形態のバイポーラトラ
ンジスタの構造を模式的に表す図である。
ンジスタの構造を模式的に表す図である。
【図２】Ｇｅのステップ数と遮断周波数ｆＴ，最高発振
周波数ｆｍａｘとの関係を表す図である。
周波数ｆｍａｘとの関係を表す図である。
【図３】ベース領域のＧｅ組成を一定にした、従来技術
によるバイポーラトランジスタの構造を表す図である。
によるバイポーラトランジスタの構造を表す図である。
【図４】本発明に係る第２の実施形態のバイポーラトラ
ンジスタの構造を模式的に表す図である。
ンジスタの構造を模式的に表す図である。
【図５】ステップ数とエミッタ接地電流増幅率との関係
を表す図である。
を表す図である。
【図６】本発明に係る第３の実施形態のバイポーラトラ
ンジスタの構造を模式的に表す図である。
ンジスタの構造を模式的に表す図である。
【図７】ステップ数と、コレクタ電流密度をｆＴがピー
クになるときの電流密度の約１／１０である、１平方セ
ンチ当たり１０，０００Ａに取った場合のｆＴとｆｍａ
ｘとの関係を表す図である。
クになるときの電流密度の約１／１０である、１平方セ
ンチ当たり１０，０００Ａに取った場合のｆＴとｆｍａ
ｘとの関係を表す図である。
【図８】本発明に係る第４の実施形態のバイポーラトラ
ンジスタの構造を模式的に表す図である。
ンジスタの構造を模式的に表す図である。
【図９】本発明に係る第５の実施形態のバイポーラトラ
ンジスタの構造を模式的に表す図である。
ンジスタの構造を模式的に表す図である。
【図１０】本発明に係る第６の実施形態のバイポーラト
ランジスタの構造を模式的に表す図である。
ランジスタの構造を模式的に表す図である。
【図１１】本発明に係る第７の実施形態のバイポーラト
ランジスタの構造を模式的に表す図である。
ランジスタの構造を模式的に表す図である。
【図１２】本発明に係る第８の実施形態のバイポーラト
ランジスタの構造を模式的に表す図である。
ランジスタの構造を模式的に表す図である。
【図１３】本発明に係る第９の実施形態のバイポーラト
ランジスタの構造を模式的に表す図である。
ランジスタの構造を模式的に表す図である。
【図１４】従来のバイポーラトランジスタの構造を模式
的に表す図である。
的に表す図である。
【図１５】従来のバイポーラトランジスタの構造を模式
的に表す図である。
的に表す図である。
１ ベース領域（Ｇｅ濃度の低い領域） ２ ベース領域（Ｇｅ濃度の高い領域） ３ ベース領域（Ｇｅ濃度の低い領域） ４ ベース領域（領域３よりもＧｅ濃度の高い領域） ５ ベース領域（領域４よりもＧｅ濃度の高い領域） ６ ベース領域（Ｇｅ濃度の低い領域） ７ ベース領域（領域６よりもＧｅ濃度の高い領域） ８ ベース領域（領域７よりもＧｅ濃度の高い領域） ９ ベース領域（領域８よりもＧｅ濃度の高い領域） １０ エミッタ領域（Ａｌ含有量が最も高い領域） １１ ベース領域（領域１０の次にＡｌ含有量が高い領
域） １２ ベース領域（領域１１の次にＡｌ含有量が高い領
域） １３ ベース領域（領域１２の次にＡｌ含有量が高い領
域） １４ コレクタ領域 １５ エミッタ領域 １６ ベース領域（Ｉｎ含有量が最も低い領域） １７ ベース領域（Ｉｎ含有量が領域１６の次に低い領
域） １８ ベース領域（Ｉｎ含有量が最も高い領域） １９ コレクタ領域 ２０ エミッタ領域 ２１ ベース領域（Ｉｎ含有量が最も低い領域） ２２ ベース領域（Ｉｎ含有量が領域２１の次に低い領
域） ２３ ベース領域（Ｉｎ含有量が最も高い領域） ２４ コレクタ領域 ２５ ベース領域 ２６ ベース領域 ２７ ベース領域（領域２６よりもＧｅ濃度が高い領
域） ２８ ベース領域（領域２７よりもＧｅ濃度が高い領
域） ２９ ベース領域（領域２８よりもＧｅ濃度が高い領
域）
域） １２ ベース領域（領域１１の次にＡｌ含有量が高い領
域） １３ ベース領域（領域１２の次にＡｌ含有量が高い領
域） １４ コレクタ領域 １５ エミッタ領域 １６ ベース領域（Ｉｎ含有量が最も低い領域） １７ ベース領域（Ｉｎ含有量が領域１６の次に低い領
域） １８ ベース領域（Ｉｎ含有量が最も高い領域） １９ コレクタ領域 ２０ エミッタ領域 ２１ ベース領域（Ｉｎ含有量が最も低い領域） ２２ ベース領域（Ｉｎ含有量が領域２１の次に低い領
域） ２３ ベース領域（Ｉｎ含有量が最も高い領域） ２４ コレクタ領域 ２５ ベース領域 ２６ ベース領域 ２７ ベース領域（領域２６よりもＧｅ濃度が高い領
域） ２８ ベース領域（領域２７よりもＧｅ濃度が高い領
域） ２９ ベース領域（領域２８よりもＧｅ濃度が高い領
域）
Claims (11)
- 【請求項１】 ベースに用いる半導体層の一部、もしく
は全部の領域のバンドギャップを、エミッタ層に用いる
半導体層のバンドギャップよりも狭くしたバイポーラト
ランジスタであって、 ベース領域のエミッタ側の端にエミッタよりもバンドギ
ャップが狭い第１の層を有し、かつベース領域内の、前
記第１の層のコレクタ側に隣接した部分に最もバンドギ
ャップが狭い第２の層を有することを特徴とするバイポ
ーラトランジスタ。 - 【請求項２】 ベースに用いる半導体層の一部、もしく
は全部の領域のバンドギャップを、エミッタ層に用いる
半導体層のバンドギャップよりも狭くしたバイポーラト
ランジスタであって、 ベース領域のエミッタ側の端にエミッタよりもバンドギ
ャップが狭い第１の層を有し、かつベース領域内の、前
記第１の層のコレクタ側に隣接した部分に前記第１の層
よりもバンドギャップの狭い第２の層を有し、かつベー
ス領域内の、前記第２の層のコレクタ側に隣接した部分
に最もバンドギャップの狭い第３の層を有することを特
徴とするバイポーラトランジスタ。 - 【請求項３】 ベースに用いる半導体層の一部、もしく
は全部の領域のバンドギャップを、エミッタ層に用いる
半導体層のバンドギャップよりも狭くしたバイポーラト
ランジスタであって、 ベース領域のエミッタ側の端にエミッタよりもバンドギ
ャップが狭い第１の層を有し、かつベース領域内の、前
記第１の層のコレクタ側に隣接した部分に前記第１の層
よりもバンドギャップの狭い第２の層を有し、かつベー
ス領域内の、前記第２の層のコレクタ側に隣接した部分
に前記第２の層よりもバンドギャップの狭い第３の層を
有し、かつベース領域内の、前記第３の層のコレクタ側
に隣接した部分に最もバンドギャップの狭い第４の層を
有することを特徴とするバイポーラトランジスタ。 - 【請求項４】 ベース領域のエミッタ端に、エミッタの
ベース端と同じバンドギャップを有する領域を設けるこ
とを特徴とする請求項１から３の何れか一項に記載のバ
イポーラトランジスタ。 - 【請求項５】 前記ベース領域のエミッタ端に設けた、
エミッタのベース端と同じバンドギャップを有する領域
の厚みを、１０ｎｍ以下とすることを特徴とする請求項
４記載のバイポーラトランジスタ。 - 【請求項６】 ベース領域のうちのエミッタ端にある前
記第１の層の一部が、エミッタ領域と同じ伝導型、もし
くはアンドープになっていることを特徴とする請求項１
から４の何れか一項に記載のバイポーラトランジスタ。 - 【請求項７】 前記エミッタ領域と同じ伝導型、もしく
はアンドープになっている前記第１の層の厚さが、２０
ｎｍ以下であることを特徴とする請求項６記載のバイポ
ーラトランジスタ。 - 【請求項８】 ベース材料としてｐ型のＳｉＧｅを、エ
ミッタ材料としてｎ型のＳｉを用い、ベース中のＧｅ濃
度を変化させることでベース中のバンドギャップを変化
させることを特徴とする請求項１から７の何れか一項に
記載のバイポーラトランジスタ。 - 【請求項９】 ベース材料としてｐ型のＳｉＧｅＣを、
エミッタ材料としてｎ型のＳｉを用い、ベース中のＧｅ
濃度とＣ濃度を変化させることでベース中のバンドギャ
ップを変化させることを特徴とする請求項１から７の何
れか一項に記載のバイポーラトランジスタ。 - 【請求項１０】 ベース材料としてＩｎＧａＡｓを用
い、ベース中のＩｎ濃度を変化させることでベース中の
バンドギャップを変化させることを特徴とする請求項１
から７の何れか一項に記載のバイポーラトランジスタ。 - 【請求項１１】 ベース材料としてＡｌＧａＡｓを用
い、ベース中のＡｌ濃度を変化させることでベース中の
バンドギャップを変化させることを特徴とする請求項１
から７の何れか一項に記載のバイポーラトランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001071174A JP2002270817A (ja) | 2001-03-13 | 2001-03-13 | バイポーラトランジスタ |
| PCT/JP2002/002342 WO2002075814A1 (fr) | 2001-03-13 | 2002-03-13 | Transistor bipolaire |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001071174A JP2002270817A (ja) | 2001-03-13 | 2001-03-13 | バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002270817A true JP2002270817A (ja) | 2002-09-20 |
Family
ID=18928935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001071174A Withdrawn JP2002270817A (ja) | 2001-03-13 | 2001-03-13 | バイポーラトランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2002270817A (ja) |
| WO (1) | WO2002075814A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003050880A1 (fr) * | 2001-12-11 | 2003-06-19 | Matsushita Electric Industrial Co., Ltd. | Transistor hetero-bipolaire |
| US6903387B2 (en) | 2002-12-26 | 2005-06-07 | Sony Corporation | Semiconductor device |
| US7084484B2 (en) | 2003-01-14 | 2006-08-01 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
| WO2015182592A1 (ja) * | 2014-05-26 | 2015-12-03 | 株式会社サイオクス | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
| WO2015182593A1 (ja) * | 2014-05-26 | 2015-12-03 | 株式会社サイオクス | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179507A (ja) * | 2003-02-26 | 2006-07-06 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| GB2421354A (en) * | 2004-12-15 | 2006-06-21 | X Fab Uk Ltd | Bipolar Transistor and Method of making such a transistor |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2569058B2 (ja) * | 1987-07-10 | 1997-01-08 | 株式会社日立製作所 | 半導体装置 |
| JPH02238631A (ja) * | 1989-03-10 | 1990-09-20 | Seiko Epson Corp | 半導体装置 |
| JPH03124033A (ja) * | 1989-10-09 | 1991-05-27 | Fujitsu Ltd | ヘテロ接合バイポーラ・トランジスタ |
| JP3074834B2 (ja) * | 1991-09-17 | 2000-08-07 | 日本電気株式会社 | シリコンヘテロ接合バイポーラトランジスタ |
| JP3658745B2 (ja) * | 1998-08-19 | 2005-06-08 | 株式会社ルネサステクノロジ | バイポーラトランジスタ |
| JP3546169B2 (ja) * | 2000-05-26 | 2004-07-21 | 三菱重工業株式会社 | 半導体装置及びその製造方法 |
-
2001
- 2001-03-13 JP JP2001071174A patent/JP2002270817A/ja not_active Withdrawn
-
2002
- 2002-03-13 WO PCT/JP2002/002342 patent/WO2002075814A1/ja active Application Filing
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003050880A1 (fr) * | 2001-12-11 | 2003-06-19 | Matsushita Electric Industrial Co., Ltd. | Transistor hetero-bipolaire |
| US6903387B2 (en) | 2002-12-26 | 2005-06-07 | Sony Corporation | Semiconductor device |
| US7084484B2 (en) | 2003-01-14 | 2006-08-01 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
| WO2015182592A1 (ja) * | 2014-05-26 | 2015-12-03 | 株式会社サイオクス | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
| WO2015182593A1 (ja) * | 2014-05-26 | 2015-12-03 | 株式会社サイオクス | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
| JP2015225883A (ja) * | 2014-05-26 | 2015-12-14 | 株式会社サイオクス | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
| JP2015225884A (ja) * | 2014-05-26 | 2015-12-14 | 株式会社サイオクス | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
| US9865715B2 (en) | 2014-05-26 | 2018-01-09 | Sumitomo Chemical Company, Limited | Epitaxial wafer for heterojunction bipolar transistor and heterojunction bipolar transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002075814A1 (fr) | 2002-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756615B2 (en) | Heterojunction bipolar transistor and its manufacturing method | |
| TWI394275B (zh) | 增強遷移率之ＳｉＧｅ異質接面雙極電晶體 | |
| US20080023725A1 (en) | Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer | |
| US5041882A (en) | Heterojunction bipolar transistor | |
| US6569693B2 (en) | Method for fabricating epitaxial substrate | |
| JP2002270817A (ja) | バイポーラトランジスタ | |
| JP2013120918A (ja) | 評価方法 | |
| JP2004071797A (ja) | 半導体結晶基板の評価方法 | |
| US5753545A (en) | Effective constant doping in a graded compositional alloy | |
| US20080237643A1 (en) | Transistor | |
| US7019340B2 (en) | Bipolar transistor device and method for fabricating the same | |
| US20040082191A1 (en) | Wide bandgap semiconductor device construction | |
| US20040115878A1 (en) | Method for manufacturing a silicon germanium based device with crystal defect prevention | |
| KR101082773B1 (ko) | 화합물 반도체 소자 및 그 제조 방법 | |
| US20130161617A1 (en) | Method for measuring impurity concentration profile, wafer used for same, and method for manufacturing semiconductor device using same | |
| US20090001422A1 (en) | Semiconductor apparatus and manufacturing method thereof | |
| JPH10303211A (ja) | 半導体装置及びキャリア濃度の測定方法 | |
| JPH05291277A (ja) | 半導体装置及びその製造方法 | |
| WO2010038462A1 (ja) | 半導体デバイス用基板、半導体デバイス装置、設計システム、製造方法、および設計方法 | |
| US6365478B1 (en) | Solid state electronic device fabrication using crystalline defect control | |
| CN106558510B (zh) | 多栅氧器件工艺监控方法、监控结构及其制造方法 | |
| Garcia et al. | Growth characteristics of hydride-free chemical beam epitaxy and application to GaInP/GaAs heterojunction bipolar transistors | |
| Sladek et al. | Influence of silicon doping on the SA-MOVPE of InAs nanowires | |
| Roedel et al. | The fabrication of Ga/sub 1-x/Al/sub x/As-GaAs heterojunction bipolar transistors for rapid material analysis | |
| JP3156279B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080513 |