JP2015225884A - ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ - Google Patents

ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ Download PDF

Info

Publication number
JP2015225884A
JP2015225884A JP2014108048A JP2014108048A JP2015225884A JP 2015225884 A JP2015225884 A JP 2015225884A JP 2014108048 A JP2014108048 A JP 2014108048A JP 2014108048 A JP2014108048 A JP 2014108048A JP 2015225884 A JP2015225884 A JP 2015225884A
Authority
JP
Japan
Prior art keywords
base layer
heterojunction bipolar
bipolar transistor
layer
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014108048A
Other languages
English (en)
Other versions
JP6254046B2 (ja
Inventor
藤生　真二郎
Shinjiro Fujio
真二郎 藤生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sciocs Co Ltd
Original Assignee
Sciocs Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sciocs Co Ltd filed Critical Sciocs Co Ltd
Priority to JP2014108048A priority Critical patent/JP6254046B2/ja
Priority to PCT/JP2015/065061 priority patent/WO2015182593A1/ja
Priority to US15/313,825 priority patent/US20170207329A1/en
Priority to TW104116831A priority patent/TW201603142A/zh
Publication of JP2015225884A publication Critical patent/JP2015225884A/ja
Application granted granted Critical
Publication of JP6254046B2 publication Critical patent/JP6254046B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Abstract

【課題】従来と比較してベース抵抗とターンオン電圧とを低減させることが可能なヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタを提供する。【解決手段】ＧａＡｓからなるコレクタ層１０３と、コレクタ層１０３上に形成されると共にＩｎＧａＡｓからなるベース層（第２のベース層１０５）と、第２のベース層１０５上に形成されると共にＩｎＧａＰからなるエミッタ層１０６と、を備えるヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００において、コレクタ層１０３と第２のベース層１０５との間にＧａＡｓからなるベース層（第１のベース層１０４）が挿入されているものである。【選択図】図１

Description

本発明は、半導体トランジスタ用エピタキシャルウェハ及び半導体トランジスタに係り、特に、ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタに関する。
ＩＩＩ−Ｖ族化合物半導体が使用されたヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor；ＨＢＴ）としては、電流利得や電流注入効率を向上させるために、ワイドバンドギャップ半導体であるＩｎＧａＰからなるエミッタ層を採用し、その他の層がＧａＡｓからなるＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタが広く利用されている。
このようなＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタでは、ＧａＡｓよりもバンドギャップが小さいＩｎＧａＡｓからなるベース層を採用することにより、ターンオン電圧を低下させることが可能となる（例えば、特許文献１，２を参照）。
特開２００３−２７３１１８号公報 特開２００５−１５０４８７号公報
前記の通り、ＧａＡｓからなるベース層に代えてＩｎＧａＡｓからなるベース層を採用することでターンオン電圧を低下させることができるが、この場合、ベース層を構成するＩｎＧａＡｓとその他の層（エミッタ層を除く）を構成するＧａＡｓとの格子定数が異なることになるため、ベース層の膜厚を増加させていくに連れて歪みの蓄積が増える。
そして、ベース層がある膜厚（以下、臨界膜厚という）を超えると、歪みの蓄積に耐えきれず、歪みを緩和させるために転位が発生し、転位の発生に伴って結晶性が悪化することにより、ターンオン電圧が増加してしまう。
そのため、ＧａＡｓからなるベース層と比較してＩｎＧａＡｓからなるベース層は、その膜厚を厚くすることができず、その結果、ベース抵抗が高くなる問題を抱えている。
ベース抵抗を下げる方法としては、ベース層のキャリア濃度を高くすることが考えられるが、キャリア濃度を高くすると、再結合電流が増加して電流利得が低下してしまうため、このような方法を採ることはできない。
そこで、本発明の目的は、従来と比較してベース抵抗とターンオン電圧とを低減させることが可能なヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタを提供することにある。
この目的を達成するために創案された本発明は、ＧａＡｓからなるコレクタ層と、ＩｎＧａＡｓからなるベース層と、ＩｎＧａＰからなるエミッタ層と、を備えるヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、ＧａＡｓからなるコレクタ層とＩｎＧａＡｓからなるベース層との間にＧａＡｓからなるベース層が挿入されているヘテロ接合バイポーラトランジスタ用エピタキシャルウェハである。
ＧａＡｓからなるベース層は、膜厚が２０ｎｍ以下であると良い。
ＩｎＧａＡｓからなるベース層は、膜厚が臨界膜厚以下であると良い。
ＩｎＧａＡｓからなるベース層は、Ｉｎ組成が０．１６以上０．２１以下であると良い。
また、本発明は、前記ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハを使用して作製されているヘテロ接合バイポーラトランジスタである。
本発明によれば、従来と比較してベース抵抗とターンオン電圧とを低減させることが可能なヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタを提供することができる。
本発明の実施の形態に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハの構造を示す模式図である。 本発明の実施の形態に係るヘテロ接合バイポーラトランジスタの構造を示す模式図である。 第２のベース層のＩｎ組成の好ましい範囲を規定するために作製したヘテロ接合バイポーラトランジスタ用エピタキシャルウェハの構造を示す模式図である。 第２のベース層のＩｎ組成を変化させたときのターンオン電圧の関係を示す図である。 第１のベース層の膜厚を変化させたときのターンオン電圧とベース抵抗の関係を示す図である。
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
図１に示すように、本発明の好適な実施の形態に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００は、半絶縁性ＧａＡｓからなる基板１０１と、基板１０１上に形成されると共にＧａＡｓからなるサブコレクタ層１０２と、サブコレクタ層１０２上に形成されると共にＧａＡｓからなるコレクタ層１０３と、コレクタ層１０３上に形成されると共にＧａＡｓからなる第１のベース層１０４と、第１のベース層１０４上に形成されると共にＩｎＧａＡｓからなる第２のベース層１０５と、第２のベース層１０５上に形成されると共にＩｎＧａＰからなるエミッタ層１０６と、エミッタ層１０６上に形成されると共にＧａＡｓからなるエミッタコンタクト層１０７と、エミッタコンタクト層１０７上に形成されると共にＩｎＧａＡｓからなる第１のノンアロイ層１０８と、第１のノンアロイ層１０８上に形成されると共にＩｎＧａＡｓからなる第２のノンアロイ層１０９と、を備えている。
つまり、ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００は、エミッタ層１０６がＩｎＧａＰからなると共にベース層（第２のベース層１０５）がＩｎＧａＡｓからなり、その他の層が主にＧａＡｓからなり、下層から上層に向けて順にエピタキシャル成長されてなる従来技術に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハが持つ課題を解決するために、第２のベース層１０５の下層、即ち、コレクタ層１０３と第２の第２のベース層１０５との間にＧａＡｓからなるベース層（第１のベース層１０４）が挿入されていることを特徴とする。
第１のベース層１０４は、その下層のコレクタ層１０３を構成するＧａＡｓと格子定数が同一であり、その膜厚を増加させても、歪みが蓄積され難く、殆ど転位が発生しないことから、第１のベース層１０４と第２のベース層１０５とからなる二層構造のベース層１１０が形成されていると考えた場合、第２のベース層１０５の下層に第１のベース層１０４を挿入することにより、第２のベース層１０５の採用により得られる効果、即ち、ターンオン電圧を低下させるという効果を得つつ、ベース層１１０の全体の膜厚を増加させることができ、ベース層１１０のベース抵抗を低下させるという効果をも得ることができる。
しかしながら、ベース層１１０のベース抵抗を低下させるために、第１のベース層１０４の膜厚を幾らでも増加させても良いというものでは無く、第１のベース層１０４の膜厚を２０ｎｍよりも厚くすると、今度はターンオン電圧が高くなってしまう。
これは、第１のベース層１０４の膜厚を２０ｎｍよりも厚くすると、これが少数キャリアである電子の拡散長よりも大きくなってしまい、電子が第１のベース層１０４と第２のベース層１０５との間に形成されるエネルギ障壁を越えることができなくなり、電流が減少してしまうことが原因であると考えられる。
そのため、第２のベース層１０５を採用することで得られるターンオン電圧を低下させる効果を維持しつつ、ベース抵抗をも低下させることができるように、第１のベース層１０４は、膜厚が２０ｎｍ以下であることが好ましい。
前記の通り、第２のベース層１０５が臨界膜厚を超えると、歪みの蓄積に耐えきれず、歪みを緩和させるために転位が発生し、転位の発生に伴って結晶性が悪化することにより、ターンオン電圧が高くなってしまうことから、転位の発生によるターンオン電圧の上昇を防止するために、第２のベース層１０５は、膜厚が臨界膜厚以下であることが好ましい。
また、第２のベース層１０５を構成するＩｎＧａＡｓのＩｎ組成を増加させていくに連れてターンオン電圧が低下していき、Ｉｎ組成が０．１８でターンオン電圧は最小となり、それ以上にＩｎ組成を増加させていくと、逆にターンオン電圧は上昇することから、ターンオン電圧を低く抑えることができる範囲として、第２のベース層１０５は、Ｉｎ組成が０．１６以上０．２１以下であることが好ましい。
以上の構成により、本実施の形態に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００によれば、従来と比較してベース抵抗とターンオン電圧とを低減させることが可能となる。
図２に示すように、ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００を使用して、サブコレクタ層１０２上にコレクタ電極２０１を形成し、第２のベース層１０５上にベース電極２０２を形成し、第２のノンアロイ層１０９上にエミッタ電極２０３を形成することにより、ヘテロ接合バイポーラトランジスタ２００が得られる。
このヘテロ接合バイポーラトランジスタ２００によれば、従来と比較してベース抵抗とターンオン電圧とを低減させることが可能となる。
以下、本発明における数値限定の根拠について説明する。
ここでは、エピタキシャル層がｎ型である場合には「ｎ」を付記し、ｐ型である場合には「ｐ」を付記する。また、相対的な不純物濃度が高い場合には「+」、低い場合には「-」と記載する。
本発明者は、有機金属気相成長（Metal Organic Vapor Phase Epitaxy；ＭＯＶＰＥ）法により、図３に示すように、半絶縁性ＧａＡｓからなる基板１０１上に、ｎ+−ＧａＡｓからなるサブコレクタ層１０２と、ｎ-−ＧａＡｓからなるコレクタ層１０３と、ｐ+−ＩｎxＧａ1-xＡｓからなる第２のベース層１０５と、ｎ-−ＩｎＧａＰからなるエミッタ層１０６と、ｎ+−ＧａＡｓからなるエミッタコンタクト層１０７と、ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓからなる第１のノンアロイ層１０８と、ｎ+−Ｉｎ0.5→0Ｇａ0→0.5Ａｓからなる第２のノンアロイ層１０９と、を順にエピタキシャル成長させて第１のベース層１０４を備えていないヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ３００を作製した。
このとき、サブコレクタ層１０２の膜厚を５００ｎｍとすると共にキャリア濃度を３×１０18ｃｍ-3とし、コレクタ層１０３の膜厚を５００ｎｍとすると共にキャリア濃度を１×１０16ｃｍ-3とし、第２のベース層１０５の膜厚を５０ｎｍとすると共にキャリア濃度を４×１０19ｃｍ-3とし、エミッタ層１０６の膜厚を３０ｎｍとすると共にキャリア濃度を３×１０17ｃｍ-3とし、エミッタコンタクト層１０７の膜厚を１００ｎｍとすると共にキャリア濃度を３×１０18ｃｍ-3とし、第１のノンアロイ層１０８の膜厚を４０ｎｍとすると共にキャリア濃度を２×１０19ｃｍ-3とし、第２のノンアロイ層１０９の膜厚を４０ｎｍとすると共にキャリア濃度を２×１０19ｃｍ-3とし、第２のベース層１０５のＩｎ組成ｘを０．１０，０．１２，０．１４，０．１６，０．１８，０．２０，０．２１，０．２２と変化させたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ３００をそれぞれ作製し、これらのヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ３００についてターンオン電圧を測定した。その結果を図４に示す。
図４から分かるように、第２のベース層１０５のＩｎ組成ｘを増加させていくに連れてターンオン電圧が低下していき、Ｉｎ組成ｘが０．１８でターンオン電圧は最小となり、それ以上にＩｎ組成を増加させていくと、逆にターンオン電圧は上昇する。
以上の結果から、本発明では、ターンオン電圧を１．０４Ｖ以下に抑えることができる範囲として、第２のベース層１０５のＩｎ組成ｘを０．１６以上０．２１以下に規定した。
次に、第２のベース層１０５の下層にｐ+−ＧａＡｓからなる第１のベース層１０４を挿入したヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００を作製した。
このとき、第１のベース層１０４のキャリア濃度を４×１０19ｃｍ-3とし、また先の結果から、第２のベース層１０５のＩｎ組成ｘを０．１８に固定した上で、第１のベース層１０４の膜厚を０ｎｍ，５ｎｍ，１０ｎｍ，１５ｎｍ，２０ｎｍ，２５ｎｍ，３０ｎｍと変化させたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００をそれぞれ作製し、これらのヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００についてターンオン電圧とベース抵抗を測定した。その結果を図５に示す。
図５から分かるように、第１のベース層１０４の膜厚を増加させていくに連れてベース抵抗が低下していくものの、ターンオン電圧は上昇していく。そして、第１のベース層１０４の膜厚が２０ｎｍを超えると、従来技術に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ３００と比較してターンオン電圧が大きくなってしまう。
以上の結果から、本発明では、第１のベース層１０４の膜厚を２０ｎｍ以下に規定した。特に、第１のベース層１０４の膜厚を２０ｎｍとすることにより、ターンオン電圧を低下させる効果を維持しつつ、ベース抵抗を約３０％も低下させることができる。
１００ ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
１０１ 基板
１０２ サブコレクタ層
１０３ コレクタ層
１０４ 第１のベース層
１０５ 第２のベース層
１０６ エミッタ層
１０７ エミッタコンタクト層
１０８ 第１のノンアロイ層
１０９ 第２のノンアロイ層
１１０ ベース層

Claims (5)

  1. ＧａＡｓからなるコレクタ層と、
    前記コレクタ層上に形成されると共にＩｎＧａＡｓからなるベース層と、
    前記ベース層上に形成されると共にＩｎＧａＰからなるエミッタ層と、
    を備えるヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、
    前記コレクタ層と前記ベース層との間にＧａＡｓからなるベース層が挿入されていることを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
  2. ＧａＡｓからなるベース層は、膜厚が２０ｎｍ以下である請求項１に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
  3. ＩｎＧａＡｓからなるベース層は、膜厚が臨界膜厚以下である請求項１又は２に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
  4. ＩｎＧａＡｓからなるベース層は、Ｉｎ組成が０．１６以上０．２１以下である請求項１から３の何れか一項に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
  5. 請求項１から４の何れか一項に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハを使用して作製されていることを特徴とするヘテロ接合バイポーラトランジスタ。
JP2014108048A 2014-05-26 2014-05-26 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ Active JP6254046B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014108048A JP6254046B2 (ja) 2014-05-26 2014-05-26 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
PCT/JP2015/065061 WO2015182593A1 (ja) 2014-05-26 2015-05-26 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
US15/313,825 US20170207329A1 (en) 2014-05-26 2015-05-26 Epitaxial wafer for heterojunction bipolar transistor and heterojunction bipolar transistor
TW104116831A TW201603142A (zh) 2014-05-26 2015-05-26 異質接合雙極性電晶體用磊晶晶圓及異質接合雙極性電晶體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014108048A JP6254046B2 (ja) 2014-05-26 2014-05-26 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ

Publications (2)

Publication Number Publication Date
JP2015225884A true JP2015225884A (ja) 2015-12-14
JP6254046B2 JP6254046B2 (ja) 2017-12-27

Family

ID=54698918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014108048A Active JP6254046B2 (ja) 2014-05-26 2014-05-26 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ

Country Status (4)

Country Link
US (1) US20170207329A1 (ja)
JP (1) JP6254046B2 (ja)
TW (1) TW201603142A (ja)
WO (1) WO2015182593A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256329B2 (en) * 2015-09-04 2019-04-09 Win Semiconductors Corp. Heterojunction bipolar transistor
JP7403201B2 (ja) * 2019-07-19 2023-12-22 信一郎 高谷 化合物半導体ヘテロ接合バイポーラトランジスタ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03138949A (ja) * 1989-10-24 1991-06-13 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
JPH05114603A (ja) * 1991-08-15 1993-05-07 Fujitsu Ltd バイポーラ型半導体装置
JP2002270817A (ja) * 2001-03-13 2002-09-20 Nec Corp バイポーラトランジスタ
JP2003309128A (ja) * 2002-04-18 2003-10-31 Nec Compound Semiconductor Devices Ltd ダブルヘテロ接合バイポーラ・トランジスタ
JP2004063639A (ja) * 2002-07-26 2004-02-26 Hitachi Cable Ltd ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びそれを用いて作製したヘテロ接合バイポーラトランジスタ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670653B1 (en) * 1999-07-30 2003-12-30 Hrl Laboratories, Llc InP collector InGaAsSb base DHBT device and method of forming same
US6692326B2 (en) * 2001-06-16 2004-02-17 Cld, Inc. Method of making organic electroluminescent display
US7019383B2 (en) * 2003-02-26 2006-03-28 Skyworks Solutions, Inc. Gallium arsenide HBT having increased performance and method for its fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03138949A (ja) * 1989-10-24 1991-06-13 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
JPH05114603A (ja) * 1991-08-15 1993-05-07 Fujitsu Ltd バイポーラ型半導体装置
JP2002270817A (ja) * 2001-03-13 2002-09-20 Nec Corp バイポーラトランジスタ
JP2003309128A (ja) * 2002-04-18 2003-10-31 Nec Compound Semiconductor Devices Ltd ダブルヘテロ接合バイポーラ・トランジスタ
JP2004063639A (ja) * 2002-07-26 2004-02-26 Hitachi Cable Ltd ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びそれを用いて作製したヘテロ接合バイポーラトランジスタ

Also Published As

Publication number Publication date
WO2015182593A1 (ja) 2015-12-03
JP6254046B2 (ja) 2017-12-27
US20170207329A1 (en) 2017-07-20
TW201603142A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
TWI552341B (zh) 具有阻隔層結構之異質接面雙極性電晶體
CN107611175B (zh) 异质结双极晶体管
JP6254046B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
JP2009016867A (ja) ｐｎ接合を有する薄膜結晶ウエハ及びその製造方法
JP2013219242A (ja) 半導体薄膜およびその製造方法
JP6200375B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
JP2013021024A (ja) トランジスタ素子
JP2007128989A (ja) ヘテロ接合バイポーラトランジスタ
JP3853341B2 (ja) バイポーラトランジスタ
JP2015095552A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ素子
JP6248897B2 (ja) 半導体装置の製造方法
WO2016098778A1 (ja) 半導体トランジスタ用エピタキシャルウェハ及び半導体トランジスタ
JP2021019089A5 (ja)
JP2007103925A (ja) 半導体装置及びその製造方法
JP2009094148A (ja) ヘテロ接合バイポーラトランジスタ
TWI495099B (zh) 具高電流增益之異質接面雙極電晶體結構及其製程方法
JP4158683B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
JP2005229074A (ja) バイポーラ型トランジスタ
JP6096569B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2015103784A (ja) 電界効果トランジスタ
JP5919161B2 (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ及びその製造方法
JP2012234893A (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウエハ
WO2016114260A1 (ja) Ｉｉｉ－ｖ族化合物半導体エピタキシャルウェハ及びその製造方法
WO2016152195A1 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
US20130341681A1 (en) Heterojunction bipolar transistor with improved current gain and a fabrication method thereof

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20151130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171129

R150 Certificate of patent or registration of utility model

Ref document number: 6254046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350