JP2013021024A - トランジスタ素子 - Google Patents

トランジスタ素子 Download PDF

Info

Publication number
JP2013021024A
JP2013021024A JP2011151108A JP2011151108A JP2013021024A JP 2013021024 A JP2013021024 A JP 2013021024A JP 2011151108 A JP2011151108 A JP 2011151108A JP 2011151108 A JP2011151108 A JP 2011151108A JP 2013021024 A JP2013021024 A JP 2013021024A
Authority
JP
Japan
Prior art keywords
layer
ingap
hbt
transistor
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011151108A
Other languages
English (en)
Inventor
Takeshi Meguro
健 目黒
Jiro Wada
次郎 和田
Yoshihiko Moriya
美彦 守谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2011151108A priority Critical patent/JP2013021024A/ja
Priority to US13/543,041 priority patent/US8664697B2/en
Publication of JP2013021024A publication Critical patent/JP2013021024A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

【課題】単体構造のＨＢＴデバイスと同等の信頼性を得る。
【解決手段】化合物半導体からなる、高電子移動度トランジスタ（ＨＥＭＴ）とヘテロバイポーラトランジスタ（ＨＢＴ）とを、同一基板上に重ねてエピタキシャル成長した多層構造のトランジスタ素子において、エピ層として内在するインジウムガリウムリン層（ＩｎＧａＰ）のバンドギャップエネルギを１．９１ｅＶ以上にすることを特徴とする。
【選択図】 図１

Description

本発明はトランジスタ素子に係り、特に化合物半導体からなる高周波素子用パワーアンプに好適なトランジスタ素子に関するものである。
高周波素子用のパワーアンプ（ＰＡ）に適用されるヘテロバイポーラトランジスタ（ＨＢＴ）は、低歪で超高速動作が可能であり、主に携帯電話、無線ＬＡＮなどの送信部に使われている。このＨＢＴに高電子移動度トランジスタ（ＨＥＭＴ）を付加した構造をＢｉＨＥＭＴという。ＢｉＨＥＭＴによりＨＢＴの周辺回路の一部を集積化１チップ化することが可能になる。ＢｉＨＥＭＴは、モジュールの小型化や伝送経路の短縮化が実現されることから、モジュールの特性向上を図れるなどの優位性がある。
ＢｉＨＥＭＴエピタキシャルウエハは化合物半導体基板上にＨＥＭＴ構造を積み、その上にＨＢＴ構造を積んで構成される。ＨＥＭＴ構造には高性能な高抵抗バッファ層が必要であり、この特性を確保する面から、一般的にＨＥＭＴ構造を下側（基板側）、ＨＢＴ構造を上側に配置する場合多い（特許文献１、２、３参照）。しかし、逆にＨＢＴ構造が下側でＨＥＭＴ構造が上側の場合も少ないながらも存在する（特許文献１参照）。ただし、この場合には、ＨＥＭＴ構造に要求される高抵抗バッファ層をかなり厚く成長させる必要があり、コスト面でのデメリットがある。
ＢｉＨＥＭＴ中のＨＥＭＴ及びＨＢＴの構造や材質は、基本的には従来からある単体品と同じであり、単にＨＥＭＴ単体品の上にＨＢＴ単体品が積層されているに過ぎない。ＨＥＭＴ構造とＨＢＴ構造を分離するためにもっぱら選択エッチングしやすいＩｎＧａＰ層や、やや選択性に劣るが容易に成長可能なアルミニウム砒素（ＡｌＡｓ）層が用いられている。積層されたＨＢＴとＨＥＭＴは、同一の場所で両方同時に使うことが出来ず、配線パターンや電極部などを除くと、どちらか一方のみが使われる排他的な使い方となる。
図５を用いてＢｉＨＥＭＴエピタキシャルウエハ１５の基本構造を説明する。ＨＥＭＴ構造１６は、化合物半導体基板１上に、電流リークを防止し歪を緩衝するためのバッファ層２を、電子を供給するキャリア供給層３、電子が走行する電子走行層（チャネル層）４、電子を供給するキャリア供給層５を、ショットキー電極と接し耐圧をとるためのショットキー層６を、更にその上に電極となる金属との接触抵抗を小さくするためにｎ型のキャリアを高濃度にドープしたコンタクト層７を順に積層したものである。この上にＨＥＭＴ部１６とＨＢＴ部１７を分離するための分離層（ＩｎＧａＰ又はＡｌＡｓ）８を積層する。
ＨＢＴ部１７は、分離層８上に、外部へ電流を取り出すためのサブコレクタ層９、電子を集めるコレクタ層１０、電子の流れを制御するベース層１１、電子を放射するエミッタ層１２、外部から電流を注入するためのエミッタコンタクト層１３を積層したものである。
このような薄膜多層構造は、有機金属気相成長法（ＭＯＶＰＥ ： Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ， ＭＯＣＶＤ ： Ｍｅｔａｌ
Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）や分子線成長法（ＭＢＥ ： Ｍｅｔａｌ Ｂｅａｍ Ｅｐｉｔａｘｙ）などの方法により形成することが出来る。
有機金属気相成長法は、固体或いは液状の有機金属原料をガス化して供給し、昇温した基板上で熱分解、化学反応させて、その上に薄膜結晶をエピタキシャル成長させる方法である。分子線成長法は、超真空中で結晶の構成元素をそれぞれ別々のルツボから蒸発させ、分子線の形で昇温させた基板上に供給し、その上に薄膜結晶をエピタキシャル成長させる方法である。ただし、ＭＢＥ法は、高真空が要求されることから、蒸気圧の高いリン系のエピタキシャル成長が苦手であり、ＢｉＨＥＭＴの場合、もっぱらＭＯＶＰＥ法で成長されている。これらの方法により、化合物半導体基板上に結晶成長させた薄膜多層構造のエピタキシャルウエハが完成し、パターン形成、エッチング、電極形成、保護膜形成やパッケージングなどの加工プロセスを経て、ＢｉＨＥＭＴを用いたデバイスが完成する。
プロセス後のＢｉＨＥＭＴデバイスの模式化した断面図を図６に示す。半絶縁性化合物半導体基板２０、ＨＥＭＴ部２１、ＨＢＴ部２２、ＨＥＭＴのソース電極２３、ゲート電極２４、ドレイン電極２５、ＨＢＴのエミッタ電極２６、ベース電極２７、コレクタ電極２８、絶縁エリア２９などから形成される。先に説明した通り、一般的なＢｉＨＥＭＴであれば、デバイスの下半分がＨＥＭＴ部２１となり、上半分がＨＢＴ部２２となる。また、一般的には、パワーアンプとなるＨＢＴ部２２の面積が多く、バイアス回路などの周辺回路に使用されるＨＥＭＴ部２１の面積は小さい。なお、絶縁エリア２９は、必要に応じて形成され、イオンを打ち込んで高抵抗にしたり、エッチングでトレンチを掘り込んだりして形成する方法がある。
特許第３４３９５７８号公報 特開２０１０−２６３０１８号公報 特開２００８−６０５５４号公報
前述のとおり、ＢｉＨＥＭＴデバイスは、従来のＨＥＭＴデバイスやＨＢＴデバイスを組み合わせて製作したモジュールに対して、モジュールの小型化や伝送ロス低減による電気特性の向上が期待されるが、次世代通信（ＬＴＥ、Ａ−ＬＴＥ）など要求特性の非常に厳しい信頼性試験において、従来の単体のＨＢＴデバイスと比較して、特性が劣化し易いという問題を抱えていた。
本発明の目的は、単体構造のＨＢＴデバイスと同等の信頼性を有するトランジスタ素子を提供することにある。
本発明の一実施の態様によれば、化合物半導体からなる、高電子移動度トランジスタ（ＨＥＭＴ）とヘテロバイポーラトランジスタ（ＨＢＴ）とを、同一基板上に重ねてエピタキシャル成長した多層構造のトランジスタ素子において、エピ層として内在するインジウムガリウムリン層（ＩｎＧａＰ）のバンドギャップエネルギを１．９１ｅＶ以上にすることを特徴とするトランジスタ素子が提供される。
前記エピ層として内在するＩｎＧａＰ層は、ＨＥＭＴとＨＢＴを分離するための分離層、ＨＢＴのエミッタ層、またはＨＥＭＴとＨＢＴを分離するための分離層及びＨＢＴのエミッタ層であることが好ましい。
前記化合物半導体なるものが、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＰ、ＩｎＡｌＧａＰのいずれか複数若しくは全てを含むことが好ましい。
上記化合物半導体のいずれかにドープされるｎ型不純物がＳｉ、Ｓｎ、Ｓ、Ｓｅ、Ｔｅの何れか若しくは複数を含むことが好ましい。
前記化合物半導体のいずれかにドープされるｐ型不純物がＣ（カーボン）であることが好ましい。
前記エピ層として内在するＩｎＧａＰ層とＧａＡｓ層との格子不整合度が、エックス線解析測定において±５００ｓ以内であることが好ましく、±２００ｓ以内であることがより好ましい。
本発明によれば、単体構造のＨＢＴデバイスと同等の信頼性を実現できる。
本発明の実施例１に係るトランジスタ素子のエピタキシャルウエハの構造図である。 本発明の実施例２に係るトランジスタ素子のエピタキシャルウエハの構造図である。 本発明の実施例３に係るトランジスタ素子のエピタキシャルウエハの構造図である。 本実施例及び比較例におけるＢｉＨＥＭＴを構成するＨＢＴ部の信頼性試験の比較結果を示す図である。 従来のトランジスタ素子のエピタキシャルウエハの基本構造図である。 従来のエピタキシャルウエハを用いて製作したトランジスタ素子の概略断面図である。
（発明の概要）
前述したように、ＢｉＨＥＭＴデバイスを構成するＨＢＴデバイスは、単体構造のＨＢＴデバイスより劣化し易いという問題があった。この原因としてＢｉＨＥＭＴに内在するＩｎＧａＰの特性に問題があることが分かった。ＩｎＧａＰの特性を改善する大きなポイントの一つとしては、ＩｎＧａＰ層を低温で成長させることである。
しかしながら一概に低温で成長するといっても、炉の構造やヒータの配置の違いやそれに伴う成長圧力などの諸条件の違いによって、実際に常用する成長条件にかなりの差異を生じるため、単純に温度で規定することが難しい。
ところで、半導体のバンドギャップエネルギは温度が上昇することで減少する傾向がある。そこで、発明者は、温度ではなく、ＩｎＧａＰのバンドギャップエネルギに着目して検討した。その結果、ＩｎＧａＰ層のバンドギャップエネルギを１．９１ｅＶ以上にすることが出来れば、前述の通り炉の構造やヒータの配置や成長圧力などの諸条件が異なっていても、分布などの影響は残るものの、一様にＢｉＨＥＭＴのＨＢＴ部の信頼性の向上を図れることを見出した。本発明は、上記知見に基づいてなされたものである。
本発明の一実施の態様では、化合物半導体からなる、高電子移動度トランジスタ（ＨＥＭＴ）とヘテロバイポーラトランジスタ（ＨＢＴ）とを、同一基板上に重ねてエピタキシャル成長した多層構造のトランジスタ素子において、エピ層として内在するインジウムガリウムリン層（ＩｎＧａＰ）のバンドギャップエネルギを１．９１ｅＶ以上にすることを特徴としている。エピ層に内在するＩｎＧａＰ層のバンドギャップエネルギを１．９１ｅ
Ｖ以上とすることで、低温でＩｎＧａＰ層を成長させることになるので、トランジスタ素子中のＨＢＴの信頼性が向上する。
実施の態様によっては、バンドギャップエネルギを１．９１ｅＶ以上とするＩｎＧａＰ層は分離層であることも、エミッタ層であることも、あるいは分離層及びエミッタ層であることもある。これらはＨＢＴの信頼性向上において高い効果が得られる組合せである。
また、実施の態様によっては、上記化合物半導体なるものが、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＰ、ＩｎＡｌＧａＰのいずれか複数若しくは全てを含んでいることもある。これはＨＢＴの信頼性向上において高い効果の得られる化合物半導体の組み合わせである。ＩｎＰ系でも実施の形態の考えに則れば、同様の効果を得られる組み合わせがあると考えているが、成長が難しい。
（第１の実施の形態）
図１に示す第１の実施の形態のトランジスタ素子用エピタキシャルウエハでは、エピ層として内在するＩｎＧａＰ層は分離層である。
図１に示すように、トランジスタ素子用エピタキシャルウエハ５０は、ＧａＡｓからなる半絶縁性基板３１上に、ＨＥＭＴ構造５１が形成され、そのＨＥＭＴ構造５１上に、Ｉｎ（１−ｙ）ＧａｙＰ層（０＜ｙ＜１）からなる分離層４０を介して、ＨＢＴ構造５２が形成されたＢｉＨＥＭＴ構造を有するものである。
ＨＥＭＴ構造５１は、２層のバッファ層となるＧａＡｓ層３２ａ、ＡｌＧａＡｓ層３２ｂ、キャリア供給層３３となるｎ型ＡｌｘＧａ（１−ｘ）Ａｓ層（０＜ｘ＜１）、スペーサ層３４となるＡｌｘＧａ（１−ｘ）Ａｓ層（０＜ｘ＜１）、チャネル層３５となるＩｎｘＧａ（１−ｘ）Ａｓ層（０＜ｘ＜１）、スペーサ層３６となるＡｌｘＧａ（１−ｘ）Ａｓ層（０＜ｘ＜１）、キャリア供給層３７となるｎ型ＩｎｘＧａ（１−ｘ）Ａｓ層（０＜ｘ＜１）、ショットキー層３８となるＡｌｘＧａ（１−ｘ）Ａｓ層（０＜ｘ＜１）、コンタクト層３９となるｎ型ＧａＡｓ層を順に積層することにより形成される。
ＨＢＴ構造５２は、サブコレクタ層４１となるｎ型ＧａＡｓ層、コレクタ層４２となるｎ型ＧａＡｓ層、ベース層４３となるｐ型ＧａＡｓ層、エミッタ層４４となるｎ型ＩｎＧａＰ層、エミッタコンタクト層４５となるｎ型ＧａＡｓ層、ノンアロイコンタクト層４６となるｎ型ＩｎｘＧａ（１−ｘ）Ａｓ層（０＜ｘ＜１）を順に積層することにより形成される。
ＨＥＭＴ構造５１とＨＢＴ構造５２とを分離するＩｎ（１−ｙ）ＧａｙＰ層（０＜ｙ＜１）からなる分離層４０は、バンドギャップエネルギを１．９１ｅＶ以上とした構造である。上記分離層４０は、ＨＢＴ構造５２を分離層４０まで選択的にエッチングすることを可能とするストッパ層でもある。
ＧａＡｓ層上に形成されたＩｎ（１−ｙ）ＧａｙＰは、そのバンドギャップエネルギがＧａ組成ｙに依存して変化する。Ｇａ組成ｙが約０．５１５で約１．９１ｅＶとなる。Ｇａ組成ｙが０．５１５より大きくなると１．９１ｅＶより大きくなる。一方、Ｇａ組成ｙが０．５１５より小さくなると１．９１ｅＶより小さくなる。
したがって、Ｉｎ（１−ｙ）ＧａｙＰのバンドギャップエネルギを１．９１ｅＶ以上にするには、Ｇａ組成ｙを０．５１５より大きくするとよい。バンドギャップエネルギは温度が上昇することで減少する傾向があるので、温度を下げることにより、バンドギャップエネルギを増加させることができる。
ＢｉＨＥＭＴに内在するＩｎＧａＰ層のバンドギャップエネルギを１．９１ｅＶ以上とすることでＢｉＨＥＭＴ中のＨＢＴの信頼性が向上する。この理由としては、色々と考えられるが、大きなポイントの一つとしては、低温でＩｎＧａＰを成長させることである。
ＩｎＧａＰを低温成長する効果としては、（ａ）ＩｎＧａＰ／ＧａＡｓ界面の遷移層低減、（ｂ）ＩｎＧａＰ中への不純物取り込みの低減、（ｃ）エミッタ層にＩｎＧａＰを用いた場合、価電子帯のバンドギャップエネルギ差（ΔＥｖ）大によりベース電流制限による発熱の抑制などが挙げられる。以下各効果について詳述する。
（ａ）ＩｎＧａＰ／ＧａＡｓ界面の遷移層は、その層が存在するとデバイスにおいて抵抗成分になったり、欠陥を多く含むので再結合を起こし易くなったりして、発熱などにより信頼性を低下させてしまう。また、エッチングプロセスにおいて、遷移層は中途半端に残るため、電極直下での抵抗成分の増加や表面電流の増加を引き起こし、同様に信頼性を低下させてしまう。したがって、ＩｎＧａＰ／ＧａＡｓ界面の遷移層が低減することにより、ＨＢＴの信頼性が向上する。
（ｂ）ＩｎＧａＰ中への不純物の取り込みについては、主に砒素（Ａｓ）を考えており、これにより深い順位の形成や組成シフトによる格子歪を生じさせ、再結合電流の増大を生じさせ、信頼性の低下を引き起こしてしまう。したがって、ＩｎＧａＰ中への不純物取り込みが低減することにより、ＨＢＴの信頼性が向上する。
（ｃ）ΔＥｖ大におるベース電流制限は、物質にもよるがＩｎＧａＰの場合、ディスオーダー化によりバンドギャップが広がると、ＧａＡｓとのヘテロ界面においてΔＥｖが大きくなる方向になるので、この場合には、ＨＢＴのエミッタ層にこのＩｎＧａＰを用いれば、ベース電流がより制限される方向になるので、トータルの電流（主にＩｅ）を減らせるので、発熱を抑制する方向へ働き、信頼性の向上へ寄与できる。したがって、ΔＥｖ大によりベース電流制限による発熱が抑制されることにより、ＨＢＴの信頼性が向上する。
したがって、上記（ａ）および（ｂ）から、ＩｎＧａＰのバンドギャップエネルギを１．９１ｅＶ以上にすることにより、ＨＢＴの信頼性を向上する場所の一つが本実施の形態で採用した分離層４０であると言える。上記場所を分離層４０及びエミッタ層４４とすると、一番高い効果の得られる組み合わせとなる。
また、実施の形態によっては、ＩｎＧａＰ／ＧａＡｓの格子不整合度を規定することが好ましい。ＩｎＧａＰはバンドギャップエネルギが大きくなるとＧａＡｓ（コンタクト層３９）との格子不整合度が大きくなる。格子不整合度が大きくなると、たとえＩｎＧａＰのバンドギャップエネルギを１．９１ｅＶ以上に出来たとしても、結晶の歪により、抵抗成分が生じたり、欠陥の発生による再結合電流の増大が起きたりして信頼性へ影響を与えるため、実施の形態の効果が得られなくなる。エックス線解析測定において、ＧａＡｓとの格子不整合度は、最低でも±５００ｓ以内とする必要があり、±２００ｓ以内であれば十分に本実施の形態の効果を得ることが出来る。ここでｓは角度の単位としての秒である。
エピ層へのｎ型不純物としてはシリコン（Ｓｉ）、スズ（Ｓｎ）、イオウ（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）の何れか若しくは複数を含んでいてもよい。本実施の形態では、基本的にｎ型ドーパントの種類にあまり依存しないと考えているが、ここで掲げた種類は、少なくとも検証できている。
また、エピ層へのｐ型不純物としてはカーボンがよい。ｐ型のドーパントにカーボンを
用いると本実施の形態の効果が高いといえる。一例としては、ＨＢＴのｐ型ベース層へのドーピングがこれに該当するが、カーボン以外のドーパント、例えば亜鉛などを用いると、亜鉛自体が熱拡散や電界による異常拡散を引き起こし、本実施の形態の効果がマスクされてしまう。
本実施の形態によれば、以下に挙げる一つ又はそれ以上の効果を有する。
（１）ＢｉＨＥＭＴに内在するＩｎＧａＰ層のバンドギャップエネルギを１．９１ｅＶ以上とすることでＢｉＨＥＭＴ中のＨＢＴの信頼性が向上し、単体構造のＨＢＴエピタキシャルウエハと同等の特性を発揮できる。
（２）特に、ＢｉＨＥＭＴ中のＨＥＭＴとＨＢＴの分離層にバンドギャップエネルギ１．９１ｅＶ以上のＩｎＧａＰ層を用いると、既述した（ａ）および（ｂ）の理由から、ＨＢＴの信頼性向上に大きな効果を得られる。
（３）ＢｉＨＥＭＴを構成する化合物半導体なるものが、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＰ、ＩｎＡｌＧａＰのいずれか複数若しくは全てを含む組合せであると、一番高い効果が得られる。
（４）エピ層として内在するＩｎＧａＰ層とＧａＡｓ層の格子不整合度が、エックス線解析測定において±５００ｓ以内、好ましくは±２００ｓ以内であると、信頼性へ影響が少ないため、本実施の形態の効果が十分に得られる。
（５）本実施の形態のＢｉＨＥＭＴエピタキシャルウエハは、信頼性試験において単体構造のＨＢＴエピタキシャルウエハと同等の特性を発揮できるので、小型化と高信頼性を両立した次世代通信用のパワーアンプ用のエピタキシャルウエハを提供することが可能である。したがって、本実施の形態のＢｉＨＥＭＴデバイスにおいても、単体構造のＨＢＴデバイスと同等の特性を発揮できるので、小型化と高信頼性を両立した次世代通信用のパワーアンプを提供することが可能である。
（第２の実施の形態）
図２に示す第２の本実施の形態のトランジスタ素子用エピタキシャルウエハでは、エピ層として内在するＩｎＧａＰ層はエミッタ層である。エミッタ層４８をバンドギャップエネルギが１．９１ｅＶ以上のＩｎ（１−ｙ）ＧａｙＰ層（０＜ｙ＜１）で構成し、分離層４７は従来例と同様に１．９１ｅＶ未満のＩｎＧａＰ層で構成している。このように、ＢｉＨＥＭＴ中のＨＢＴのエミッタ層４８に１．９１ｅＶ以上のＩｎＧａＰ層を用いても、既述したｃ）の効果により、第１の実施の形態と同様に高い効果を得ることができる。
（第３の実施の形態）
図３に示す第３の実施の形態のトランジスタ素子用エピタキシャルウエハでは、エピ層として内在するＩｎＧａＰ層は分離層及びエミッタ層である。分離層４０のみならず、エミッタ層４８もバンドギャップエネルギが１．９１ｅＶ以上のＩｎ（１−ｙ）ＧａｙＰ層（０＜ｙ＜１）で構成している。その他の構成は第１の実施の形態と同じである。このように、ＢｉＨＥＭＴ中のＨＥＭＴとＨＢＴの分離層４０及びＨＢＴのエミッタ層４８にバンドギャップエネルギ１．９１ｅＶ以上のＩｎＧａＰ層を用いると、既述したａ）〜ｃ）の理由から、第１の実施の形態よりもさらに大きな効果を得ることができる。
（変形例）
本発明は以上説明した実施例の限定されるものではなく、多くの変形が本発明の技術的思想内で当分野において通常に知識を有する者により可能である。
実施の形態では、ＩｎＧａＰ層をＢｉＨＥＭＴ中のＨＢＴとＨＥＭＴの分離層４０や、ＨＢＴのＩｎＧａＰエミッタ層４８に適用した場合について記載したが、この他の層に適用しても、前述の層ほどではない場合もあるが、同様な効果が得られる。例えば、基板３１とエピ部を分離するための層、ＨＥＭＴ部のゲート出し選択エッチングやＨＢＴのコレクタ出し選択エッチングに用いるエピ層などに本発明のＩｎＧａＰ層を適用した場合が該当する。
また、実施の形態では、ＨＥＭＴ部の構造に、チャネル層（電子走行層）３５をキャリア供給層３３、３７で挟んだダブルドーピング構造を採用しているが、キャリア供給層が１つしかない、すなわちシングルドープ構造に替えても同様な効果を得られる。
また、本実施の形態では、ＨＥＭＴ部のキャリア供給層に、ドーピング層に厚みを持たせた一般的なエピ構造を採用しているが、故意にドーピング層に厚みを持たせないプレーナドーピング的な層を用いても、同様な効果を得られる。
また、本実施の形態では、ＨＥＭＴ部のバッファ層３２をＧａＡｓ単層としているが、もっと高度な構造、例えばＡｌｘＧａ（１−ｘ）Ａｓ（０＜ｘ＜１）／ＧａＡｓを周期的に積層するようなスーパーラティス構造や、単層または多層のＡｌｘＧａ（１−ｘ）Ａｓ（０＜ｘ＜１）を含むバッファ構造において、層の一部または全部に酸素をドーピングした特殊なバッファ構造などでも、同様な効果を得られる。
（実施例１）
図１に示すトランジスタ素子用エピタキシャルウエハを製作した。その製作方法では、先ず、半絶縁性基板３１上に、ＨＥＭＴ構造５１を形成するために、III族原料ガス、Ｖ
族原料ガス、ドーパント原料ガスなどを供給し、ＭＯＶＰＥ成長法により、ＧａＡｓバッファ層３２ａを５００ｎｍ、ＡｌＧａＡｓバッファ層３２ｂを５０ｎｍ、Ｓｉでｎ型にドーピングしたＡｌｘＧａ（１−ｘ）Ａｓ（ｘ＝０．３）キャリア供給層３３を３０ｎｍ、ＡｌｘＧａ（１−ｘ）Ａｓ（ｘ＝０．３）スペーサ層３４を１０ｎｍ、ＩｎｘＧａ１−ｘＡｓ（ｘ＝０．１８）チャネル層３５を１５ｎｍ、ＡｌｘＧａ（１−ｘ）Ａｓ（ｘ＝０．３）スペーサ層３６を１０ｎｍ、Ｓｉでｎ型にドーピングしたＡｌｘＧａ（１−ｘ）Ａｓ（ｘ＝０．４８）キャリア供給層３７を３０ｎｍ、ＡｌｘＧａ（１−ｘ）Ａｓ（ｘ＝０．３）ショットキー層３８を３０ｎｍ、Ｓｉでｎ型にドーピングしたＧａＡｓコンタクト層３９を６００ｎｍ、順番にエピタキシャル成長した。ＨＥＭＴ構造５１の各層を成長させる際は、成長温度を５８０℃以上７５０℃以下とした。また、成長圧力を６６６６Ｐａ（５０ｔｏｒｒ）、Ｖ／ＩＩＩ比を１０以上３００以下とした。
本実施例では、ＧａＡｓコンタクト層３９の上にＨＥＭＴ構造５１とＨＢＴ構造５２を分離するための分離層４０にバンドギャップエネルギ１．９１ｅＶ以上のＩｎ（１−ｙ）ＧａｙＰ層（０．５１５≦ｙ）を１０ｎｍ成長した。ＩｎＧａＰ層４０の成長温度は、前述のＧａＡｓコンタクト層３９より低い温度で成長させるため、温度インターバルを設けている。この実施例では、ＨＥＭＴ構造５１のＧａＡｓコンタクト層３９を成長後、キャリアガスとアルシンを流しながら降温し、５族原料をアルシンからホスフィンに切り替え、ＩｎＧａＰ層４０を成長している。バンドギャップエネルギが１．９１ｅＶ以上となるＩｎＧａＰ層４０の成長温度は、原料ガスが分解に必要な熱をどのような経緯で受けるかによって変わる。要するに装置依存性があるが、おおよそ５５０℃以下にすれば１．９１ｅＶ以上が得られる。したがって、成長温度は５５０℃以下とし、成長圧力、Ｖ／ＩＩＩ比はＨＥＭＴ構造５１の条件と同じとした。
ＩｎＧａＰ層４０を成長した後、今度はキャリアガスとホスフィンを流しながら昇温し
、ホスフィンをアルシンに切り替えて、この分離層４０の上にＨＢＴ構造５２として、Ｓｉでｎ型にドーピングしたＧａＡｓサブコレクタ層４１を５００ｎｍ、Ｓｉでｎ型にドーピングしたＧａＡｓコレクタ層４２を７００ｎｍ、Ｃ（カーボン）でｐ型にドーピングしたＧａＡｓベース層４３を１２０ｎｍ、Ｓｉでｎ型にドーピングしたＩｎＧａＰエミッタ層４４を４０ｎｍ、Ｓｉでｎ型にドーピングしたＧａＡｓエミッタコンタクト層４５を１００ｎｍ、Ｓｉでｎ型にドーピングしたＩｎｘＧａ（１−ｘ）Ａｓ（０＜ｘ＜１）ノンアロイコンタクト層４６、を成長した。ＨＢＴ構造５２の各層を成長させる際は、ＨＥＭＴ構造５１の移動度の低下させないように、成長温度をＨＥＭＴ構造５１の成長温度よりも低く、４００℃以上５８０℃以下とした。また、成長圧力を６６６６Ｐａ（５０ｔｏｒｒ）、Ｖ／ＩＩＩ比を０．５以上３００以下とした。このうち、サブコレクタ層４１、コレクタ層４２の成長時のＶ／ＩＩＩ比は１以上７５以下とした。
（実施例２）
図２に示すＢｉＨＥＭＴエピタキシャルウエハを製作した。分離層４７は、ＧａＡｓコンタクト層３９と同じ温度で成長させて、ＩｎＧａＰのバンドギャップエネルギを１．９１ｅＶ未満とした。エミッタ層４８は、基本的に実施例１のＩｎＧａＰ分離層４０と同じ成長方法で成長させた。ただし、直前に成長しているＧａＡｓベース層４３の成長温度がＩｎＧａＰエミッタ層４８の成長温度である５５０℃以下より低いため、ＧａＡｓベース層成長後の温度変更のインターバルは昇温となる。エミッタ層４８は、成長温度５５０℃以下でベース層４３の成長温度よりも高い温度で成長させて、バンドギャップエネルギを１．９１ｅＶ以上とした。
なお、ベース層４３と同じ成長温度でＩｎＧａＰエミッタ層４８を成長しても、バンドギャップエネルギは、１．９１ｅＶ以上となるが、ｎ型ドーパントが分解し難い温度となるため、実用的でない。
（実施例３）
図３に示すＢｉＨＥＭＴエピタキシャルウエハを製作した。ＩｎＧａＰエミッタ層４８の成長方法は実施例２と同じとし、他のエピ層は分離層４０も含めて実施例１と同様に製造した。これにより分離層４０及びエミッタ層４８のバンドギャップエネルギをともに１．９１ｅＶ以上とした。
（比較例）
比較例のＢｉＨＥＭＴは、ＩｎＧａＰ分離層をＧａＡｓコンタクト層と同じ温度で成長させた点を除いて、実施例１と同様に製造して、分離層及びエミッタ層のＩｎＧａＰのバンドギャップエネルギをともに１．９１ｅＶ未満とした。
（評価）
実施例１、２、３、及び比較例の方法で製作した化合物半導体基板上に結晶成長させた薄膜多層構造のトランジスタ素子用エピタキシャルウエハ５０を用い、パターン形成、エッチング、電極形成、保護膜形成やパッケージングなどの加工プロセスを経て、ＢｉＨＥＭＴを用いたデバイスを完成した（図６参照）。このデバイスは、送信用パワー増幅器において使用されるとき、低電圧で動作し、出力信号の歪みを抑え、消費電力を軽減でき、かつ高移動度を有する。
図４は、ＢｉＨＥＭＴにおけるＨＢＴ構造５２の信頼性を評価した結果である。縦軸は規格化した増幅率β、横軸は規格化した通電時間を示す。エミッタ電流が平方センチメートルあたりエミッタ面積に対して１×１０５Ａとなるようにベース電流を調整している。なお、測定値は、それぞれの水準に付き２０個の平均値を表している。
図４を見て分かるように、比較例の方法で製作したＨＢＴは、通電時間途中で電流増幅率の落ち込みが見られ、デバイスの劣化が起こっている。これに対して本実施例の方法で製作したＨＢＴは、実施例１、実施例２、実施例３ともその電流増幅率の変化が小さかった。特にデバイス分離層とエミッタ層に本実施の形態を適用した実施例３では、その効果が大きく、今回の実験範囲においては、ほとんど増幅率の劣化が見られなかった。
理由に付いては既述したとおり、ＩｎＧａＰ層を従来に無いほどの低温で成長させることにより、ヘテロ界面急峻性の改善、不純物混入の低減、ＨＢＴのエミッタに適用した場合に限定されるがΔＥｖ大、などの効果が得られるためである。
以上より、実施例１〜３から作製したトランジスタ素子を構成するＨＢＴデバイスが、単体構造のＨＢＴデバイスと同等の信頼性を実現できることがわかった。
（付記）
以下、本発明の好ましい形態を付記する。
＜付記１＞
化合物半導体からなる、ＨＥＭＴとＨＢＴを、同一基板上に重ねてエピタキシャル成長した多層構造（ＢｉＨＥＭＴ）において、エピ層として内在するインジウムガリウムリン層（ＩｎＧａＰ）のバンドギャップエネルギを１．９１ｅＶ以上にすることを特徴とするＢｉＨＥＭＴ構造。
＜付記２＞
付記１において、エピ層として内在するＩｎＧａＰ層がＨＥＭＴとＨＢＴを分離するための分離層とＨＢＴのエミッタ層であることを特徴とするＢｉＨＥＭＴ構造。
＜付記３＞
付記１において、化合物半導体なるものが、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＰ、ＩｎＡｌＧａＰのいずれか複数若しくは全てを含むことを特徴とするＢｉＨＥＭＴ構造。
＜付記４＞
付記３において、エピ層として内在するＩｎＧａＰ層とＧａＡｓ層の格子不整合度が、エックス線解析測定において±５００ｓ以内であることを特徴とするＢｉＨＥＭＴ構造。
＜付記５＞
付記３において、エピ層として内在するＩｎＧａＰ層とＧａＡｓ層の格子不整合度が、エックス線解析測定において±２００ｓ以内であることを特徴とするＢｉＨＥＭＴ構造。
＜付記６＞
付記４及び５において、エピ層として内在するＩｎＧａＰ層がＨＥＭＴとＨＢＴを分離するための分離層であることを特徴とするＢｉＨＥＭＴ構造。
＜付記７＞
付記３において、ｎ型不純物がＳｉ、Ｓｎ、Ｓ、Ｓｅ、Ｔｅの何れか若しくは複数を含むことを特徴とするＢｉＨＥＭＴ構造。
＜付記８＞
付記７において、エピ層として内在するＩｎＧａＰ層とＧａＡｓ層の格子不整合度が、エックス線解析測定において±５００ｓ以内であることを特徴とするＢｉＨＥＭＴ構造
＜付記９＞
付記７において、エピ層として内在するＩｎＧａＰ層とＧａＡｓ層の格子不整合度が、エックス線解析測定において±２００ｓ以内であることを特徴とするＢｉＨＥＭＴ構造。
＜付記１０＞
付記８及び９において、エピ層として内在するＩｎＧａＰ層がＨＥＭＴとＨＢＴを分離するための分離層とＨＢＴのエミッタ層であることを特徴とするＢｉＨＥＭＴ構造。
＜付記１１＞
付記７において、ｐ型不純物がＣ（カーボン）であることを特徴とするＢｉＨＥＭＴ構造。
＜付記１２＞
付記１１において、エピ層として内在するＩｎＧａＰ層とＧａＡｓ層の格子不整合度が、エックス線解析測定において±５００ｓ以内であることを特徴とするＢｉＨＥＭＴ構造。
＜付記１３＞
付記１１において、エピ層として内在するＩｎＧａＰ層とＧａＡｓ層の格子不整合度が、エックス線解析測定において±２００ｓ以内であることを特徴とするＢｉＨＥＭＴ構造。
＜付記１４＞
付記１２及び１３において、エピ層として内在するＩｎＧａＰ層がＨＥＭＴとＨＢＴを分離するための分離層とＨＢＴのエミッタ層であることを特徴とするＢｉＨＥＭＴ構造。
＜付記１５＞
付記１において、エピ層として内在するＩｎＧａＰ層がＨＢＴのエミッタ層であることを特徴とするＢｉＨＥＭＴ構造。
＜付記１６＞
付記１５において、化合物半導体なるものが、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＰ、ＩｎＡｌＧａＰのいずれか複数若しくは全てを含むことを特徴とするＢｉＨＥＭＴ構造。
＜付記１７＞
付記１６において、ｎ型不純物がＳｉ、Ｓｎ、Ｓ、Ｓｅ、Ｔｅの何れか若しくは複数を含むことを特徴とするＢｉＨＥＭＴ構造。
＜付記１８＞
付記１７において、エピ層として内在するＩｎＧａＰ層とＧａＡｓ層の格子不整合度が、エックス線解析測定において±５００ｓ以内であることを特徴とするＢｉＨＥＭＴ構造。
＜付記１９＞
付記１７において、エピ層として内在するＩｎＧａＰ層とＧａＡｓ層の格子不整合度が、エックス線解析測定において±２００ｓ以内であることを特徴とするＢｉＨＥＭＴ構造。
＜付記２０＞
付記１８及び１９において、ＨＢＴのベース層のドーピングにＣ（カーボン）を用いることを特徴とするＢｉＨＥＭＴ構造。
１：化合物半導体基板、２：バッファ層、３：キャリア供給層、４：電子走行層（チャネル層）、５：キャリア供給層、６：ショットキー層、７：コンタクト層、８：分離層、
９：サブコレクタ層、１０：コレクタ層、１１：ベース層、１２：エミッタ層、１３：エミッタコンタクト層、２０：半絶縁性化合物半導体基板、２１：ＨＥＭＴ部、２２：ＨＢＴ部、２３：ソース電極、２４：ゲート電極、２５：ドレイン電極、２６：エミッタ電極、２７：ベース電極、２８：コレクタ電極、２９：絶縁エリア、３１：半絶縁性基板、３２ａ：ＧａＡｓバッファ層、３２ｂ：ＡｌＧａＡｓバッファ層、３３：ＡｌｘＧａ（１−ｘ）Ａｓ（０＜ｘ＜１）キャリア供給層、３４：ＡｌｘＧａ（１−ｘ）Ａｓ（０＜ｘ＜１）スペーサ層、３５：ＩｎｘＧａ１−ｘＡｓ（０＜ｘ＜１）チャネル層、３６：ＡｌｘＧａ（１−ｘ）Ａｓ（０＜ｘ＜１）スペーサ層、３７：ＡｌｘＧａ（１−ｘ）Ａｓ（０＜ｘ＜１）キャリア供給層、３８：ＡｌｘＧａ（１−ｘ）Ａｓ（０＜ｘ＜１）ショットキー層、３９：ＧａＡｓコンタクト層、４０：分離層（本実施の形態のＩｎ（１−ｙ）ＧａｙＰ層）、４１：ＧａＡｓサブコレクタ層、４２：ＧａＡｓコレクタ層、４３：ＧａＡｓベース層、４４：ＩｎＧａＰエミッタ層、４５：ＧａＡｓエミッタコンタクト層、４６：ＩｎｘＧａ（１−ｘ）Ａｓ（０＜ｘ＜１）ノンアロイ層、４７：分離層（ＩｎＧａＰ層）、４８：エミッタ層（本実施の形態のＩｎ（１−ｙ）ＧａｙＰ層）。

Claims (8)

  1. 化合物半導体からなる、高電子移動度トランジスタとヘテロバイポーラトランジスタとを、同一基板上に重ねてエピタキシャル成長した多層構造のトランジスタ素子において、
    エピ層として内在するＩｎＧａＰ層のバンドギャップエネルギを１．９１ｅＶ以上にすることを特徴とするトランジスタ素子。
  2. 請求項１に記載のトランジスタ素子において、前記エピ層として内在するＩｎＧａＰ層は高電子移動度トランジスタとヘテロバイポーラトランジスタを分離するための分離層であることを特徴とするトランジスタ素子。
  3. 請求項１に記載のトランジスタ素子において、前記エピ層として内在するＩｎＧａＰ層はヘテロバイポーラトランジスタのエミッタ層であることを特徴とするトランジスタ素子。
  4. 請求項１に記載のトランジスタ素子において、前記エピ層として内在するＩｎＧａＰ層は高電子移動度トランジスタとヘテロバイポーラトランジスタを分離するための分離層及びヘテロバイポーラトランジスタのエミッタ層であることを特徴とするトランジスタ素子。
  5. 請求項１ないし４のいずれかに記載のトランジスタ素子において、前記化合物半導体なるものが、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＰ、ＩｎＡｌＧａＰのいずれか複数若しくは全てを含むことを特徴とするトランジスタ素子。
  6. 請求項５に記載のトランジスタ素子において、ｎ型不純物がＳｉ、Ｓｎ、Ｓ、Ｓｅ、Ｔｅの何れか若しくは複数を含むことを特徴とするトランジスタ素子。
  7. 請求項６に記載のトランジスタ素子において、ｐ型不純物がＣ（カーボン）であることを特徴とするトランジスタ素子。
  8. 請求項５〜７のいずれかに記載のトランジスタ素子において、前記エピ層として内在するＩｎＧａＰ層とＧａＡｓ層の格子不整合度が、エックス線解析測定において±５００ｓ以内であることを特徴とするトランジスタ素子。
JP2011151108A 2011-07-07 2011-07-07 トランジスタ素子 Pending JP2013021024A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011151108A JP2013021024A (ja) 2011-07-07 2011-07-07 トランジスタ素子
US13/543,041 US8664697B2 (en) 2011-07-07 2012-07-06 Transistor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011151108A JP2013021024A (ja) 2011-07-07 2011-07-07 トランジスタ素子

Publications (1)

Publication Number Publication Date
JP2013021024A true JP2013021024A (ja) 2013-01-31

Family

ID=47438118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011151108A Pending JP2013021024A (ja) 2011-07-07 2011-07-07 トランジスタ素子

Country Status (2)

Country Link
US (1) US8664697B2 (ja)
JP (1) JP2013021024A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015103784A (ja) * 2013-11-28 2015-06-04 日本電信電話株式会社 電界効果トランジスタ
WO2016152195A1 (ja) * 2015-03-26 2016-09-29 住友化学株式会社 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201804490VA (en) * 2015-12-04 2018-06-28 Qromis Inc Wide band gap device integrated circuit architecture on engineered substrate
CN106653826B (zh) * 2016-12-26 2019-01-08 厦门市三安集成电路有限公司 一种化合物半导体异质接面双极晶体管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335586A (ja) * 2006-06-14 2007-12-27 Sony Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP2009194379A (ja) * 2008-01-17 2009-08-27 Hitachi Cable Ltd トランジスタ素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3439578B2 (ja) 1995-09-18 2003-08-25 シャープ株式会社 半導体装置およびその製造方法
US20070278523A1 (en) * 2006-06-05 2007-12-06 Win Semiconductors Corp. Structure and a method for monolithic integration of HBT, depletion-mode HEMT and enhancement-mode HEMT on the same substrate
US7700423B2 (en) 2006-07-28 2010-04-20 Iqe Rf, Llc Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer
JP5487708B2 (ja) 2009-04-30 2014-05-07 日立金属株式会社 トランジスタ素子用エピタキシャルウェハの製造方法
US20120175681A1 (en) * 2010-09-17 2012-07-12 Kopin Corporation Method and Layer Structure for Preventing Intermixing of Semiconductor Layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335586A (ja) * 2006-06-14 2007-12-27 Sony Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP2009194379A (ja) * 2008-01-17 2009-08-27 Hitachi Cable Ltd トランジスタ素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6015008206; Ｒ．Ｌ．Ｍｏｏｎ: 'Ｂａｎｄｇａｐ　ａｎｄ　ｌａｔｔｉｃｅ　ｃｏｎｓｔａｎｔ　ｏｆ　ＧａＩｎＡｓＰ　ａｓ　ａ　ｆｕｎｃｔｉｏｎ　ｏｆ　ａｌｌｏｙ　ｃｏｍｐｏｓｉｔｉｏｎ' Ｊｏｕｒｎａｌ　ｏｆ　Ｅｌｅｃｔｒｏｎｉｃ　Ｍａｔｅｒｉａｌｓ Ｖｏｌ．３，Ｎｏ．３, 1974, ６３５-６３６ *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015103784A (ja) * 2013-11-28 2015-06-04 日本電信電話株式会社 電界効果トランジスタ
WO2016152195A1 (ja) * 2015-03-26 2016-09-29 住友化学株式会社 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
US10312324B2 (en) 2015-03-26 2019-06-04 Sumitomo Chemical Company, Limited Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor

Also Published As

Publication number Publication date
US8664697B2 (en) 2014-03-04
US20130009212A1 (en) 2013-01-10

Similar Documents

Publication Publication Date Title
KR101657327B1 (ko) 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
TWI508280B (zh) 半導體基板、半導體基板之製造方法、及電子裝置
JP2003297849A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2010199597A (ja) 化合物半導体装置の製造方法
WO2010134334A1 (ja) 半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法
US9397204B2 (en) Heterojunction bipolar transistor with two base layers
JP2013021024A (ja) トランジスタ素子
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法
JP2007042936A (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ
WO2010116701A1 (ja) 半導体基板の製造方法および半導体基板
CN117012814B (zh) InP基异质结双极性晶体管的外延结构及其制备方法
US10312324B2 (en) Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor
JP2007103925A (ja) 半導体装置及びその製造方法
JP2007235062A (ja) エピタキシャルウェハ及び電子デバイス並びにｉｉｉ−ｖ族化合物半導体結晶の気相エピタキシャル成長法
JP2005032897A (ja) ヘテロ接合バイポーラトランジスタ
JP5543302B2 (ja) 化合物半導体ウェーハの製造方法及び化合物半導体素子
JP6096569B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2012234893A (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウエハ
JP2012054404A (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ及びその製造方法
JP2012069767A (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ及びその製造方法
JP2004063709A (ja) 半導体装置の製造方法
JP2015233089A (ja) 化合物半導体素子用エピタキシャルウェハ及び化合物半導体素子
JP2001244455A (ja) Ｉｉｉ−ｖ族化合物半導体ウエハ
JP2015023207A (ja) 化合物半導体エピタキシャルウエハ及び半導体トランジスタ素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150415

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150623