JP2009194379A - トランジスタ素子 - Google Patents

Abstract

【課題】移動度が高いトランジスタ素子を提供する。
【解決手段】基板２上に高電子移動度トランジスタ（ＨＥＭＴ）３が形成され、そのＨＥＭＴ３上にヘテロバイポーラトランジスタ（ＨＢＴ）４が形成されたトランジスタ素子１において、ＨＥＭＴ３に、キャリア濃度が１×１０¹⁹ｃｍ^-3以下である電子供給層６，１０を備える。
【選択図】図１

Description

本発明は、電気特性の良いトランジスタ素子に関する。

近年、携帯電話などの通信端末機器は、音声テストやテキストデータだけでなく、動画像などの大容量かつ多様な情報を高速で送受信することが求められている。このため、これらの端末機器に使用される送受信パワー増幅器には、高速・高周波動作への対応、消費電力の低減などが要求されている。

このような端末機器用のパワー増幅器には、化合物半導体を用いて形成されるヘテロバイポーラトランジスタ（ＨＢＴ）や高電子移動度トランジスタ（ＨＥＭＴ；High Electron Mobility Transistor）が用いられている。

まずは、ヘテロバイポーラトランジスタ（ＨＢＴ）について説明する。

ヘテロバイポーラトランジスタの動作は、基本的には通常のバイポーラトランジスタ（ＢＪＴ）と同様である。ｎｐｎ型ＢＪＴでは、エミッタからコレクタに向かって流れる電子量をベース電流（ホール電流）により制御することで、トランジスタとしての動作をさせている。すなわち、ホール電流を増やすことにより、コレクタ電流が増大する。しかし、ホール電流をさらに増やすと、ベースからエミッタに向かってホールが漏れだし、トランジスタの電流増幅率が低下する。

これに対し、エミッタにバンドギャップの大きな半導体材料を用いて構成されるｎｐｎ型ＨＢＴでは、ベースエミッタ界面に障壁ができ、ホールがエミッタへ漏れるのを抑えることができる。これによりＨＢＴでは、電流増幅率を低下させずにコレクタ電流を大きくできる利点を有する。

図３に示されるように、従来のＨＢＴ素子３０１は、半絶縁性ＧａＡｓ基板３０２上に、サブコレクタ層３０３となるｎ型ＧａＡｓ層、コレクタ層３０４となるｎ型ＧａＡｓ層、ベース層３０５となるｐ型ＧａＡｓ層、エミッタ層３０６となるｎ型Ｉｎ_xＧａ_1-xＰ層、エミッタコンタクト層３０７となるｎ型ＧａＡｓ層、ｇｒａｄｅｄノンアロイ層３０８となるｎ型ＩＮ_xＧａ_1-xＡｓ層、均一組成ノンアロイ層３０９となるｎ型Ｉｎ_xＧａ_1-xＡｓ層、を順に積層したものである。

次に、高電子移動度トランジスタ（ＨＥＭＴ）について説明する。

ＨＥＭＴは、ＩｎＧａＡｓ層をチャネル層とし、チャネル層の両側又は片側に電子供給層を持つ。ヘテロ結合ＨＥＭＴは、電子が高速移動する利点を活かして高速動作が可能なだけでなく、マイクロ波帯等の超高周波帯における高出力かつ高効率動作が可能である。

図４に示されるように、従来のＨＥＭＴ素子４０１は、半絶縁性ＧａＡｓ基板４０２上に、アンドープＧａＡｓバッファ層４０３、ｎ型Ａｌ_xＧａ_1-xＡｓ電子供給層４０４、アンドープＡｌ_xＧａ_1-xＡｓスペーサ層４０５、アンドープＩｎ_xＧａ_1-xＡｓチャネル層４０６、アンドープＡｌ_xＧａ_1-xＡｓスペーサ層４０７、ｎ型Ａｌ_xＧａ_1-xＡｓ電子供給層４０８、ｎ型ＧａＡｓキャップ層４０９を順に積層したものである。

なお、図中、キャリア濃度を示す表記として、ｎ⁺、ｎ、ｎ^-が使用されているが、これらはキャリア濃度の一例を示すものであり、＋が付いたものは高キャリア濃度で１０¹⁸以上、無印が１０¹⁷台、−が付いたものは低キャリア濃度で１０¹⁴以上１０¹⁷未満を表す。ｐ型についても同様である。

高電子移動度トランジスタでは、増幅効率を上げることにより、低電圧での動作及び消費電力の低減への要求に応えることができる。しかし、従来の高電子移動度トランジスタでは、増幅率を高増幅率にして動作させた場合に、出力信号に歪みが生じるという問題がある。

電流駆動能力の高いＨＢＴと、低消費電力かつ高周波雑音特性の良いＨＥＭＴを１つの幅器モジュールに用いることで、出力信号の歪みを抑え、消費電力の低減を図ることが行われている。例えば、特許文献１には、ＧａＡｓ基板上にＨＢＴが形成され、そのＨＢＴ上にＨＥＭＴが形成された集積型のトランジスタ素子が開示されている。

特開２００６−２２８７８４号公報

しかしながら、特許文献１のようなトランジスタ素子構造では、ＨＢＴ構造層を構成するエピタキシャル層上にＨＥＭＴ構造層を構成するエピタキシャル層を成長させるため、その際の成長温度により結晶が劣化し、ＨＢＴにおいて電流利得が低下する問題がある。

基板上にＨＥＭＴを構成するエピタキシャル層を成長させ、その上にＨＢＴを構成するエピタキシャル層を成長させたトランジスタ素子も検討されているが、ＨＥＭＴの移動度が低下する問題がある。

そこで、本発明の目的は、上記課題を解決し、電気特性の良いトランジスタ素子を提供することにある。

上記目的を達成するために本発明は、基板上に高電子移動度トランジスタが形成され、該高電子移動度トランジスタ上にヘテロバイポーラトランジスタが形成されたトランジスタ素子において、上記高電子移動度トランジスタに、キャリア濃度が１×１０¹⁹ｃｍ^-3以下である電子供給層を備えるものである。

上記電子供給層がチャネル層よりも下部及びチャネル層よりも上部に存在してもよい。

上記電子供給層がＳｉ，Ｓｅ，Ｔｅのいずれかをドープしたｎ−ＡｌＧａＡｓ層からなってもよい。

上記電子供給層がＳｉをドープしたｎ−ＩｎＧａＰ層からなってもよい。

上記ヘテロバイポーラトランジスタと上記高電子移動度トランジスタとの間にはストッパ層が設けられ、該ストッパ層の層厚が６ｎｍ以上、１２ｎｍ以下であってもよい。

上記ストッパ層は、ｎ−ＩｎＧａＰ層からなってもよい。

本発明は次の如き優れた効果を発揮する。

移動度が高いトランジスタ素子を得ることができる。

本発明の一実施形態を示すトランジスタ素子の積層構造図である。 第１電子供給層のキャリア濃度と高電子移動度トランジスタの移動度との関係を示すグラフである。 ＨＢＴ素子の積層構造図である。 ＨＥＭＴ素子の積層構造図である。 ストッパ層の層厚とシートキャリア濃度との関係を示すグラフである。

以下、本発明の一実施形態を添付図面に基づいて詳述する。

図１に示されるように、本発明に係るトランジスタ素子１は、基板２上に高電子移動度トランジスタ（ＨＥＭＴ）３が形成され、そのＨＥＭＴ３上にヘテロバイポーラトランジスタ（ＨＢＴ）４が形成された構造（Ｂｉ−ＦＥＴ構造）を有する。

まず、半絶縁性ＧａＡｓ基板２上に、エピタキシャル成長により、バッファ層５となるｕｎ−Ａｌ_xＧａ_1-xＡｓ層（ｘ＝０．２８）を厚さ５００ｎｍ、第１電子供給層６となるｎ型Ａｌ_xＧａ_1-xＡｓ層（ｘ＝０．３）を厚さ１５ｎｍ、スペーサ層７となるｕｎ−Ａｌ_xＧａ_1-xＡｓ層（ｘ＝０．３）を厚さ１０ｎｍ、チャネル層８となるＩｎ_xＧａ_1-xＡｓ層（ｘ＝０．１８）を厚さ１５ｎｍ、スペーサ層９となるｕｎ−Ａｌ_xＧａ_1-xＡｓ層（ｘ＝０．３）を厚さ１０ｎｍ、第２電子供給層１０となるｎ型Ｉｎ_xＧａ_1-xＰ層（ｘ＝０．４８）を厚さ１５ｎｍ、ショットキー層１１となるｕｎ−ＧａＡｓ層を厚さ３０ｎｍの順に積層することにより、ＨＥＭＴ構造層３が形成される。

さらに、このＨＥＭＴ構造層３上に、エピタキシャル成長により、ストッパ層１２となるｎ型Ｉｎ_xＧａ_1-xＰ層（ｘ＝０．４８）を介して、サブコレクタ層１３となるｎ型ＧａＡｓ層を厚さ５００ｎｍ、コレクタ層１４となるｎ型ＧａＡｓ層を７００ｎｍ、ベース層１５となるｐ型ＧａＡｓ層を厚さ１２０ｎｍ、エミッタ層１６となるｎ型Ｉｎ_xＧａ_1-xＰ層（ｘ＝０．４８）を厚さ４０ｎｍ、バラスト層１７となるｎ型ＧａＡｓ層を厚さ１００ｎｍ、ノンアロイ層１８，１９となるｎ型Ｉｎ_xＧａ_1-xＡｓ層をそれぞれ厚さ５０ｎｍの順に積層することにより、ＨＢＴ構造層４が形成される。ＨＥＭＴ構造層３とＨＢＴ構造層４との間に設けられるストッパ層１２は、例えば８ｎｍとする。なお、ノンアロイ層１８は、Ｉｎ組成が０から０．５０へ徐々に変化している層（ＩｎＡｓ混晶比が０から０．５０まで変化）とし、ノンアロイ層１９は、ｘ＝０．５０とする。

このように、本発明のトランジスタ素子１においては、チャネル層８よりも下部に第１電子供給層６を設け、チャネル層８よりも上部に第２電子供給層１０を設けた。

電子供給層６，１０のキャリア濃度は、１×１０¹⁷ｃｍ^-3以上１×１０¹⁹ｃｍ^-3以下とする。好ましくは、電子供給層６，１０のキャリア濃度は、１×１０¹⁷ｃｍ^-3以上５×１０¹⁸ｃｍ^-3以下とし、さらに好ましくは、電子供給層６，１０のキャリア濃度は、１×１０¹⁷ｃｍ^-3以上３×１０¹⁸ｃｍ^-3以下とする。

ここで、ＨＥＭＴ構造層３の製造方法を説明すると、ＨＥＭＴ構造層３中の各層及びストッパ層１２のＭＯＶＰＥ成長は、成長温度６００℃以上７５０℃以下、成長圧力５０ｔｏｒｒ、各層の成長速度は０．１ｎｍ／ｓｅｃ以上２．０ｎｍ／ｓｅｃ以下、Ｖ／ＩＩＩ比は１０以上１５０以下で行う。

ＨＢＴ構造層４の製造方法は、成長温度４００℃以上６００℃以下、成長圧力５０ｔｏｒｒ、各層の成長速度は０．１ｎｍ／ｓｅｃ以上３．０ｎｍ／ｓｅｃ以下、Ｖ／ＩＩＩ比は０．５以上３００以下で行う。この内、サブコレクタ層１３、コレクタ層１４は、ＨＥＭＴ構造層３よりも低い成長温度で成長させ、Ｖ／ＩＩＩ比は１以上７５以下で成長させる。

サブコレクタ層１３は、キャリア濃度を１．０×１０¹⁸ｃｍ^-3以上７．０×１０¹⁸ｃｍ^-3以下、かつ層厚２００ｎｍ以上８００ｎｍ以下に成長させる。コレクタ層１４は、キャリア濃度を５．０×１０¹⁵ｃｍ^-3以上３．０×１０¹⁶ｃｍ^-3以下、かつ層厚４００ｎｍ以上２０００ｎｍ以下に成長させる。ベース層１５の層厚は、３０ｎｍ以上１５０ｎｍ以下が好ましい。

ＨＥＭＴ構造層３の電子供給層６，１０は、チャネル層８の上下に設ける構造でも、上のみ又は下のみに設ける構造でもよい。電子供給層６，１０の厚さは、１ｎｍ以上３０ｎｍ以下とする。より好ましくは、チャネル層８の上のみ又は下のみに電子供給層６，１０を設ける場合、電子供給層６，１０の厚さは、１２ｎｍ以上２０ｎｍ以下とし、チャネル層８の上下に電子供給層６，１０を設ける場合、５ｎｍ以上１５ｎｍ以下とする。

電子供給層にドープするドーピング剤にＳｉを用いて、第１電子供給層６のキャリア濃度を１．５×１０¹⁹ｃｍ^-3から１．０×１０¹⁷ｃｍ^-3まで変えて、表１のように実施例及び比較例のトランジスタ素子を製造した。このとき、第２電子供給層１０のキャリア濃度は第１電子供給層６のキャリア濃度と等しくなるようにし、キャリア濃度以外の製造条件は同じとした。なお、他の層にドープするドーピング剤については、ｎ型ドーパントとしてＳｉ，Ｓｅ，Ｔｅを用い、ｐ型ドーパントとしてＣ，Ｚｎ，Ｍｇ，Ｂを用いる。製造された各トランジスタ素子の動作結果（移動度の違い）を表１及び図２に示す。また、製造された各トランジスタ素子は、ＨＢＴ４のベース抵抗が２２０Ω／ｓｑ、電流利得が１２０（電流密度１ｋＡ／ｃｍ²）であった。

図２から分かるように、第１電子供給層６のキャリア濃度を高くすると（図２右側）、ＨＥＭＴ３の移動度は低く抑えられるのに対し、第１電子供給層６のキャリア濃度を低くすると（図２左側）、ＨＥＭＴ３の移動度を高くすることができる。

特に、第１電子供給層６のキャリア濃度を１×１０¹⁹ｃｍ^-3以下にすることで、５０００ｃｍ²／Ｖ・ｓ以上の高い移動度で、ほぼ一定に保つことができる。言い換えると、キャリア濃度がある閾値を超えると移動度が急激に低下する。

これは、ＨＥＭＴ構造層３の上にＨＢＴ構造層４を成長させると、ＨＢＴ構造層４を構成する各エピタキシャル層の成長の際の熱がＨＥＭＴ構造層３に加わり、ＨＥＭＴ構造層３の電子供給層６，１０から電子が拡散するためと考えられる。

つまり、実施例では、第１電子供給層６のキャリア濃度が１×１０¹⁹ｃｍ^-3以下とすることで、第１電子供給層６からの電子の拡散が抑えられ、その結果、ＨＥＭＴ３の移動度が高く維持されるものと考えられ、第１電子供給層６のキャリア濃度が１×１０¹⁹ｃｍ^-3以下であれば、十分に高い移動度が得られると結論できる。

本発明によれば、基板２上に高電子移動度トランジスタ（ＨＥＭＴ）３が形成され、そのＨＥＭＴ３上にヘテロバイポーラトランジスタ（ＨＢＴ）４が形成されたトランジスタ素子１において、第１電子供給層６のキャリア濃度を１×１０¹⁹ｃｍ^-3以下とすることで、熱（ＨＥＭＴ構造層３上にＨＢＴ構造層４を成長させる際の熱）による第１電子供給層６からスペーサ層７への電子の拡散を抑え、これによりトランジスタ素子１の一部を構成するＨＥＭＴ３の移動度の低下を抑えることができる。

実施例では、第１電子供給層６と第２電子供給層１０のキャリア濃度を同じという条件にしたが、第１電子供給層６と第２電子供給層１０のキャリア濃度は、１×１０¹⁹ｃｍ^-3以下であれば、それぞれ異なっていてもよい。また、第２電子供給層１０は、ｎ型ＩｎＧａＰ層としたが、ｎ型ＡｌＧａＡｓ層であってもよい。

実施例では、ストッパ層１２の層厚を８ｎｍとしたが、ストッパ層１２の層厚は６ｎｍ以上１２ｎｍ以下が好ましい。以下、理由を述べる。

上述した通り、トランジスタ素子１は、基板２上にＨＥＭＴ３を構成するエピタキシャル層が形成され、ストッパ層１２を介してＨＢＴ４を構成するエピタキシャル層が形成されたチップを、トランジスタ素子構造とするために、適宜エッチングにより所望の素子形状に加工されることにより形成される。

ショットキー層１１上に設けられるストッパ層１２により、所望の素子形状に加工する際、ストッパ層１２においてエッチングの進行を止めることが行われるが、ストッパ層１２は、ＨＥＭＴ３の特性を劣化させることがないよう、できるだけ薄く形成することが望ましい。

上記実施例と同様の構造を有するトランジスタ素子１において、ストッパ層１２の層厚を異ならせたときの、ストッパ層１２の層厚とシートキャリア濃度との関係を図５に示す。また、第１電子供給層６と第２電子供給層１０のキャリア濃度は、５×１０¹⁸ｃｍ^-3とした。図５に示されるように、ストッパ層１２の層厚が６ｎｍ以下ではシートキャリア濃度が急激に低下することが分かる。シートキャリア濃度が低下すると、目的の最大電流を得ることができない。シートキャリア濃度の低下の原因は、キャリアの拡散により濃度が低下することによる。ここでの目的の最大電流とは、Ｉｄｓｓ（飽和電流）である。シートキャリア濃度の低下により、Ｉｄｓｓが低下してしまう。なお、Ｉｄｓｓとは、周知のように、ゲートを接地し、ドレイン・ソース間の電圧を上げていくと、電流が増加するが、やがて飽和し、その飽和したときの電流を言い、ドレイン・ソース間の電圧を規定して定義される。

特許文献１のような、従来の構造のトランジスタでは、ストッパ層の層厚を４ｎｍ程度とすることで良好な電気特性を得られていたが、本願発明者の検討により、本発明の構造を有するトランジスタ素子１では、ストッパ層１２の層厚を６ｎｍ未満とすると、ストッパ層１２でエッチングを十分に止めることができないおそれがあることが分かった。これは、本発明の構成では、ストッパ層１２の形成後にＨＢＴ構造層４を成長させることから、ストッパ層１２に熱が加わり、ストッパ層１２としての性能が低下していることが原因と考えられる。そこで、本発明のトランジスタ素子構造は、ストッパ層１２の層厚を６ｎｍ以上とすることにした。

さらに、ストッパ層１２の層厚を厚くするとＨＥＭＴ３の移動度の低下が引き起こされることを考慮して、ストッパ層１２の層厚の上限を１２ｎｍとした。

実施例では、ドーピング剤にはＳｉを用いたが、ドーピング剤にＳｉ，Ｓｅ，Ｔｅを用いてもよい。また、実施例では、基板として半絶縁性ＧａＡｓ基板を用いたが、Ｓｉ基板、ＩｎＰ基板に対しても本発明は適用できる。

本発明によれば、送信用パワー増幅器において使用されるとき、低電圧で動作し、出力信号の歪みを抑え、消費電力を軽減でき、かつ、高移動度のトランジスタ素子を提供することができる。

本発明の変形例として、チャネル層８よりも下部には電子供給層を設けず、チャネル層８よりも上部にのみ電子供給層（図１の第２電子供給層１０に相当）を設ける構造としてもよい。変形例におけるトランジスタ素子は、チャネル層８よりも上部にのみ電子供給層を設ける点で上記実施例とは異なる。この電子供給層は、ｎ型ＩｎＧａＰ層、ｎ型ＡｌＧａＡｓ層のいずれであってもよい。その他の構成や条件は実施例と同じである。

変形例のトランジスタ素子でも移動度の確認を行った。変形例のトランジスタ素子構造においても、電子供給層のキャリア濃度を１×１０¹⁹ｃｍ^-3以下とすることで、トランジスタ素子の一部を構成するＨＥＭＴ３の移動度の低下を抑えることができた。また、チャネル層８よりも上部には電子供給層を設けず、チャネル層８よりも下部にのみ電子供給層（図１の第１電子供給層６に相当）を設けても、同様の結果が得られた。

１ トランジスタ素子
２ 半絶縁性ＧａＡｓ基板
３ ＨＥＭＴ（ＨＥＭＴ構造層）
４ ＨＢＴ（ＨＢＴ構造層）
５ バッファ層
６ 第１電子供給層
７ スペーサ層
８ チャネル層
９ スペーサ層
１０ 第２電子供給層
１１ ショットキー層
１２ ストッパ層
１３ サブコレクタ層
１４ コレクタ層
１５ ベース層
１６ エミッタ層
１７ バラスト層
１８ ノンアロイ層
１９ ノンアロイ層

Claims (6)

1. 基板上に高電子移動度トランジスタが形成され、該高電子移動度トランジスタ上にヘテロバイポーラトランジスタが形成されたトランジスタ素子において、上記高電子移動度トランジスタに、キャリア濃度が１×１０¹⁹ｃｍ^-3以下である電子供給層を備えることを特徴とするトランジスタ素子。
2. 上記電子供給層がチャネル層よりも下部及びチャネル層よりも上部に存在することを特徴とする請求項１記載のトランジスタ素子。
3. 上記電子供給層がＳｉ，Ｓｅ，Ｔｅのいずれかをドープしたｎ−ＡｌＧａＡｓ層からなることを特徴とする請求項１又は２記載のトランジスタ素子。
4. 上記電子供給層がＳｉをドープしたｎ−ＩｎＧａＰ層からなることを特徴とする請求項１又は２記載のトランジスタ素子。
5. 上記ヘテロバイポーラトランジスタと上記高電子移動度トランジスタとの間にはストッパ層が設けられ、該ストッパ層の層厚が６ｎｍ以上、１２ｎｍ以下であることを特徴とする請求項１〜４いずれかに記載のトランジスタ素子。
6. 上記ストッパ層は、ｎ−ＩｎＧａＰ層からなることを特徴とする請求項５記載のトランジスタ素子。

Images