JP2007189200A - トランジスタ用エピタキシャルウエハおよびトランジスタ - Google Patents
トランジスタ用エピタキシャルウエハおよびトランジスタ Download PDFInfo
- Publication number
- JP2007189200A JP2007189200A JP2006313513A JP2006313513A JP2007189200A JP 2007189200 A JP2007189200 A JP 2007189200A JP 2006313513 A JP2006313513 A JP 2006313513A JP 2006313513 A JP2006313513 A JP 2006313513A JP 2007189200 A JP2007189200 A JP 2007189200A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- composition
- type
- uniform
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000203 mixture Substances 0.000 claims abstract description 155
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 81
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 70
- 239000000956 alloy Substances 0.000 claims abstract description 70
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 58
- 239000002019 doping agent Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052711 selenium Inorganic materials 0.000 claims description 10
- 235000012431 wafers Nutrition 0.000 description 54
- 239000011669 selenium Substances 0.000 description 49
- 230000000052 comparative effect Effects 0.000 description 20
- 125000006850 spacer group Chemical group 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000002253 acid Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】ｎ型ＩｎＧａＡｓノンアロイ層を低抵抗化する。
【解決手段】半絶縁性ＧａＡｓ基板１上に、ｎ型サブコレクタ層２、ｎ型コレクタ層３、ｐ型べース層４、ｎ型エミッタ層５及びｎ型ＩｎＧａＡｓノンアロイ層１０が順次形成され、そのｎ型ＩｎＧａＡｓノンアロイ層１０は、Ｉｎ組成の均一でないｎ型ＩｎＧａＡｓグレーデッド層１０ａ（不均一組成層）、及びその上のＩｎ組成の均一なｎ型ＩｎＧａＡｓ均一組成層９から構成される。グレーデッド層１０ａが、Ｉｎ組成の低い第一グレーデッド層７（第一層）と、第一グレーデッド層７よりもＩｎ組成の高い第二グレーデッド層８（第二層）とから構成され、第一グレーデッド層７は、当該Ｉｎ組成でのＣ（炭素）のバックグラウンド濃度を抑制し、且つｎ型ドーパントとしてＳｅをドープしたときよりも高いキャリア濃度を得るためにＳｉをドープしたものである。
【選択図】図１
【解決手段】半絶縁性ＧａＡｓ基板１上に、ｎ型サブコレクタ層２、ｎ型コレクタ層３、ｐ型べース層４、ｎ型エミッタ層５及びｎ型ＩｎＧａＡｓノンアロイ層１０が順次形成され、そのｎ型ＩｎＧａＡｓノンアロイ層１０は、Ｉｎ組成の均一でないｎ型ＩｎＧａＡｓグレーデッド層１０ａ（不均一組成層）、及びその上のＩｎ組成の均一なｎ型ＩｎＧａＡｓ均一組成層９から構成される。グレーデッド層１０ａが、Ｉｎ組成の低い第一グレーデッド層７（第一層）と、第一グレーデッド層７よりもＩｎ組成の高い第二グレーデッド層８（第二層）とから構成され、第一グレーデッド層７は、当該Ｉｎ組成でのＣ（炭素）のバックグラウンド濃度を抑制し、且つｎ型ドーパントとしてＳｅをドープしたときよりも高いキャリア濃度を得るためにＳｉをドープしたものである。
【選択図】図１
Description
本発明は、トランジスタ用エピタキシャルウエハおよびトランジスタに関し、特に、そのｎ型ＩｎＧａＡｓノンアロイ層の構造に関するものである。
ＧａＡｓを代表とする化合物半導体を用いた高周波用デバイスは、歪みが小さく、効率の良いＧＨｚ以上の高周波特性を実現できることから、携帯電話やその他の通信機器における増幅器などに広く使用されている。そのなかでもエミッタ・ベース接合にヘテロ接合を用いたヘテロ接合バイポーラトランジスタ（以下、ＨＢＴという。）は、エミッタ層のバンドギャップがベース層のバンドギャップよりも広いことにより、エミッタ注入効率を高くすることができるため、高周波特性に優れ、携帯電話用高出力トランジスタ等に広く使用されている。
従来、ＨＢＴは、エミッタ／ベース接合がＡｌＧａＡｓ／ＧａＡｓヘテロ接合により構成されるのが一般的であったが、近年においては、デバイス特性向上或いは信頼性向上の観点から、エミッタ層をＡｌＧａＡｓエミッタ層からＩｎＧａＰエミッタ層への置き換えが積極的に行われている。
図７は、従来のＨＢＴを示す。このＨＢＴ３００は、ＩｎＧａＰ／ＧａＡｓ系ＨＢＴであり、これに用いているエピタキシャルウエハは、半絶縁性ＧａＡｓ基板１上に、ＭＯＶＰＥ法やＭＢＥ法といった気相エピタキシャル成長法により、ｎ型ＧａＡｓサブコレクタ層２、ｎ型ＧａＡｓコレクタ層３、ｐ型ＧａＡｓベース層４、ｎ型ＩｎＧａＰエミッタ層（又は、ｎ型ＡｌＧａＡｓ）５、ｎ型ＧａＡｓエミッタコンタクト層６、及びｎ型ＩｎＧａＡｓノンアロイ層１４を積層することにより構成されている。
ここで、ｎ型ドーパントとしてＳｉが一般に使われ、ｐ型ドーパントとしてＣ（炭素）、Ｚｎ（亜鉛）、Ｂｅ（ベリリウム）といった元素が用いられる。
ＨＢＴ３００おいては、ｎ型ＩｎＧａＡｓノンアロイ層１４の上にエミッタ電極１１が、ＧａＡｓベース層４の上にベース電極１２が、そしてサブコレクタ層２の上にコレクタ電極１３が形成される。エミッタ接地で動作させる場合、ベース電極１２及びコレクタ電極１３に正の電圧Ｖｂ，Ｖｃを印加し、ベース電極１２から信号入力としてベース電流Ｉｂを流し、出力となるコレクタ電流Ｉｃを制御することにより、トランジスタとして動作する。
上記ＨＢＴ３００の消費電力を小さくする方法としては、下記に列挙したような箇所の抵抗成分を小さくすることが考えられている。
（１）エミッタ電極１１と接触するｎ型ＩｎＧａＡｓノンアロイ層１４の接触抵抗
（２）ベース電極１２と接触するベース層４の接触抵抗
（３）コレクタ電極１３と接触するサブコレクタ層２の接触抵抗
（４）各エピタキシャル層中の抵抗
（５）エピタキシャル層の界面抵抗
（１）エミッタ電極１１と接触するｎ型ＩｎＧａＡｓノンアロイ層１４の接触抵抗
（２）ベース電極１２と接触するベース層４の接触抵抗
（３）コレクタ電極１３と接触するサブコレクタ層２の接触抵抗
（４）各エピタキシャル層中の抵抗
（５）エピタキシャル層の界面抵抗
この中でも、上記（１）のエミッタ電極１１と接触するｎ型ＩｎＧａＡｓノンアロイ層１４の接触抵抗については、ｎ型ＩｎＧａＡｓノンアロイ層１４のサイズがベース層４やサブコレクタ層２の電極サイズよりも小さいため、高抵抗化しやすい。その為、ｎ型ＩｎＧａＡｓノンアロイ層１４には、Ｉｎ組成が０．４〜０．７と高いＩｎＧａＡｓ層が用いられ、かつドーピング濃度を１×１０１９ｃｍ−３以上とする高濃度のｎ型のドーピングが行われる。
ところで、高Ｉｎ組成のｎ型ＩｎＧａＡｓノンアロイ層１４をそのままＧａＡｓエミッタコンタクト層６上に成長させると、ノンアロイ層１４のＩｎＧａＡｓと下層のＧａＡｓとで格子定数が大きく異なるため、格子不整合が起き、ＧａＡｓとＩｎＧａＡｓとの界面に多くの欠陥が発生する。そこで、この欠陥の量を最小限にとどめる為に、ｎ型ＩｎＧａＡｓノンアロイ層１４として、Ｉｎ組成を０から所望の均一Ｉｎ組成値（最終値）まで徐々に組成を上げるリニアグレーデッド層（Ｉｎ０→ｘＧａ１→１−ｘＡｓリニアグレーデッド層）を成長した後、Ｉｎ組成を上記最終値ｘに固定した均一組成層（均一Ｉｎ組成のＩｎｘＧａ１−ｘＡｓノンアロイ層）を成長している。
ｎ型ＩｎＧａＡｓノンアロイ層１４を低抵抗化するために、ｎ型のドーピング材料としてＳｉを使用するとＳｅ／Ｔｅに比べドーピング効率が悪く、１×１０１９ｃｍ−３以上のキャリア濃度を得ることが難しい。このため、ｎ型ＩｎＧａＡｓノンアロイ層１４の接触抵抗を下げるのに高ドープすることが要求されるが、高ドープする為には、ｎ型ＩｎＧａＡｓノンアロイ層１４の成長温度を高くする必要がある。しかし、これにより、ｎ型ＩｎＧａＡｓノンアロイ層１４の表面の平坦性が悪くなる。一方、ドーピング効率が良いＳｅ／Ｔｅをｎ型のドーピング材料に用いると、ｎ型ＩｎＧａＡｓノンアロイ層１４の平坦性の改善、及び接触抵抗の低減には貢献するが、Ｓｉに比べて拡散係数が高く、成長中にエミッタ層５への拡散が起こる可能性がある。
そこで、特許文献１に示されるような構成、具体的には、図７の構成において、ｎ型ＩｎＧａＡｓノンアロイ層１４を、Ｉｎ組成を０から０．５にリニアに変化させたリニアグレーデッド層１５と、その上にＩｎ組成を０．５に固定したノンアロイ層（均一組成層）１６とから構成し、上側の均一組成層１６にＳｅを使うことにより、ノンアロイ層１４の平坦性の向上と接触抵抗を低減するようにしている。また、下側のリニアグレーデッド層１５にＳｉを使うことにより、エミッタ層５へのＳｅの拡散を抑制し、高信頼性を得るようにしている。
特開２００３−１３３３２５号公報
しかしながら、ｎ型ＩｎＧａＡｓノンアロイ層１４の均一組成層１６にＳｅを使い、リニアグレーデッド層１５にＳｉを使った場合でも、Ｉｎ組成などの成長条件によっては、ｎ型ＩｎＧａＡｓノンアロイ層１４が低抵抗にならず、また、平坦性も十分ではないので、なお、改善の余地がある。
また、ｎ型ＩｎＧａＡｓノンアロイ層１４のリニアグレーデッド層１５にＳｉをドーピングしたことによってリニアグレーデッド層１５の低抵抗化が完全に行えず、上層のノンアロイ層（ｎ型ＩｎＧａＡｓ層）１６にＳｅが過剰にドーピングして接触抵抗を低減することになり、次のエピタキシャル成長時に、サブコレクタ層２とコレクタ層３にＳｅがメモリーとして混入し、特に、コレクタ容量を上げることがあった。更に、Ｓｅ供給量を増加すると、ノンアロイ層１６を酸系のエッチング液によりエッチングを行った場合、図８に示すように、刺状の突起物１７が現れ、ＨＢＴの信頼性を損なうこともあった。
そこで、本発明の目的は、上記課題を解決し、ｎ型ＩｎＧａＡｓノンアロイ層を低抵抗化することが可能なトランジスタ用エピタキシャルウエハおよびトランジスタを提供することにある。
上記目的を達成するため、本発明は、次のように構成したものである。
第１の発明は、基板と、前記基板上に順次形成されたｎ型コレクタ層、ｐ型ベース層及びｎ型エミッタ層と、前記ｎ型エミッタ層上に設けられると共にＩｎ組成が均一でないｎ型ＩｎＧａＡｓ不均一組成層及び前記ｎ型ＩｎＧａＡｓ不均一組成層上に形成されると共にＩｎ組成が均一なｎ型ＩｎＧａＡｓ均一組成層から構成されたｎ型ＩｎＧａＡｓノンアロイ層とを備え、前記ｎ型ＩｎＧａＡｓ不均一組成層は、ＳｉがドーピングされたＩｎ組成の低い第一層と、前記第一層上に設けられると共に、Ｓｉ以外のｎ型ドーパントがドーピングされ且つ前記第一層よりもＩｎ組成の高い第二層とから構成されていることを特徴とするトランジスタ用エピタキシャルウエハである。
第２の発明は、基板と、前記基板上に順次形成されたバッファ層、電子供給層、チャネル層、ショットキー層上に設けられると共にＩｎ組成が均一でないｎ型ＩｎＧａＡｓ不均一組成層及び前記ｎ型ＩｎＧａＡｓ不均一組成層上に形成されると共にＩｎ組成が均一なｎ型ＩｎＧａＡｓ均一組成層から構成されたｎ型ＩｎＧａＡｓノンアロイ層とを備え、前記ｎ型ＩｎＧａＡｓ不均一組成層は、ＳｉがドーピングされたＩｎ組成の低い第一層と、前記第一層上に設けられると共に、Ｓｉ以外のｎ型ドーパントがドーピングされ且つ前記第一層よりもＩｎ組成の高い第二層とから構成されていることを特徴とするトランジスタ用エピタキシャルウエハである。
第３の発明は、第１，２の発明において、前記ｎ型ＩｎＧａＡｓ不均一組成層は、Ｉｎ組成が０から徐々に大きくなるグレーデッド層であり、前記第一層のＩｎ組成が０〜０．３５であり、前記第二層のＩｎ組成が０．３５よりも大きく、前記第二層の前記均一組成層との界面近傍のＩｎ組成の最終値が前記均一組成層のＩｎ組成の値と一致していることを特徴とするトランジスタ用エピタキシャルウエハである。
ここで、Ｉｎ組成を徐々に大きくしたグレーデッド層には、Ｉｎ組成をリニアに変えたグレーデッド層の形態と、Ｉｎ組成をステップ状に変えたステップグレーデッド層の形態の双方が含まれる。
ここで、Ｉｎ組成を徐々に大きくしたグレーデッド層には、Ｉｎ組成をリニアに変えたグレーデッド層の形態と、Ｉｎ組成をステップ状に変えたステップグレーデッド層の形態の双方が含まれる。
第４の発明は、第１、２の発明において、前記第一層は、Ｉｎ組成が０〜０．３５の範囲内にあり、前記第二層は、Ｉｎ組成が０．３５から前記均一組成層のＩｎ組成の値と一致する範囲内にあることを特徴とするトランジスタ用エピタキシャルウエハである。
第５の発明は、第１乃至第４の発明において、前記第一層のＣ（炭素）のバックグラウンド濃度が１×１０１８ｃｍ−３以下であることを特徴とするトランジスタ用エピタキシャルウエハである。
ここで、Ｃのバックグラウンド濃度とは、意図的にＣをｐ型ドーパントとして添加（ドーピング）していないのにも拘わらず、成長中の結晶に不可避的にＣが自然に混入してしまう場合の当該Ｃの濃度をいう。
ここで、Ｃのバックグラウンド濃度とは、意図的にＣをｐ型ドーパントとして添加（ドーピング）していないのにも拘わらず、成長中の結晶に不可避的にＣが自然に混入してしまう場合の当該Ｃの濃度をいう。
第６の発明は、第１、２の発明において、前記第二層は、前記Ｓｉ以外のｎ型ドーパントとしてＳｅ又はＴｅのいずれかを用いていることを特徴とするトランジスタ用エピタキシャルウエハである。
第７の発明は、第１、２の発明において、前記第二層は、前記Ｃのバックグラウンド濃度が１×１０１８ｃｍ−３以下であることを特徴とするトランジスタ用エピタキシャルウエハである。
第８の発明は、第１、２の発明において、前記ｎ型ＩｎＧａＡｓ均一組成層は、ｎ型ドーパントとしてＳｅ又はＴｅをドープしたものであることを特徴とするトランジスタ用エピタキシャルウエハである。
第９の発明は、第１、２の発明において、前記基板は、ＧａＡｓ、Ｓｉ又はＩｎＰのいずれからなることを特徴とするトランジスタ用エピタキシャルウエハである。
第１０の発明は、基板上に順次形成されたｎ型サブコレクタ層、ｎ型コレクタ層、ｐ型ベース層及びｎ型エミッタ層と、ＳｉがドーピングされたＩｎ組成の低い第一層及びＳｉ以外のｎ型ドーパントがドーピングされると共に前記第一層よりもＩｎ組成が高く且つ前記第一層上に設けられた第二層を含むｎ型ＩｎＧａＡｓ不均一組成層と、Ｉｎ組成が均一で且つ前記ｎ型ＩｎＧａＡｓ不均一組成層上に形成されたｎ型ＩｎＧａＡｓ均一組成層から構成されて前記エミッタ層上に設けられたｎ型ＩｎＧａＡｓノンアロイ層と、前記ｎ型ＩｎＧａＡｓ均一組成層上に設けられたエミッタ電極と、前記ｐ型ベース層上に設けられたベース電極と、前記ｎ型サブコレクタ層上に設けられたコレクタ電極と、を備えたことを特徴とするトランジスタである。
本発明によれば、ｎ型ＩｎＧａＡｓノンアロイ層を低抵抗化、かつ表面の平坦化することができる。したがって、ヘテロ接合バイポーラトランジスタや高電子移動度トランジスタを作製すると、良好なオーミックを取ることができるため、消費電力を低減でき、エミッタ注入効率を改善できる。
以下、本発明を図示の実施の形態に基づいて説明する。
（ノンアロイ層の検討）
既述したように、図７に示すＨＢＴ３００のｎ型ＩｎＧａＡｓノンアロイ層１４の均一組成層１６にＳｅを使い、ｎ型ＩｎＧａＡｓノンアロイ層のリニアグレーデッド層１５にＳｉを使った場合でも、Ｉｎ組成などの成長条件によっては、リニアグレーデッド層１５は低抵抗にならない。そこで、本発明者は、あらためてＩｎＧａＡｓノンアロイ層１４をエピタキシャル成長する場合の原料からの検討を行った。
既述したように、図７に示すＨＢＴ３００のｎ型ＩｎＧａＡｓノンアロイ層１４の均一組成層１６にＳｅを使い、ｎ型ＩｎＧａＡｓノンアロイ層のリニアグレーデッド層１５にＳｉを使った場合でも、Ｉｎ組成などの成長条件によっては、リニアグレーデッド層１５は低抵抗にならない。そこで、本発明者は、あらためてＩｎＧａＡｓノンアロイ層１４をエピタキシャル成長する場合の原料からの検討を行った。
ＩｎＧａＡｓノンアロイ層１４をエピタキシャル成長する場合、通常、Ｉｎ原料として、トリメチルインジウム（ＴＭＩ：Ｉｎ（ＣＨ３）３）、Ｇａ原料としてトリエチルガリウム（ＴＥＧ：Ｇａ（Ｃ２Ｈ５）３）、Ａｓ原料としてアルシンガス（ＡｓＨ３）を使用する。またｎ型ドーパントの原料ガスとして、セレンガス（Ｈ２Ｓｅ）又はジシランガス（Ｓｉ2Ｈ６）を用いる。また、ｎ型化は、ＩｎＧａＡｓノンアロイ層１４中にＳｅ又はＳｉをドーピングすることで達成している。
原料のＴＭＩ及びＴＥＧには、Ｃ（炭素）が含まれている。このＣが、気相成長法という製法上、ＩｎＧａＡｓノンアロイ層１６中にバックグラウンド濃度として不可避的に混入される。Ｃはｐ型なので、Ｃバックグラウンド濃度が高いと、Ｓｅ又はＳｉのｎ型の一部が打ち消され、結果としてリニアグレーデッド層１５の抵抗値が上がる。この抵抗値を上げるＣバックグラウンド濃度は、リニアグレーデッド層１５のＩｎ組成、及びドーパントと関係があると推測される。
そこで、本発明者は、Ｃバックグラウンド濃度に着目して、Ｉｎ組成とドーパントとの関係を、二次イオン分析（ＳＩＭＳ）で調べてみた。
（ノンアロイ層の分析結果）
図２は、グレーデッド層にＳｉをドーピングした場合のノンアロイ層の分析プロファイルを示す。図２から明らかなように、ｎ型ドーパントとしてＳｉをＩｎ組成が変化するリニアグレーデッド層１５にドープすると、Ｉｎ組成の高低にかかわらずリニアグレーデッド層１５におけるＣバックグラウンド濃度（図２中、Ｃで示す）は１×１０１７ａｔｏｍｓ／ｃｃ（１×１０１７ｃｍ−３）よりも低い。しかし、Ｓｉ濃度は１×１０１９ｃｍ−３程度しか混入せず、あまりキャリア濃度が高くならないことがわかった。
図２は、グレーデッド層にＳｉをドーピングした場合のノンアロイ層の分析プロファイルを示す。図２から明らかなように、ｎ型ドーパントとしてＳｉをＩｎ組成が変化するリニアグレーデッド層１５にドープすると、Ｉｎ組成の高低にかかわらずリニアグレーデッド層１５におけるＣバックグラウンド濃度（図２中、Ｃで示す）は１×１０１７ａｔｏｍｓ／ｃｃ（１×１０１７ｃｍ−３）よりも低い。しかし、Ｓｉ濃度は１×１０１９ｃｍ−３程度しか混入せず、あまりキャリア濃度が高くならないことがわかった。
また、図３は、グレーデッド層にＳｅをドーピングした場合のノンアロイ層の分析プロファイルを示す。図３から明らかなように、Ｉｎ組成がリニアに変化するリニアグレーデッド層１５に、ｎ型ドーパントとしてＳｅをドープすると、Ｉｎ組成の高低にかかわらずリニアグレーデッド層１５におけるＳｅ濃度は１．０×１０１９ｃｍ−３〜１．０×１０２０ｃｍ−３と高い濃度を示す。また、Ｃバックグラウンド濃度（図３中、Ｃで示す）は、Ｉｎ組成が０．３５を超す高い層では１．０×１０１８ｃｍ−３以下と低い値を示すが、Ｉｎ組成が０〜０．３５と低い層では、図３の斜線部で示すように、１×１０１８ｃｍ−３〜３×１０１８ｃｍ−３の高いＣバックグラウンド濃度が存在していることがわかった。この濃度の高い部分が高抵抗成分になるものと判断される。また、高抵抗成分の存在により、ＨＢＴの消費電力の増加や、熱の発生による注入効率の低下を招来することになる。
従って、リニアグレーデッド層１５の全域にＳｉをドープするのではなく、リニアグレーデッド層１５のうち、下層にＳｉを上層にＳｅをドープするのが良い。その場合、Ｓｅをどこまでドープしたらよいか、すなわち下層と上層との境界をどこにしたらよいかが問題となる。この問題は、上記結果から、リニアグレーデッド層１５のうち、Ｉｎ組成が０から０．３５までの層では、Ｃバックグラウンド濃度の高い部分（図３の斜線部）を出現させないために、ｎ型ドーパントであるＳｉがドープされていることが好ましい。Ｉｎ組成が０．３５を超える層では、ｎ型ドーパント濃度を上げるために、ＳｉではなくＳｅがドープされていることが好ましいと推測される。
そこで、実際にノンアロイ層１４を構成するリニアグレーデッド層１５のうち、Ｉｎ組成が０から０．３５の層にＳｉをドープし、Ｉｎ組成が０．３５を超える層にはＳｅをドープして、ＨＢＴ用エピタキシャルウエハを製造し、このウエハを用いて、Ｉｎ組成の均一な均一組成層上にエミッタ電極１１を設け、ベース層４上にベース電極１２を設け、サブコレクタ層２上にコレクタ電極１３を設けて、図７に示すようなＨＢＴを作製した。
図４は、Ｉｎ組成に応じてリニアグレーデッド層にＳｉ、Ｓｅをドープしたエピタキシャルウエハを用いたＨＢＴのノンアロイ層のＳＩＭＳ分析プロファイル結果を示す。推測通り、Ｉｎ組成が０．３５を超える層では、Ｓｅ濃度を１．０×１０１９ｃｍ−３と高くすることができていた。また、リニアグレーデッド層１５のＣバックグラウンド濃度はＩｎ組成の全域にわたって、１×１０１７ｃｍ−３程度に低下している。
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係るＨＢＴ用エピタキシャルウエハを示す。このＨＢＴエピタキシャルウエハ１００は上述した結果をふまえてなされたものであり、ｎ型ＩｎＧａＡｓノンアロイ層１０のＩｎ０→ｘＧａ１→１−ｘＡｓグレーデッド層１０ａにおいて、Ｉｎ組成０〜０．３５の間はドーパントにＳｉを用い、残りのＩｎ組成０．３５から均一Ｉｎ組成までの間はＳｅをドーピングしている。
図１は、本発明の第１の実施の形態に係るＨＢＴ用エピタキシャルウエハを示す。このＨＢＴエピタキシャルウエハ１００は上述した結果をふまえてなされたものであり、ｎ型ＩｎＧａＡｓノンアロイ層１０のＩｎ０→ｘＧａ１→１−ｘＡｓグレーデッド層１０ａにおいて、Ｉｎ組成０〜０．３５の間はドーパントにＳｉを用い、残りのＩｎ組成０．３５から均一Ｉｎ組成までの間はＳｅをドーピングしている。
ＨＢＴ用エピタキシャルウエハ１００は、半絶縁性ＧａＡｓ基板１上に、ｎ型ＧａＡｓ層（例えば、厚さ５００ｎｍ、キャリア濃度３×１０１８ｃｍ−３）からなるｎ型サブコレクタ層２と、ｎ型ＧａＡｓ層（例えば、厚さ７００ｎｍ、キャリア濃度１×１０１６ｃｍ−３）からなるｎ型コレクタ層３と、ｐ型ＧａＡｓ層（例えば、厚さ８０ｎｍ、キャリア濃度４×１０１９ｃｍ−３）からなるｐ型ベース層４と、ｎ型ＩｎｘＧａ１−ｘＰ層（ｘ＝０．４８）（例えば、厚さ４０ｎｍ、キャリア濃度３×１０１７ｃｍ−３）からなるｎ型エミッタ層５と、ｎ型ＧａＡｓ層（例えば、厚さ１００ｎｍ、キャリア濃度３×１０１８ｃｍ−３）からなるｎ型エミッタコンタクト層６と、ｎ型ＩｎＧａＡｓノンアロイ層１０（例えば、厚さ８０ｎｍ）とを順に積層して構成されている。
ｎ型ＩｎＧａＡｓノンアロイ層１０は、Ｉｎ組成を０から徐々に大きくしたグレーデッド層１０ａ（例えば、厚さ４０ｎｍ）及びＩｎ組成が均一な均一組成層９（例えば、厚さ４０ｎｍ）とから構成されており、グレーデッド層１０ａのＩｎ組成の最終値は、均一組成層９のＩｎ組成の値と一致している。
上記グレーデッド層１０ａは、次の二つの層に分かれている。すなわち、ｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０→０．３５）（例えば、厚さ２０ｎｍ）からなるｎ型の第一グレーデッド層７と、ｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０．３５→０．５）（例えば、厚さ２０ｎｍ）からなるｎ型の第二グレーデッド層８とである。
また、均一組成層９は、Ｓｅをドーピングしたｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０．５）（例えば、厚さ４０ｎｍ、キャリア濃度＞１×１０１９ｃｍ−３）からなっている。
第一グレーデッド層７には、Ｃバックグラウンド濃度を低く抑えるように作用するＳｉをドーピングしてある。そのキャリア濃度は、５×１０１８ｃｍ−３以上としている。この第一グレーデッド層７の成長温度は４５０〜７５０℃で、好ましくは５００〜６００℃がよい。第二グレーデッド層８には、キャリア濃度を高めるために機能するＳｅをドーピングしてある。そのキャリア濃度は、１×１０１９ｃｍ−３以上としている。第二グレーデッド層８の成長温度は、好ましくは４００〜５５０℃がよい。また、さらに好ましくは第一グレーデッド層７の成長温度よりも第二グレーデッド層８の成長温度が低い方が好ましい。
このＨＢＴ用エピタキシャルウエハ１００の二次イオン分析によるＣ、Ｓｅ、Ｓｉ、Ｉｎ組成の分布の測定結果が、既に説明した図４である。なお、同じく既に説明した図２及び図３は、図１において、グレーデッド層１０ａの全域にＳｅ、ＳｉをそれぞれドープしたときのＨＢＴ用エピタキシャルウエハ１００の組成の分布測定結果である。
（第１の実施の形態の効果）
第１の実施の形態によれば、次のような効果がある。
ｎ型ＩｎＧａＡｓグレーデッド層１０ａを、Ｉｎ組成の低い第一グレーデッド層７と、この第一グレーデッド層７よりもＩｎ組成の高い第二グレーデッド層８とから構成して、第一グレーデッド層７にＳｉをドーピングし、第二グレーデッド層８にＳｅをドーピングする場合、第一グレーデッド層７と第二グレーデッド層８との境界をどこにするかが問題になるが、Ｃバックグランド濃度に着目して、第一グレーデッド層７と第二グレーデッド層８との境界をＩｎ組成で決めるようにしたので、Ｃバックグラウンド濃度の高濃度化による高抵抗成分により、ｎ型ＩｎＧａＡｓノンアロイ層１０の抵抗値が上がることを抑制することができる。
第１の実施の形態によれば、次のような効果がある。
ｎ型ＩｎＧａＡｓグレーデッド層１０ａを、Ｉｎ組成の低い第一グレーデッド層７と、この第一グレーデッド層７よりもＩｎ組成の高い第二グレーデッド層８とから構成して、第一グレーデッド層７にＳｉをドーピングし、第二グレーデッド層８にＳｅをドーピングする場合、第一グレーデッド層７と第二グレーデッド層８との境界をどこにするかが問題になるが、Ｃバックグランド濃度に着目して、第一グレーデッド層７と第二グレーデッド層８との境界をＩｎ組成で決めるようにしたので、Ｃバックグラウンド濃度の高濃度化による高抵抗成分により、ｎ型ＩｎＧａＡｓノンアロイ層１０の抵抗値が上がることを抑制することができる。
また、高抵抗成分の存在は、ウエハから製作されるＨＢＴの消費電力の増加や、熱の発生による注入効率の低下を招来するが、Ｃバックグラウンド濃度を抑制できるので、そのようなことがなくなる。さらに、高抵抗成分を無くすために、Ｓｅ等のｎ型ドーパントの過剰ドーピングを施すこともなくなるので、これに起因してＳｅ等のｎ型ドーパントの炉内メモリー効果が発生する等の問題も解消できる。
また、Ｉｎ組成が０から０．３５と低い第一グレーデッド層７にｎ型ドーパントであるＳｉがドープされているので、Ｃバックグラウンド濃度が低く、キャリア濃度もある程度は高いレベルに保持できる。また、Ｉｎ組成が０．３５を超える高い第二グレーデッド層８にはＳｅがドープされているので、Ｃバックグラウンド濃度を低く保つことができるとともに、１×１０１９ｃｍ−３以上の高いｎ型キャリア濃度を得ることができる。その結果、グレーデッド層１０ａをＳｉでドーピングした場合に比べ、グレーデッド層１０ａの低抵抗化を実現することができる。
また、グレーデッド層１０ａの全域にＳｉをドーピングすると、どうしてもＩｎＧａＡｓ成長温度が高くなるため表面凹凸が悪くなるが、本実施の形態では、グレーデッド層１０ａのうち、第一グレーデッド層７のみにＳｉがドーピングされ、残りの第二グレーデッド層８にはＳｅがドーピングされるため、表面凹凸が改善され、ＩｎＧａＡｓ層の平坦化を実現することができる。
［第２の実施の形態］
図５は、本発明の第２の実施の形態に係るＨＢＴを示す。このＨＢＴ２００は、図１に示した第１の実施の形態のエピタキシャルウエハを用いて構成したものである。
図５は、本発明の第２の実施の形態に係るＨＢＴを示す。このＨＢＴ２００は、図１に示した第１の実施の形態のエピタキシャルウエハを用いて構成したものである。
ＨＢＴ２００は、半絶縁性ＧａＡｓ基板１上に、ｎ型ＧａＡｓ層からなるｎ型サブコレクタ層２と、ｎ型ＧａＡｓ層からなるｎ型コレクタ層３と、ｐ型ＧａＡｓ層からなるｐ型ベース層４と、ｎ型ＩｎｘＧａ１−ｘＰ層（ｘ＝０．４８）からなるｎ型エミッタ層５と、ｎ型ＧａＡｓ層からなるｎ型エミッタコンタクト層６と、ｎ型ＩｎＧａＡｓノンアロイ層１０とを順次積層したエピタキシャルウエハを主体に構成されている。
ｎ型ＩｎＧａＡｓノンアロイ層１０は、Ｓｉがドーピングされた第一グレーデッド層７と、Ｓｅがドーピングされた第二グレーデッド層８と、Ｓｅをドーピングしたｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０．５）からなる均一組成層９とを備えて構成されている。
更に、均一組成層９上にエミッタ電極１１が形成され、ｐ型ベース層４上にベース電極１２が形成され、ｎ型サブコレクタ層２上にコレクタ電極１３が形成されている。エミッタ接地で動作させる場合、ベース電極１２及びコレクタ電極１３に正の電圧Ｖｂ，Ｖｃを印加し、ベース電極１２より信号入力としてベース電流Ｉｂを流し、出力となるコレクタ電流Ｉｃを制御することにより、トランジスタとして動作する。
（第２の実施の形態の効果）
第２の実施の形態によれば、第１の実施の形態の効果に記載した効果を有するエピタキシャルウエハを用いたことにより、消費電力を低減でき、エミッタ注入効率を改善したＨＢＴを得ることができる。
第２の実施の形態によれば、第１の実施の形態の効果に記載した効果を有するエピタキシャルウエハを用いたことにより、消費電力を低減でき、エミッタ注入効率を改善したＨＢＴを得ることができる。
［他の実施の形態］
なお、本発明は、上記各実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々な変形が可能である。
なお、本発明は、上記各実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々な変形が可能である。
例えば、上記実施の形態では、均一組成層９のＩｎ組成を０．５と固定したが、均一Ｉｎ組成は０．４〜０．７の任意の値に固定してもよい。
また、ｎ型ＩｎＧａＡｓ不均一組成層（グレーデッド層１０ａ）が、Ｉｎ組成が０から徐々に大きくなるリニアグレーデッド層である場合について説明したが、Ｉｎ組成をステップ状に変えたステップグレーデッド層であってもよい。さらに、グレーデッド層ではなく、第一層のＩｎ組成が０〜０．３５の範囲内にあり、第二層のＩｎ組成が０．３５から均一組成層のＩｎ組成の値までの範囲内にある不均一組成層であってもよい。
また、上記実施の形態では、第二層のｎ型ドーパントとしてＳｅを用いたが、Ｓｅに代えてＴｅをドープするようにしてもよい。本実施の形態では、基板１の材料をＧａＡｓとしたが、Ｓｉ又はＩｎＰでもよい。
次に、本発明の実施例について説明する。
表１は、本発明に係る実施例１と、比較例１〜３の評価結果を示す。
表１は、本発明に係る実施例１と、比較例１〜３の評価結果を示す。
表１において、「垂直抵抗」はベース・エミッタ間の深さ方向の抵抗であり、「簡易信頼性」は１００ＫＡ／ｃｍ２上の通電試験であり、「コレクタ層中Ｓｅメモリー濃度」は連続してエピタキシャル成長を行った際、２回目のエピタキシャル成長のコレクタ層に混入されたＳｅ濃度である。
実施例１及び比較例１〜３は、ＧａＡｓ基板１〜Ｓｉ−ＧａＡｓエミッタコンタクト層６までの層構造及び各層の組成は同一であり、ノンアロイ層の組成のみが異なっている。すなわち、ノンアロイ層を除く部分は、ＧａＡｓ基板１上に、Ｓｉ−ＧａＡｓサブコレクタ２、Ｓｉ−ＧａＡｓコレクタ３、Ｃ−ＧａＡｓベース４、Ｓｉ−ＩｎＧａＰエミッタ５及びＳｉ−ＧａＡｓエミッタコンタクト層６を順次設けた構成になっている。
実施例１は、第１の実施の形態に示したＨＢＴ用エピタキシャルウエハ１００によるものであり、第一グレーデッド層７をＳｉドープＩｎ０→０．３５ＧａＡｓとし、第二グレーデッド層８をＳｅドープＩｎ０．３５→ｘＧａＡｓとし、均一組成層９をＳｅドープＩｎｘＧａＡｓとした組成を有している。ここで、ｘは、表１に示す様に、ｘ＝０．４，０．５，０．６とした。
比較例１は図９（ａ）に示す構造のＨＢＴ用エピタキシャルウエハ、比較例２は図９（ｂ）に示す構造のＨＢＴ用エピタキシャルウエハ、及び比較例３は図９（ｃ）に示す構造のＨＢＴ用エピタキシャルウエハによるものである。
比較例１のＨＢＴ用エピタキシャルウエハ４００は、図９（ａ）に示すように、ＳｉドープＩｎ０→０．３５ＧａＡｓからなるグレーデッド層２１と、ＳｉドープＩｎ０．３５→ｘＧａＡｓからなるグレーデッド層２２と、ＳｅドープＩｎｘＧａＡｓ均一組成層２３とを、ｎ型ＧａＡｓエミッタコンタクト層６上に順次形成したノンアロイ層３０を有している。ここで、ｘは、表１に示す様に、ｘ＝０．４，０．５，０．６とした。
比較例２のＨＢＴ用エピタキシャルウエハ５００は、図９（ｂ）に示すように、ＳｉドープＩｎ０→０．３５ＧａＡｓからなるグレーデッド層２１と、ＳｉドープＩｎ０．３５→ｘＧａＡｓからなるグレーデッド層２２と、ＳｉドープＩｎｘＧａＡｓ均一組成層２４とを、ｎ型ＧａＡｓエミッタコンタクト層６上に順次形成したノンアロイ層４０を有している。ここで、ｘは、表１に示す様に、ｘ＝０．４，０．５，０．６とした。
比較例３のＨＢＴ用エピタキシャルウエハ６００は、図９（ｃ）に示すように、ＳｅドープＩｎ０→０．３５ＧａＡｓからなるグレーデッド層２５と、ＳｅドープＩｎ０．３５→ｘＧａＡｓからなるグレーデッド層２６と、ＳｅドープＩｎｘＧａＡｓ均一組成層２３とを、ｎ型ＧａＡｓエミッタコンタクト層６上に順次形成したノンアロイ層５０を有している。ここで、ｘは、表１に示す様に、ｘ＝０．４，０．５，０．６とした。
表１から明らかなように、実施例１は、比較例３と比べて簡易信頼性に遜色はなく、また、表面平坦性、接触抵抗及び垂直抵抗による総合評価は、比較例１〜３に比べて良好な結果が得られている。なお、比較例２において、コレクタ層中メモリー濃度が「無」となったのは、Ｓｅを使用していないためである。
図６は、実施例１のＨＢＴ用エピタキシャルウエハ１００においてノンアロイ層１０ａを酸系のエッチング液によりエッチングを行った場合の表面状態を示す。図６と図８を比べて明らかなように、実施例１は、均一組成層９にＳｅがドープされているため、表面の平坦性が得られている。
図１０は、実施例２における高電子移動度トランジスタ用エピタキシャルウエハを示し、（ａ）は実施例２の高電子移動度トランジスタ用エピタキシャルウエハを示す構造図、（ｂ）は比較例４の高電子移動度トランジスタ用エピタキシャルウエハを示す構造図である。
実施例２の高電子移動度トランジスタ用(Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ)エピタキシャルウエハ７００は、半絶縁性ＧａＡｓ基板６１上に、アンドープＧａＡｓバッファ層６２、Ｓｉドープｎ型電子供給層６３、アンドープＡｌxＧａ1-xＡｓスペーサ層６４、アンドープＩｎxＧａ1-xＡｓチャネル層６５、アンドープＡｌxＧａ1-xＡｓスペーサ層６６、Ｓｉドープｎ型電子供給層６７、アンドープＡｌxＧａ1-xＡｓショットキー層６８、アンドープＩｎＧａＰスペーサ層６９を順次積層し、更にその上に、ｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０→０．３５）（例えば、厚さ２０ｎｍ）７０からなるｎ型の第一グレーデッド層と、ｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０．３５０→０．５）（例えば、厚さ２０ｎｍ）７１からなるｎ型の第二グレーデッド層と、Ｓｅをドーピングしたｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０．５）（例えば、厚さ４０ｎｍ、キャリア濃度＞１×１０１９ｃｍ−３）７２とを積層することによって形成されている。
比較例４のＨＥＭＴ用エピタキシャルウエハ８００は、実施例２のＨＥＭＴ用エピタキシャルウエハ７００と同様に、半絶縁性ＧａＡｓ基板６１上にアンドープＩｎＧａＰスペーサ層６９までの結晶成長層を順次設けた構成を有し、アンドープＩｎＧａＰスペーサ層６９上にＳｅをドーピングしたｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０→０．５）７３と、Ｓｅをドーピングしたｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０．５）７４からなるグレーデッド層１０ａを設けたものである。
上記した実施例２のＨＥＭＴ用エピタキシャルウエハ８００より作製した高電子移動度トランジスタは、ヘテロ接合バイポーラトランジスタと同様に従来構造である比較例４に対し垂直方向の抵抗低減だけでなく、ノンアロイ層作製に使用するＳｅのトータル流量減少（従来：０．９Ｌ、本発明品：０．７Ｌ）効果によるＳｅ濃度のメモリーも低減した（従来：１．０×１０１７ｃｍ−３、本発明品：１．０×１０１６ｃｍ−３）。尚、ＨＥＭＴ用エピタキシャルウエハで重要である移動度について表２に示す。
表２に示すように、本実施例に示す構造を適用することによる特性劣化は発生しなかった。上記した構造におけるピンチオフ電圧Ｖｐ：２．５Ｖに対し、移動度は５６００（ｃｍ２／Ｖ・ｓ）が得られており、比較例４におけるピンチオフ電圧Ｖｐ：２．５Ｖに対し、移動度は５４５０（ｃｍ２／Ｖ・ｓ）と同等レベル以上であり、Ｃバックグラウンド濃度低減の効果も見られた。
１ 半絶縁性ＧａＡｓ基板
２ ｎ型サブコレクタ層
３ ｎ型コレクタ層
４ ｐ型ベース層
５ ｎ型エミッタ層
６ ｎ型エミッタコンタクト層
７ 第一グレーデッド層（第一層）
８ 第二グレーデッド層（第二層）
９ 均一組成層
１０ ｎ型ＩｎＧａＡｓノンアロイ層
１０ａ グレーデッド層（不均一組成層）
１１ エミッタ電極
１２ ベース電極
１３ コレクタ電極
１４ ｎ型ＩｎＧａＡｓノンアロイ層
１５ リニアグレーデッド層
１６ ノンアロイ層
１７ 突起物
２１ ＳｉドープＩｎ０→０．３５ＧａＡｓ
２２ ＳｉドープＩｎ０．３５→ｘＧａＡｓグレーデッド層
２３ ＳｅドープＩｎｘＧａＡｓ均一組成層
２４ ＳｉドープＩｎｘＧａＡｓ均一組成層
２５ ＳｅドープＩｎ０→０．３５ＧａＡｓグレーデッド層
２６ ＳｅドープＩｎ０．３５→ｘＧａＡｓからなるグレーデッド層
３０，４０，５０ ノンアロイ層
６１ 半絶縁性ＧａＡｓ基板
６２ アンドープＧａＡｓバッファ層
６３ Ｓｉドープｎ型電子供給層
６４ アンドープＡｌxＧａ1-xＡｓスペーサ層
６５ アンドープＩｎxＧａ1-xＡｓチャネル層
６６ アンドープＡｌxＧａ1-xＡｓスペーサ層
６７ Ｓｉドープｎ型電子供給層
６８ アンドープＡｌxＧａ1-xＡｓショットキー層
６９ アンドープＩｎＧａＰスペーサ層
７０ ｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０→０．３５）
７１ ｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０．３５０→０．５）
７２ ｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０．５）
７３ ｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０→０．５）
７４ ｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０．５）
１００，４００，５００，６００ ＨＢＴ用エピタキシャルウエハ
２００，３００ ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
７００，８００ ＨＥＭＴ用エピタキシャルウエハ
２ ｎ型サブコレクタ層
３ ｎ型コレクタ層
４ ｐ型ベース層
５ ｎ型エミッタ層
６ ｎ型エミッタコンタクト層
７ 第一グレーデッド層（第一層）
８ 第二グレーデッド層（第二層）
９ 均一組成層
１０ ｎ型ＩｎＧａＡｓノンアロイ層
１０ａ グレーデッド層（不均一組成層）
１１ エミッタ電極
１２ ベース電極
１３ コレクタ電極
１４ ｎ型ＩｎＧａＡｓノンアロイ層
１５ リニアグレーデッド層
１６ ノンアロイ層
１７ 突起物
２１ ＳｉドープＩｎ０→０．３５ＧａＡｓ
２２ ＳｉドープＩｎ０．３５→ｘＧａＡｓグレーデッド層
２３ ＳｅドープＩｎｘＧａＡｓ均一組成層
２４ ＳｉドープＩｎｘＧａＡｓ均一組成層
２５ ＳｅドープＩｎ０→０．３５ＧａＡｓグレーデッド層
２６ ＳｅドープＩｎ０．３５→ｘＧａＡｓからなるグレーデッド層
３０，４０，５０ ノンアロイ層
６１ 半絶縁性ＧａＡｓ基板
６２ アンドープＧａＡｓバッファ層
６３ Ｓｉドープｎ型電子供給層
６４ アンドープＡｌxＧａ1-xＡｓスペーサ層
６５ アンドープＩｎxＧａ1-xＡｓチャネル層
６６ アンドープＡｌxＧａ1-xＡｓスペーサ層
６７ Ｓｉドープｎ型電子供給層
６８ アンドープＡｌxＧａ1-xＡｓショットキー層
６９ アンドープＩｎＧａＰスペーサ層
７０ ｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０→０．３５）
７１ ｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０．３５０→０．５）
７２ ｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０．５）
７３ ｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０→０．５）
７４ ｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０．５）
１００，４００，５００，６００ ＨＢＴ用エピタキシャルウエハ
２００，３００ ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
７００，８００ ＨＥＭＴ用エピタキシャルウエハ
Claims (10)
- 基板と、
前記基板上に順次形成されたｎ型コレクタ層、ｐ型ベース層及びｎ型エミッタ層と、
前記ｎ型エミッタ層上に設けられると共にＩｎ組成が均一でないｎ型ＩｎＧａＡｓ不均一組成層及び前記ｎ型ＩｎＧａＡｓ不均一組成層上に形成されると共にＩｎ組成が均一なｎ型ＩｎＧａＡｓ均一組成層から構成されたｎ型ＩｎＧａＡｓノンアロイ層とを備え、
前記ｎ型ＩｎＧａＡｓ不均一組成層は、ＳｉがドーピングされたＩｎ組成の低い第一層と、前記第一層上に設けられると共に、Ｓｉ以外のｎ型ドーパントがドーピングされ且つ前記第一層よりもＩｎ組成の高い第二層とから構成されていることを特徴とするトランジスタ用エピタキシャルウエハ。 - 基板と、
前記基板上に順次形成されたバッファ層、電子供給層、チャネル層、及びショットキー層と、前記ショットキー層上に設けられると共にＩｎ組成が均一でないｎ型ＩｎＧａＡｓ不均一組成層及び前記ｎ型ＩｎＧａＡｓ不均一組成層上に形成されると共にＩｎ組成が均一なｎ型ＩｎＧａＡｓ均一組成層から構成されたｎ型ＩｎＧａＡｓノンアロイ層とを備え、
前記ｎ型ＩｎＧａＡｓ不均一組成層は、ＳｉがドーピングされたＩｎ組成の低い第一層と、前記第一層上に設けられると共に、Ｓｉ以外のｎ型ドーパントがドーピングされ且つ前記第一層よりもＩｎ組成の高い第二層とから構成されていることを特徴とするトランジスタ用エピタキシャルウエハ。 - 前記ｎ型ＩｎＧａＡｓ不均一組成層は、Ｉｎ組成が０から徐々に大きくなるグレーデッド層であり、前記第一層のＩｎ組成が０〜０．３５であり、前記第二層のＩｎ組成が０．３５よりも大きく、前記第二層の前記均一組成層との界面近傍のＩｎ組成の最終値が前記均一組成層のＩｎ組成の値と一致していることを特徴とする請求項１又は２に記載のトランジスタ用エピタキシャルウエハ。
- 前記第一層は、Ｉｎ組成が０〜０．３５の範囲内にあり、
前記第二層は、Ｉｎ組成が０．３５から前記均一組成層のＩｎ組成の値と一致する範囲内にあることを特徴とする請求項１又は２に記載のトランジスタ用エピタキシャルウエハ。 - 前記第一層は、前記Ｉｎ組成でのＣ（炭素）のバックグラウンド濃度が１×１０１８ｃｍ−３以下であることを特徴とする請求項１乃至４のいずれかに記載のトランジスタ用エピタキシャルウエハ。
- 前記第二層は、前記Ｓｉ以外のｎ型ドーパントとしてＳｅ又はＴｅのいずれかを用いていることを特徴とする請求項１又は２に記載のトランジスタ用エピタキシャルウエハ。
- 前記第二層は、前記Ｃのバックグラウンド濃度が１×１０１８ｃｍ−３以下であることを特徴とする請求項１又は２に記載のトランジスタ用エピタキシャルウエハ。
- 前記ｎ型ＩｎＧａＡｓ均一組成層は、ｎ型ドーパントとしてＳｅ又はＴｅをドープしたものであることを特徴とする請求項１又は２に記載のトランジスタ用エピタキシャルウエハ。
- 前記基板は、ＧａＡｓ、Ｓｉ又はＩｎＰのいずれからなることを特徴とする請求項１又は２に記載のトランジスタ用エピタキシャルウエハ。
- 基板上に順次形成されたｎ型サブコレクタ層、ｎ型コレクタ層、ｐ型ベース層及びｎ型エミッタ層と、
ＳｉがドーピングされたＩｎ組成の低い第一層及びＳｉ以外のｎ型ドーパントがドーピングされると共に前記第一層よりもＩｎ組成が高く且つ前記第一層上に設けられた第二層を含むｎ型ＩｎＧａＡｓ不均一組成層と、Ｉｎ組成が均一で且つ前記ｎ型ＩｎＧａＡｓ不均一組成層上に形成されたｎ型ＩｎＧａＡｓ均一組成層から構成されて前記エミッタ層上に設けられたｎ型ＩｎＧａＡｓノンアロイ層と、
前記ｎ型ＩｎＧａＡｓ均一組成層上に設けられたエミッタ電極と、
前記ｐ型ベース層上に設けられたベース電極と、
前記ｎ型サブコレクタ層上に設けられたコレクタ電極と、
を備えたことを特徴とするトランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006313513A JP2007189200A (ja) | 2005-12-13 | 2006-11-20 | トランジスタ用エピタキシャルウエハおよびトランジスタ |
| US11/637,112 US7485946B2 (en) | 2005-12-13 | 2006-12-12 | Transistor epitaxial wafer and transistor produced by using same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005358809 | 2005-12-13 | ||
| JP2006313513A JP2007189200A (ja) | 2005-12-13 | 2006-11-20 | トランジスタ用エピタキシャルウエハおよびトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007189200A true JP2007189200A (ja) | 2007-07-26 |
Family
ID=38231954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006313513A Pending JP2007189200A (ja) | 2005-12-13 | 2006-11-20 | トランジスタ用エピタキシャルウエハおよびトランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7485946B2 (ja) |
| JP (1) | JP2007189200A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012064643A (ja) * | 2010-09-14 | 2012-03-29 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハの製造方法と、トランジスタ用エピタキシャルウェハ |
| JP2015135966A (ja) * | 2014-01-16 | 2015-07-27 | トライクイント・セミコンダクター・インコーポレイテッドＴｒｉＱｕｉｎｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． | ヘテロ接合バイポーラトランジスタ用のエミッタコンタクトエピタキシャル構造およびオーミックコンタクト形成 |
| US9761686B2 (en) * | 2015-06-22 | 2017-09-12 | Sumitomo Chemical Company, Limited | Semiconductor wafer, method of producing semiconductor wafer, and heterojunction bipolar transistor |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101649004B1 (ko) * | 2009-05-26 | 2016-08-17 | 스미또모 가가꾸 가부시키가이샤 | 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스 |
| CN103227253B (zh) * | 2013-04-10 | 2015-10-28 | 湘能华磊光电股份有限公司 | 一种量子阱半导体及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3709832B2 (ja) | 2001-10-30 | 2005-10-26 | 日立電線株式会社 | ヘテロ接合バイポーラトランジスタ |
| US7148557B2 (en) * | 2002-08-29 | 2006-12-12 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and method for fabricating the same |
-
2006
- 2006-11-20 JP JP2006313513A patent/JP2007189200A/ja active Pending
- 2006-12-12 US US11/637,112 patent/US7485946B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012064643A (ja) * | 2010-09-14 | 2012-03-29 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハの製造方法と、トランジスタ用エピタキシャルウェハ |
| JP2015135966A (ja) * | 2014-01-16 | 2015-07-27 | トライクイント・セミコンダクター・インコーポレイテッドＴｒｉＱｕｉｎｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． | ヘテロ接合バイポーラトランジスタ用のエミッタコンタクトエピタキシャル構造およびオーミックコンタクト形成 |
| US9761686B2 (en) * | 2015-06-22 | 2017-09-12 | Sumitomo Chemical Company, Limited | Semiconductor wafer, method of producing semiconductor wafer, and heterojunction bipolar transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070158685A1 (en) | 2007-07-12 |
| US7485946B2 (en) | 2009-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004521485A (ja) | 格子整合されたベース層を有するバイポーラトランジスタ | |
| KR101649004B1 (ko) | 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스 | |
| JP2007189200A (ja) | トランジスタ用エピタキシャルウエハおよびトランジスタ | |
| US6410396B1 (en) | Silicon carbide: germanium (SiC:Ge) heterojunction bipolar transistor; a new semiconductor transistor for high-speed, high-power applications | |
| Li et al. | Metamorphic AlInAs/GaInAs HEMTs on GaAs substrates by MOCVD | |
| US7030462B2 (en) | Heterojunction bipolar transistor having specified lattice constants | |
| JP2013021024A (ja) | トランジスタ素子 | |
| JP2007258258A (ja) | 窒化物半導体素子ならびにその構造および作製方法 | |
| JP2007042936A (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| CN117012814B (zh) | InP基异质结双极性晶体管的外延结构及其制备方法 | |
| JP2015095552A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ素子 | |
| JP2007103925A (ja) | 半導体装置及びその製造方法 | |
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| JP6200375B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| Joe et al. | High-performance InGaP/GaAs HBTs with compositionally graded bases grown by solid-source MBE | |
| JP2010263018A (ja) | トランジスタ素子用エピタキシャルウェハの製造方法 | |
| JP2007235062A (ja) | エピタキシャルウェハ及び電子デバイス並びにｉｉｉ−ｖ族化合物半導体結晶の気相エピタキシャル成長法 | |
| JP3709832B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4695736B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP5543302B2 (ja) | 化合物半導体ウェーハの製造方法及び化合物半導体素子 | |
| JP2004273891A (ja) | ヘテロ接合バイポーラトランジスタ | |
| CN117747430A (zh) | 一种异质结双极晶体管外延片的制备方法 | |
| TW201351638A (zh) | 具高電流增益之異質接面雙極電晶體結構及其製程方法 | |
| US20130341681A1 (en) | Heterojunction bipolar transistor with improved current gain and a fabrication method thereof |