CN103227253B - 一种量子阱半导体及其制造方法 - Google Patents

一种量子阱半导体及其制造方法 Download PDF

Info

Publication number
CN103227253B
CN103227253B CN201310123936.9A CN201310123936A CN103227253B CN 103227253 B CN103227253 B CN 103227253B CN 201310123936 A CN201310123936 A CN 201310123936A CN 103227253 B CN103227253 B CN 103227253B
Authority
CN
China
Prior art keywords
layer
gan layer
ingan
substrate
flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310123936.9A
Other languages
English (en)
Other versions
CN103227253A (zh
Inventor
伍毅龙
谭桂英
王新建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangneng Hualei Optoelectrical Co Ltd
Original Assignee
Xiangneng Hualei Optoelectrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangneng Hualei Optoelectrical Co Ltd filed Critical Xiangneng Hualei Optoelectrical Co Ltd
Priority to CN201310123936.9A priority Critical patent/CN103227253B/zh
Publication of CN103227253A publication Critical patent/CN103227253A/zh
Application granted granted Critical
Publication of CN103227253B publication Critical patent/CN103227253B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Devices (AREA)

Abstract

本发明提供了一种量子阱半导体及其制造方法。该量子阱半导体包括从内向外依次设置的衬底、浅量子阱层、多量子阱发光层,浅量子阱层包括:至少四个InGaN层,靠近衬底的一个InGaN层为第一InGaN层;GaN层,与InGaN层等数量且交叉叠置,靠近衬底的一个GaN层为第一GaN层,第一GaN层设置在衬底与第一InGaN层之间,且第一InGaN层中In的含量为1.95E+19~2.7E+19cm-3,第一InGaN层之外的各InGaN层中In的含量大于3.0E+19cm-3且沿远离衬底的方向递增。该浅量子阱层可以防止反向电流过大,有利于电子通过降低正向电压,减少芯片工作时发热量,提高发光效率。<pb pnum="1" />

Description

一种量子阱半导体及其制造方法
技术领域
本发明涉及半导体领域,具体而言,涉及一种量子阱半导体及其制造方法。
背景技术
以蓝宝石(Al2O3)作为衬底的半导体外延片主要适用于中小尺寸芯片的制备,主要应用领域为小尺寸液晶背光源、数码显示、玩具、仪表等,但是由于以蓝宝石为衬底的半导体外延片制备的中大尺寸芯片由于存在电流拥挤、不易散热造成发光效率低的问题,导致很难将其作为照明用芯片使用,而目前照明所需的中大尺寸芯片主要依赖于进口的以SiC作为衬底的半导体外延片,使得照明器件的成本大大增高。
因此,考虑到以蓝宝石为衬底的半导体外延片的成本较低,如果能够提高其散热效果、光输出功率将会大大降低照明器件的制作成本。申请号为201210426804.9的中国专利申请将低温浅量子阱分为三部分,并采用沿生长方向逐步减小该三部分的铟含量和量子阱垒层的厚度的技术方案实现了提高发光二极管的发光效率的目的。
发明内容
本发明旨在提供一种量子阱半导体及其制造方法,以解决现有技术中以蓝宝石为衬底的半导体外延片制备的中大尺寸芯片的发光效率低的问题。
为了实现上述目的,根据本发明的一个方面,提供了一种量子阱半导体,包括从内向外依次设置的衬底、浅量子阱层、多量子阱发光层,浅量子阱层包括:至少四个InGaN层,靠近衬底的一个InGaN层为第一InGaN层;GaN层,与InGaN层等数量且交叉叠置,靠近衬底的一个GaN层为第一GaN层,第一GaN层设置在衬底与第一InGaN层之间,且第一InGaN层中In的含量为1.95E+19~2.7E+19cm-3,第一InGaN层之外的各InGaN层中In的含量大于3.0E+19cm-3且沿远离衬底的方向递增。
进一步地,上述第一InGaN层之外的各InGaN层中In的含量沿远离衬底的方向等量递增。
进一步地,上述InGaN层和GaN层的个数为四,第一InGaN层之外的InGaN层中In的含量沿远离衬底的方向依次为3.3E+19~3.9E+19cm-3、3.9E+19~4.5E+19/cm-3、4.5E+19~5.4E+19cm-3
进一步地,上述各GaN层中掺杂有硅且硅的含量为0.85E+18~1.15E+18cm-3
进一步地,上述各GaN层的厚度为35~45nm,各InGaN层的厚度为0.7~0.9nm。
进一步地,上述量子阱半导体还包括:在衬底上朝浅量子阱层延伸方向依次设置有GaN缓冲层、无掺杂GaN层、掺杂GaN层、N型电子阻挡层、障壁保护层;以及由多量子阱发光层向外依次设置的空穴注入层、空穴扩展层、P型高温GaN层和欧姆接触层。
根据本发明的另一方面,提供了一种量子阱半导体的制造方法,包括在衬底上外延生长浅量子阱层的过程,浅量子阱层的外延生长过程以高纯氮气为载气且在920~930℃之间的温度下进行,具体包括:步骤A,在通入高纯氨气、三乙基镓和三甲基铟的条件下生长InGaN层步骤B,在通入高纯氨气、三甲基镓的条件下生长GaN层;以及步骤C,至少重复三次步骤A和步骤B以形成至少四层InGaN层和GaN层;其中,步骤A中的三甲基铟的流量为254~351sccm,步骤C中所重复的各步骤A中三甲基铟的流量依次递增。
进一步地,上述步骤C中所重复的各步骤A中三甲基铟的流量依次等量递增。
进一步地,上述步骤C中重复三次步骤A和步骤B以形成四层InGaN层和四层GaN层,各InGaN层的厚度为0.7~0.9nm,各GaN层的厚度为35~45nm,步骤C中所重复的各步骤A中三甲基铟的流量依次为429~507sccm、507~585sccm、585~702sccm。
进一步地,上述步骤B在通入高纯氨气、三甲基镓的同时通入流量为0.58~0.78sccm的硅烷气体生长掺杂有硅的GaN层。
进一步地,在上述衬底上外延生长浅量子阱层的过程之前上述制造方法还包括采用MOCVD法在衬底上依次生长GaN缓冲层、无掺杂GaN层、掺杂GaN层、N型电子阻挡层、障壁保护层的过程;在衬底上外延生长浅量子阱层的过程之后上述制造方法还包括在浅量子阱层上依次生长空穴注入层、空穴扩展层、P型高温GaN层和欧姆接触层的过程。
应用本发明的技术方案,第一InGaN层中In的含量小于目前传统外延工艺所得到的浅量子阱中的铟组分含量,该层铟组分含量较低,对电子有一定的扩展作用,可以递增电子空穴的复合效率,同时可以防止反向电流过大;远离衬底的方向InGaN层中In的含量逐渐递增并且大于传统外延工艺所得到的浅量子阱中的铟组分含量,该层靠近铟组分含量较大的多量子阱发光层,有利于电子通过从而降低了正向电压,正向电压的降低有利于芯片工作时减少发热量,降低结温,提高电子空穴复合效率从而提高具有其的芯片的发光效率。
附图说明
构成本申请的一部分的说明书附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1示出了根据本发明的一种优选的实施例中的量子阱半导体的结构示意图,其中的箭头方向指向外延生长的方向;以及
图2示出了根据本发明的一种优选的实施例中的浅量子阱层的结构示意图,其中的箭头方向指向外延生长的方向。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
在本发明的一种典型的实施方式中,提供了一种量子阱半导体,包括从内向外依次设置的衬底1、浅量子阱层3、多量子阱发光层4,该浅量子阱层3包括:至少四个InGaN层31,靠近衬底1的一个InGaN层31为第一InGaN层;GaN层32,与InGaN层31等数量且交叉叠置,靠近衬底1的一个InGaN层31为第一InGaN层,且第一InGaN层设置在衬底1与第一GaN层之间,第一InGaN层中In的含量为1.95E+19~2.7E+19cm-3,第一InGaN层之外的InGaN层31中In的含量大于3.0E+19cm-3且沿远离衬底1的方向递增。
如图2所示,上述技术方案中的第一InGaN层中In的含量小于目前传统外延工艺所得到的浅量子阱中的铟组分含量,该层铟组分含量较低,对电子有一定的扩展作用,可以递增电子空穴的复合效率,同时可以防止反向电流过大;远离衬底1的方向InGaN层31中In的含量逐渐递增并且大于传统外延工艺所得到的浅量子阱中的铟组分含量,该层铟组分含量较大,有利于电子通过从而降低了正向电压,正向电压的降低有利于芯片工作时减少发热量,降低结温,提高电子空穴复合效率从而提高具有其的芯片的发光效率。
本发明的量子阱半导体的浅量子阱层3中的InGaN层31和GaN层32可以为四层、五层、六层、七层等,其中的铟组分的含量变化也是沿远离衬底1的方向逐渐递增。
上述的第一InGaN层之外的各InGaN层31中In的含量逐渐递增且优选沿远离衬底1的方向等量递增。这种递增方式一方面有利于制作过程中原料气的控制,另一方面有利于提高芯片的质量和良率。
在本发明的一种优选的实施例中,上述浅量子阱层的InGaN层31和GaN层32的个数为四,第一InGaN层之外的InGaN层31中In的含量沿远离衬底1的方向依次为3.3E+19~3.9E+19cm-3、3.9E+19~4.5E+19cm-3、4.5E+19~5.4E+19cm-3
将InGaN层31中的铟组分含量依次设置为3.3E+19~3.9E+19cm-3、3.9E+19~4.5E+19cm-3、4.5E+19~5.4E+19cm-3,更有利于电子通过从而降低了正向电压,而正向电压的降低有利于芯片工作时减少发热量,降低结温,提高电子空穴复合效率从而提高具有其的芯片的发光效率。
上述浅量子阱层的各GaN层32中掺杂有硅且硅的含量为0.85E+18~1.15E+18cm-3,在各GaN层32中掺硅使电子更容易通过,避免具有该量子阱半导体的芯片的正向电压过高。
在本发明的又一种优选的实施例中,上述浅量子阱层的各InGaN层31的厚度为0.7~0.9nm,各GaN层32的厚度为35~45nm。将上述各InGaN层31的厚度控制在0.7~0.9nm之间,各GaN层32的厚度控制在35~45nm之间,既避免了InGaN层31太薄具有该量子阱半导体的芯片正向电压过高以及ESD2000V良率降低的问题,又避免了InGaN层31太厚吸光导致具有该量子阱半导体的芯片光输出功率降低的问题。
如图1所示,在本发明的又一种优选的实施例中,上述量子阱半导体还包括:在衬底1上朝浅量子阱层3延伸方向依次设置有可选择的GaN缓冲层20、无掺杂GaN层21、掺杂GaN层22、N型电子阻挡层23、障壁保护层24;由多量子阱发光层4向外依次设置的空穴注入层51、电流扩展层52、P型高温GaN层53和欧姆接触层54。其中的GaN缓冲层20可以改善无掺杂GaN层21的成膜质量。
在本发明的另一种典型的实施方式中,还提供了一种量子阱半导体的制造方法,包括在衬底上外延生长浅量子阱层的过程,该浅量子阱层的外延生长过程以高纯氮气为载气且在920~930℃之间的温度下进行,具体包括:步骤A,在通入高纯氨气、三乙基镓和三甲基铟的条件下生长InGaN层;步骤B,在通入高纯氨气、三甲基镓的条件下生长GaN层;步骤C,至少重复三次步骤A和步骤B,以形成至少四层InGaN层和GaN层,其中,步骤A中的三甲基铟的流量为254~351sccm,且步骤C中所重复的各步骤A中三甲基铟的流量依次递增。
在上述制造方法中,浅量子阱层的生长时间、压力、三乙基镓的流量、生长气氛均与现有技术中的常规用量一致,采用流量为254~351sccm的三甲基铟得到铟组分含量为1.95E+19~2.7E+19cm-3的第一InGaN层,其铟组分含量更低,对电子有一定的扩展作用,可以增加电子空穴的复合效率,同时可以防止反向电流过大;利用递增三甲基铟的流量外延生长方向逐渐递增InGaN层中铟组分的含量,并且使得第二至第n个InGaN层中铟组分含量大于传统外延工艺所得到的浅量子阱中的铟组分含量,该层靠近铟组分含量较大的多量子阱发光层,有利于电子通过从而降低了正向电压,正向电压的降低有利于芯片工作时减少发热量,降低结温,提高电子空穴复合效率从而提高具有其的芯片的发光效率。
为了更精确地提高量子阱半导体的发光效率和良率,优选步骤C中所重复的各步骤A中三甲基铟的流量依次等量递增。
在本发明的一种优选的实施例中,在上述步骤C中重复三次步骤A和步骤B以形成个数均为四个的InGaN层和GaN层,各InGaN层的厚度为0.7~0.9nm,各GaN层的厚度为35~45nm,步骤C中所重复的各步骤A中三甲基铟的流量依次为429~507sccm、507~585sccm、585~702sccm。通过调节三甲基铟的流量能够实现精确控制各InGaN层中三甲基铟的含量的目的。
上述制造方法的步骤B在通入高纯氨气、三甲基镓的同时通入流量为0.58~0.78sccm的硅烷气体生长掺杂有硅的GaN层。
在本发明的一种优选的实施例中,在衬底上外延生长浅量子阱层的过程之前上述制造方法还包括采用MOCVD法在衬底上依次生长GaN缓冲层、无掺杂GaN层、掺杂GaN层、N型电子阻挡层、障壁保护层的过程;在衬底上外延生长浅量子阱层的过程之后上述制造方法还包括在浅量子阱层上依次生长空穴注入层、空穴扩展层、P型高温GaN层和欧姆接触层的过程。
利用本领域中常用的MCVOD(金属有机化合物化学气相沉淀)法制备量子阱半导体的各层,不仅能够得到性能良好的各功能层,而且工艺过程、参数易控。
以下将结合实施例和对比例进一步说明本发明的有益效果。
实施例1
准备C面蓝宝石图形化衬底,安放在AIXTRON Crius1型MOCVD反应腔的石墨盘上,在衬底设定温度为1280℃、氢气环境中,进行8min时间的热处理,然后将衬底设定温度降至640℃为止,生长压力控制在450Torr,通入流量为60sccm的三甲基镓和流量为10000sccm的高纯氨气2.5min,形成约45nm厚度的GaN缓冲层;将设定温度升温至1230℃,生长压力控制在225Torr,再一次地通入流量为200sccm的三甲基镓和流量为24000sccm的高纯氨气形成3000nm厚度的无掺杂GaN层;生长压力控制在113Torr,设定温度升温至1240℃,在上述的三甲基镓和30000sccm氨气中加入16sccm单甲基硅烷气体,形成约2000nm厚度的掺杂GaN层;在上述的生长压力和生长测温度以及氢气气氛下,通入流量为20sccm的三甲基镓、90sccm的三甲基铝,以及8sccm的单甲基硅烷气体形成约4nm厚度的N型AlGaN电子阻挡层;切换到氮气气氛,生长压力控制在225Torr,设定温度调至950℃,通入流量为14sccm的三甲基镓和33000sccm氨气中加入0.68sccm的单甲基硅烷气体,形成约39nm厚度的掺杂GaN障壁层保护层。
衬底的设定温度维持在920℃时,生长压力控制在225Torr,通过流量为33000sccm的高纯氨气、流量为40sccm的三乙基镓以及351sccm的三甲基铟,形成厚度为0.8nm的第一InGaN层,接着再通入流量95sccm的三甲基镓和0.68sccm的单甲基硅烷气体,形成厚度为40nm的第一GaN层,通入流量为429sccm的三甲基铟形成厚度为0.8nm的第二InGaN层,重复形成第一GaN层的过程形成厚度为40nm的第二GaN层,通入流量为507sccm的三甲基铟形成厚度为0.8nm的第三InGaN层,重复形成第一GaN层的过程形成厚度为40nm的第三GaN层,通入流量为585sccm的三甲基铟形成厚度为0.8nm的第四InGaN层,重复形成第一GaN层的过程形成厚度为40nm的第四GaN层。
在150Torr生长压力和930℃生长温度下,通入流量为30sccm的三甲基镓、33000sccm的高纯氨气以及700sccm的二茂镁,形成约33nm厚度的空穴注入层;在150Torr生长压力和930℃生长温度下,通入流量为30sccm的三甲基镓、33000sccm的高纯氨气,60sccm的三甲基铝,以及600sccm二茂镁,形成约38nm厚度的P型AlGaN空穴扩展层;在150Torr生长压力和1120℃生长温度下,通入流量为60sccm的三甲基镓、33000sccm的高纯氨气,以及700sccm二茂镁,形成约180nm厚度的P型高温GaN层;在300Tor生长压力和660℃生长温度下,通入流量为90sccm的三甲基镓、33000sccm的高纯氨气,以及1080sccm二茂镁,形成约2nm厚度的欧姆接触层得到实施例1的外延片。
实施例2
按照与实施例1相同的方法在C面蓝宝石图形化衬底依次形成GaN缓冲层、无掺杂GaN层、掺杂GaN层、N型AlGaN电子阻挡层、GaN障壁层保护层;在衬底的设定温度维持在920℃时,生长压力控制在225Torr,通过流量为33000sccm的高纯氨气、流量为40sccm的三乙基镓以及351sccm的三甲基铟,形成厚度为0.8nm的第一InGaN层,接着再通入流量95sccm的三甲基镓和0.68sccm的单甲基硅烷气体,形成厚度为40nm的第一GaN层,通入流量为429sccm的三甲基铟形成厚度为0.8nm的第二InGaN层,重复形成第一GaN层的过程形成厚度为40nm的第二GaN层,通入流量为507sccm的三甲基铟形成厚度为0.8nm的第三InGaN层,重复形成第一GaN层的过程形成厚度为40nm的第三GaN层,通入流量为585sccm的三甲基铟形成厚度为0.8nm的第四InGaN层,重复形成第一GaN层的过程形成厚度为40nm的第四GaN层;通入流量为702sccm的三甲基铟形成厚度为0.8nm的第五InGaN层,重复形成第一GaN层的过程形成厚度为40nm的第五GaN层;按照与实施例1相同的方法依次生长空穴注入层、P型AlGaN空穴扩展层、P型高温GaN层和欧姆接触层得到实施例2的外延片。
实施例3
按照与实施例1相同的方法在C面蓝宝石图形化衬底依次形成GaN缓冲层、无掺杂GaN层、掺杂GaN层、N型AlGaN电子阻挡层、GaN障壁层保护层;在衬底的设定温度维持在920℃时,生长压力控制在225Torr,通过流量为33000sccm的高纯氨气、流量为40sccm的三乙基镓以及254sccm的三甲基铟,形成厚度为0.8nm的第一InGaN层,接着再通入流量95sccm的三甲基镓和0.68sccm的单甲基硅烷气体,形成厚度为40nm的第一GaN层,通入流量为429sccm的三甲基铟形成厚度为0.8nm的第二InGaN层,重复形成第一GaN层的过程形成厚度为40nm的第二GaN层,通入流量为507sccm的三甲基铟形成厚度为0.8nm的第三InGaN层,重复形成第一GaN层的过程形成厚度为40nm的第三GaN层,通入流量为585sccm的三甲基铟形成厚度为0.8nm的第四InGaN层,重复形成第一GaN层的过程形成厚度为40nm的第四GaN层;按照与实施例1相同的方法依次生长空穴注入层、P型AlGaN空穴扩展层、P型高温GaN层和欧姆接触层得到实施例3的外延片。
实施例4
按照与实施例1相同的方法在C面蓝宝石图形化衬底依次形成GaN缓冲层、无掺杂GaN层、掺杂GaN层、N型AlGaN电子阻挡层、GaN障壁层保护层;在衬底的设定温度维持在920℃时,生长压力控制在225Torr,通过流量为33000sccm的高纯氨气、流量为40sccm的三乙基镓以及351sccm的三甲基铟,形成厚度为0.8nm的第一InGaN层,接着再通入流量95sccm的三甲基镓和0.68sccm的单甲基硅烷气体,形成厚度为40nm的第一GaN层,通入流量为429sccm的三甲基铟形成厚度为0.8nm的第二InGaN层,重复形成第一GaN层的过程形成厚度为40nm的第二GaN层,通入流量为507sccm的三甲基铟形成厚度为0.8nm的第三InGaN层,重复形成第一GaN层的过程形成厚度为40nm的第三GaN层,通入流量为702sccm的三甲基铟形成厚度为0.8nm的第四InGaN层,重复形成第一GaN层的过程形成厚度为40nm的第四GaN层;按照与实施例1相同的方法依次生长空穴注入层、P型AlGaN空穴扩展层、P型高温GaN层和欧姆接触层得到实施例4的外延片。
实施例5
按照与实施例1相同的方法在C面蓝宝石图形化衬底依次形成GaN缓冲层、无掺杂GaN层、掺杂GaN层、N型AlGaN电子阻挡层、GaN障壁层保护层;在衬底的设定温度维持在920℃时,生长压力控制在225Torr,通过流量为33000sccm的高纯氨气、流量为40sccm的三乙基镓以及351sccm的三甲基铟,形成厚度为0.8nm的第一InGaN层,接着再通入流量95sccm的三甲基镓和0.68sccm的单甲基硅烷气体,形成厚度为40nm的第一GaN层,通入流量为480sccm的三甲基铟形成厚度为0.8nm的第二InGaN层,重复形成第一GaN层的过程形成厚度为40nm的第二GaN层,通入流量为545sccm的三甲基铟形成厚度为0.8nm的第三InGaN层,重复形成第一GaN层的过程形成厚度为40nm的第三GaN层,通入流量为585sccm的三甲基铟形成厚度为0.8nm的第四InGaN层,重复形成第一GaN层的过程形成厚度为40nm的第四GaN层;按照与实施例1相同的方法依次生长空穴注入层、P型AlGaN空穴扩展层、P型高温GaN层和欧姆接触层得到实施例5的外延片。
对比例1
准备C面蓝宝石图形化衬底,安放在AIXTRON Crius1型MOCVD反应腔的石墨盘上,在衬底设定温度为1280℃、氢气环境中,进行8min时间的热处理,然后将衬底设定温度降至640℃为止,生长压力控制在450Torr,通入流量为60sccm的三甲基镓和流量为10000的高纯氨气2.5min,形成约45nm的GaN缓冲层;将设定温度升温至1230℃,生长压力控制在225Torr,再一次地通入流量为200sccm的三甲基镓和流量为24000sccm的高纯氨气形成3000nm的无掺杂GaN层;生长压力控制在113Torr,设定温度升温至1240,在上述的三甲基镓和30000sccm氨气中加入16sccm单甲基硅烷气体,形成约2000nm厚度的掺杂GaN层;在上述的生长压力和生长测温度以及氢气气氛下,通入流量为20sccm的三甲基镓、90sccm的三甲基铝,以及8sccm的单甲基硅烷气体形成约4nm厚度的N型AlGaN电子阻挡层;切换到氮气气氛,生长压力控制在225Tor,设定温度调至950℃,通入流量为14sccm的三甲基镓和33000sccm氨气中加入0.68sccm的单甲基硅烷气体,形成约39nm厚度掺杂的GaN障壁层保护层;在衬底的设定温度维持在920℃时,生长压力控制在225Torr,通过流量为33000sccm的高纯氨气、流量为40sccm的三乙基镓以及390sccm的三甲基铟,形成厚度为0.8nm的第一InGaN层,接着再通入流量95sccm的三甲基镓和0.68sccm的单甲基硅烷气体,形成厚度为40nm的第一GaN层,重复形成第一InGaN层的过程形成厚度为0.8nm的第二InGaN层,重复形成第一GaN层的过程形成厚度为40nm的第二GaN层,重复形成第一InGaN层的过程形成厚度为0.8nm的第三InGaN层,重复形成第一GaN层的过程形成厚度为40nm的第三GaN层;在150Tor生长压力和930℃生长温度下,通入流量为30sccm的三甲基镓、33000sccm的高纯氨气以及700sccm的二茂镁,形成约33nm厚度的空穴注入层;在150Torr生长压力和930℃生长温度下,通入流量为30sccm的三甲基镓、33000sccm的高纯氨气,以及60sccm的三甲基铝,以及600sccm二茂镁,形成约38nm厚度的P型AlGaN空穴扩展层;在150Torr生长压力和1120℃生长温度下,通入流量为60sccm的三甲基镓、33000sccm的高纯氨气,以及700sccm二茂镁,形成约180nm厚度的P型高温GaN层;在300Torr生长压力和660℃生长温度下,通入流量为90sccm的三甲基镓、33000sccm的高纯氨气,以及1080sccm二茂镁,形成约2nm厚度的欧姆接触层;得到对比例1的外延片。
对实施例1至5以及对比例1的外延片的各InGaN层中铟组分含量、正向电压、反相电压、光输出功率、反向电流以及ESD2000V的良率进行测定,其中铟组分含量采用SIMS测定,正向电压、反向电压、反向电流和光输出功率采用惠特点测机测试,其中光输出功率采用300mA电流驱动。测定结果见表1,其中SW-W表示InGaN层。表1数据是用本发明制备的外延片制成30milX30mil尺寸的芯片测试的数据。
表1
由表1中的数据可以看出,采用本发明的实施例1至5的外延片的正向电压均小于对比例1的正向电压,光输出功率相对于对比例1也有一定程度的提高。本发明的实施例1与对比例相比,正向电压降低了0.166V,降低比率为4.70%,光输出功率增加了4.5mW,增加比率为2.15%,ESD2000V良率也有提高,能够满足大尺寸LED蓝光芯片的量产要求。
以上仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (5)

1.一种量子阱半导体的制造方法,包括在衬底上外延生长浅量子阱层的过程,其特征在于,所述浅量子阱层的外延生长过程以高纯氮气为载气且在920~930℃之间的温度下进行,具体包括:
步骤A,在通入高纯氨气、三乙基镓和三甲基铟的条件下生长InGaN层
步骤B,在通入高纯氨气、三甲基镓的条件下生长GaN层;以及
步骤C,至少重复三次所述步骤A和所述步骤B以形成至少四层InGaN层和GaN层;
其中,所述步骤A中的所述三甲基铟的流量为254~351sccm,所述步骤C中所重复的各所述步骤A中所述三甲基铟的流量依次递增。
2.根据权利要求1所述的量子阱半导体的制造方法,其特征在于,所述步骤C中所重复的各所述步骤A中所述三甲基铟的流量依次等量递增。
3.根据权利要求1或2所述的量子阱半导体的制造方法,其特征在于,所述步骤C中重复三次所述步骤A和所述步骤B以形成四层所述InGaN层和四层所述GaN层,各所述InGaN层的厚度为0.7~0.9nm,各所述GaN层的厚度为35~45nm,所述步骤C中所重复的各步骤A中三甲基铟的流量依次为429~507sccm、507~585sccm、585~702sccm。
4.根据权利要求3所述的量子阱半导体的制造方法,其特征在于,所述步骤B在通入所述高纯氨气、三甲基镓的同时通入流量为0.58~0.78sccm的硅烷气体生长掺杂有硅的GaN层。
5.根据权利要求1所述的量子阱半导体的制造方法,其特征在于,
在所述衬底上外延生长浅量子阱层的过程之前所述制造方法还包括采用MOCVD法在所述衬底上依次生长GaN缓冲层、无掺杂GaN层、掺杂GaN层、N型电子阻挡层、障壁保护层的过程;
在所述衬底上外延生长浅量子阱层的过程之后所述制造方法还包括在所述浅量子阱层上依次生长空穴注入层、空穴扩展层、P型高温GaN层和欧姆接触层的过程。
CN201310123936.9A 2013-04-10 2013-04-10 一种量子阱半导体及其制造方法 Expired - Fee Related CN103227253B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310123936.9A CN103227253B (zh) 2013-04-10 2013-04-10 一种量子阱半导体及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310123936.9A CN103227253B (zh) 2013-04-10 2013-04-10 一种量子阱半导体及其制造方法

Publications (2)

Publication Number Publication Date
CN103227253A CN103227253A (zh) 2013-07-31
CN103227253B true CN103227253B (zh) 2015-10-28

Family

ID=48837623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310123936.9A Expired - Fee Related CN103227253B (zh) 2013-04-10 2013-04-10 一种量子阱半导体及其制造方法

Country Status (1)

Country Link
CN (1) CN103227253B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633214B (zh) * 2013-12-09 2017-01-11 湘能华磊光电股份有限公司 InGaN/GaN超晶格缓冲层结构、制备方法及含该结构的LED芯片
CN104157745B (zh) * 2014-08-01 2017-09-15 湘能华磊光电股份有限公司 Led外延层结构、生长方法及具有该结构的led芯片
CN104701428B (zh) * 2015-03-16 2017-07-28 映瑞光电科技(上海)有限公司 一种降低led二极管电压的外延方法
CN105070797B (zh) * 2015-07-29 2017-10-03 湘能华磊光电股份有限公司 一种led外延生长方法
CN105789394A (zh) * 2016-04-20 2016-07-20 映瑞光电科技(上海)有限公司 一种GaN基LED外延结构及其制备方法
KR102377550B1 (ko) * 2017-05-19 2022-03-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지
CN108428768A (zh) * 2018-02-08 2018-08-21 华灿光电(浙江)有限公司 一种发光二极管的外延片的制备方法
CN115763657A (zh) * 2020-07-27 2023-03-07 中国科学院半导体研究所 用于可见光通信的GaN基LED外延结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102664145A (zh) * 2012-05-16 2012-09-12 东莞市中镓半导体科技有限公司 采用金属有机化合物气相外延技术生长非对称电子储蓄层高亮度发光二极管的方法
CN102832306A (zh) * 2012-08-29 2012-12-19 扬州中科半导体照明有限公司 一种高亮度发光二极管的外延结构及其实现方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189200A (ja) * 2005-12-13 2007-07-26 Hitachi Cable Ltd トランジスタ用エピタキシャルウエハおよびトランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102664145A (zh) * 2012-05-16 2012-09-12 东莞市中镓半导体科技有限公司 采用金属有机化合物气相外延技术生长非对称电子储蓄层高亮度发光二极管的方法
CN102832306A (zh) * 2012-08-29 2012-12-19 扬州中科半导体照明有限公司 一种高亮度发光二极管的外延结构及其实现方法

Also Published As

Publication number Publication date
CN103227253A (zh) 2013-07-31

Similar Documents

Publication Publication Date Title
CN103227253B (zh) 一种量子阱半导体及其制造方法
CN104037287B (zh) 生长在Si衬底上的LED外延片及其制备方法
CN108198921B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN105679893B (zh) 发光二极管外延片制作方法及发光二极管外延片
CN108461592B (zh) 一种发光二极管外延片及其制造方法
JP2008544567A (ja) 窒化物多重量子ウェルを有するナノロッドアレイ構造の発光ダイオード、その製造方法、及びナノロッド
CN102201503A (zh) 一种iii族氮化物衬底的生长方法、衬底以及led
CN106601882B (zh) 一种发光二极管的外延片及其制造方法
CN103413879B (zh) Led外延的生长方法以及通过此方法获得的led芯片
CN104022199B (zh) 一种发光二极管的外延结构
CN114695612B (zh) 一种氮化镓基发光二极管外延结构及其制备方法
CN104051586A (zh) 一种GaN基发光二极管外延结构及其制备方法
CN107195739A (zh) 一种发光二极管及其制造方法
CN103811600B (zh) 一种GaN量子阱结构的生长方法
CN104465910A (zh) 一种与ZnO薄膜高效匹配的LED芯片结构及其制作方法
CN203398149U (zh) 一种新型GaN基发光二极管外延结构
CN113471343B (zh) 基于ScAlGaN超强极化n型层的GaN绿光发光二极管及制备方法
CN108538973A (zh) 一种发光二极管外延片及其制备方法
CN108717954A (zh) 一种发光二极管外延片及其生长方法
CN106328780A (zh) 基于AlN模板的发光二极管衬底外延生长的方法
CN1964081A (zh) 氧化锌基的蓝光发光二极管及其制备方法
CN108281519A (zh) 一种发光二极管外延片及其制造方法
CN108598226A (zh) 一种发光二极管外延片及其制备方法
CN106098883B (zh) 一种量子阱结构、一种led外延结构及其生长方法
KR100693129B1 (ko) pn 접합 GaN 나노막대 LED 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151028

CF01 Termination of patent right due to non-payment of annual fee