CN105679893B - 发光二极管外延片制作方法及发光二极管外延片 - Google Patents

发光二极管外延片制作方法及发光二极管外延片 Download PDF

Info

Publication number
CN105679893B
CN105679893B CN201610133101.5A CN201610133101A CN105679893B CN 105679893 B CN105679893 B CN 105679893B CN 201610133101 A CN201610133101 A CN 201610133101A CN 105679893 B CN105679893 B CN 105679893B
Authority
CN
China
Prior art keywords
growth
thickness
temperature
pressure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610133101.5A
Other languages
English (en)
Other versions
CN105679893A (zh
Inventor
从颖
姚振
胡加辉
魏世祯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201610133101.5A priority Critical patent/CN105679893B/zh
Publication of CN105679893A publication Critical patent/CN105679893A/zh
Application granted granted Critical
Publication of CN105679893B publication Critical patent/CN105679893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Abstract

本发明公开了一种发光二极管外延片制作方法及发光二极管外延片，属于发光二极管领域。所述方法包括：提供一衬底；依次在所述衬底上生长低温缓冲层、高温缓冲层、N型层、有源层、电子阻挡层和P型层；其特征在于，所述P型层采用如下方式生长：以第一生长温度、第一生长压力和第一生长速率在所述电子阻挡层上生长第一厚度、第一Mg掺杂浓度的第一GaN子层；以第二生长温度、第二生长压力和第二生长速率在所述第一GaN子层上生长第二厚度、第二Mg掺杂浓度的第二GaN子层；以第三生长温度、第三生长压力和第三生长速率在所述第二GaN子层上生长第三厚度、第三Mg掺杂浓度的第三GaN子层。

Description

发光二极管外延片制作方法及发光二极管外延片
技术领域
本发明涉及发光二极管(英文Light Emitting Diode，简称LED)领域，特别涉及一种发光二极管外延片制作方法及发光二极管外延片。
背景技术
LED是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源，LED正在被迅速广泛地应用到各个领域中，如交通信号灯、汽车内外灯、城市景观照明、手机背光源等。
现有LED外延片的生长方法包括：依次在衬底上生长低温缓冲层、高温缓冲层、N型层、有源层、电子阻挡层和P型层。其中，P型层是由单一的生长温度、单一的生长压力和单一的Mg掺杂生长的GaN层。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
P型层是Mg掺杂GaN层，由于Mg激活效率很低，为达到较高的Mg激活效率就需要高掺杂Mg，而Mg掺杂过量必然会带来其他的副作用，如影响多量子阱的晶体质量、P型层的自补偿效应，从而导致空穴注入效率降低而影响复合发光效率。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种发光二极管外延片制作方法及发光二极管外延片。所述技术方案如下：
一方面，本发明实施例提供了一种发光二极管外延片制作方法，所述方法包括：提供一衬底；依次在所述衬底上生长低温缓冲层、高温缓冲层、N型层、有源层、电子阻挡层和P型层；所述P型层采用如下方式生长：
以第一生长温度、第一生长压力和第一生长速率在所述电子阻挡层上生长第一厚度、第一Mg掺杂浓度的第一GaN子层；
以第二生长温度、第二生长压力和第二生长速率在所述第一GaN子层上生长第二厚度、第二Mg掺杂浓度的第二GaN子层；
以第三生长温度、第三生长压力和第三生长速率在所述第二GaN子层上生长第三厚度、第三Mg掺杂浓度的第三GaN子层；
沿着所述电子阻挡层到所述P型层的方向，所述第一Mg掺杂浓度逐渐变大，所述第二生长温度＝所述第三生长温度＞所述第一生长温度，所述第二生长压力＞所述第一生长压力＝所述第三生长压力，所述第二生长速率＞所述第一生长速率＝所述第三生长速率，所述第三厚度＞所述第一厚度＞所述第二厚度，所述第三Mg掺杂浓度＞所述第一Mg掺杂浓度＞所述第二Mg掺杂浓度＝0，所述第二生长温度和所述第三生长温度为930-1000℃，所述第一生长温度为900-980℃。
在本发明实施例的另一种实现方式中，所述第二生长压力350-600torr，所述第一生长压力和所述第三生长压力为150-350torr。
在本发明实施例的另一种实现方式中，所述第三厚度为200-500埃，所述第一厚度为100-300埃，所述第二厚度为50-100埃。
在本发明实施例的另一种实现方式中，所述第二生长速率为所述第一生长速率的1-3倍。
另一方面，本发明实施例还提供了一种发光二极管外延片，包括：衬底、依次覆盖在所述衬底上的低温缓冲层、高温缓冲层、N型层、有源层、电子阻挡层和P型层；所述P型层包括：
以第一生长温度、第一生长压力和第一生长速率生长在所述电子阻挡层上的第一厚度、第一Mg掺杂浓度的第一GaN子层；
以第二生长温度、第二生长压力和第二生长速率生长在所述第一GaN子层上的第二厚度、第二Mg掺杂浓度的第二GaN子层；
以第三生长温度、第三生长压力和第三生长速率生长在所述第二GaN子层上的第三厚度、第三Mg掺杂浓度的第三GaN子层；
沿着所述电子阻挡层到所述P型层的方向，所述第一Mg掺杂浓度逐渐变大，所述第二生长温度＝所述第三生长温度＞所述第一生长温度，所述第二生长压力＞所述第一生长压力＝所述第三生长压力，所述第二生长速率＞所述第一生长速率＝所述第三生长速率，所述第三厚度＞所述第一厚度＞所述第二厚度，所述第三Mg掺杂浓度＞所述第一Mg掺杂浓度＞所述第二Mg掺杂浓度＝0，所述第二生长温度和所述第三生长温度为930-1000℃，所述第一生长温度为900-980℃。
在本发明实施例的另一种实现方式中，所述第二生长压力350-600torr，所述第一生长压力和所述第三生长压力为150-350torr。
在本发明实施例的另一种实现方式中，所述第三厚度为200-500埃，所述第一厚度为100-300埃，所述第二厚度为50-100埃。
在本发明实施例的另一种实现方式中，所述第二生长速率为所述第一生长速率的1-3倍。
本发明实施例提供的技术方案带来的有益效果是：
本发明实施例中，先生长压力相对较低、生长速度相对较慢、生长温度相对较低的低掺杂Mg且Mg掺杂浓度为递增渐变式的第一GaN子层，采用低压生长既不会因为厚度偏薄而影响晶体质量，也不会由于压力太高而导致厚度变厚进而影响出光效率；第一GaN子层靠近量子阱，生长温度相对较低，对量子阱的破坏减小；第一GaN子层中Mg掺杂浓度相对较低，因而会减少Mg的吸光作用，所以会间接提高发光效率；第一GaN子层中Mg掺杂浓度采用递增形式，可以避免Mg渗透到量子阱造成破坏，进而提高反向击穿能力；第一GaN子层生长速度相对较慢，利于Mg的掺杂效率，不会因为Mg掺杂低而减少空穴数量；接着升高温度和压力且快速生长不掺杂Mg的第二GaN子层，一方面升高温度和升高压力可以弥补第一GaN子层低温低压生长对晶体质量的负影响，使得晶体质量明显提高；第二GaN子层的生长速率较快，能减少高温对量子阱的破坏；第二GaN子层不掺杂Mg，可以配合第一GaN子层和第三GaN子层形成凹形掺杂，提高空穴数量和空穴注入效率；最后再保持高温慢速生长高掺杂Mg的第三GaN子层，由于离多量子阱较远，不会因为高温生长而破坏多量子阱的晶体质量；另外第三GaN子层采用高温生长可以有效提高Mg的激活效率；第三GaN子层采用慢速生长可以有效提高Mg的掺杂效率；第三GaN子层采用高掺杂Mg是能增加空穴数量和提高空穴注入效率，另外与第一GaN子层和第二GaN子层形成凹形掺杂能进一步的提高空穴注入效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片制作方法的流程图；
图2是本发明实施例提供的另一种发光二极管外延片制作方法的流程图；
图3是本发明实施例提供的一种发光二极管外延片的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种发光二极管外延片制作方法的流程图，参见图1，该方法包括：
步骤101：提供一衬底。
步骤102：依次在衬底上生长低温缓冲层、高温缓冲层、N型层、有源层、电子阻挡层和P型层。
具体地，P型层采用如下方式生长：
以第一生长温度、第一生长压力和第一生长速率在电子阻挡层上生长第一厚度、第一Mg掺杂浓度的第一GaN子层；
以第二生长温度、第二生长压力和第二生长速率在第一GaN子层上生长第二厚度、第二Mg掺杂浓度的第二GaN子层；
以第三生长温度、第三生长压力和第三生长速率在第二GaN子层上生长第三厚度、第三Mg掺杂浓度的第三GaN子层；
沿着电子阻挡层到P型层的方向，第一Mg掺杂浓度逐渐变大，第二生长温度＝第三生长温度＞第一生长温度，第二生长压力＞第一生长压力＝第三生长压力，第二生长速率＞第一生长速率＝第三生长速率，第三厚度＞第一厚度＞第二厚度，第三Mg掺杂浓度＞第一Mg掺杂浓度＞第二Mg掺杂浓度＝0。
图2是本发明实施例提供的另一种发光二极管外延片制作方法的流程图，参见图2，该方法包括：
步骤200：对衬底进行预处理。
可选地，衬底为蓝宝石。
具体地，该步骤200可以包括：
在氢气气氛下，将衬底置于反应室中处理5-6min。其中，反应室温度为1000-1100℃，反应室压力控制在200-500torr。
步骤201：依次在衬底上生长低温缓冲层和高温缓冲层。
在本实施例中，采用Veeco K465i或C4金属有机化合物化学气相沉淀(英文MetalOrganic Chemical Vapor Deposition，简称MOCVD)设备实现后续LED外延片的生长方法。在外延片生长时，采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为N源，三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，三甲基铟(TMIn)作为铟源，硅烷(SiH4)作为N型掺杂剂，三甲基铝(TMAl)作为铝源，二茂镁(CP2Mg)作为P型掺杂剂，反应室压力控制在100-600torr。
具体地，低温缓冲层生长在蓝宝石的[0001]面上。
在本实施例中，低温缓冲层可以为GaN层，厚度为15-30nm。生长低温缓冲层时，反应室温度为530-560℃，反应室压力控制在200-500torr。
高温缓冲层可以为不掺杂的GaN层，厚度为2-3.5um。生长高温缓冲层时，反应室温度为1000-1100℃，反应室压力控制在200-600torr。
步骤202：在高温缓冲层上生长N型层和有源层。
N型层可以为掺Si的GaN层，厚度为2-3um。生长N型层时，反应室温度为1000-1100℃，反应室压力控制在200-300torr。
有源层可以包括交替生长的InGaN阱层和GaN垒层。其中，InGaN层的厚度为2-3nm，GaN层的厚度为8-11nm。InGaN层和GaN层的层数为11-13，InGaN层和GaN层的总厚度为130-160nm。
具体地，生长有源层时，反应室压力控制在200torr。生长InGaN阱层时，反应室温度为760-780℃。生长GaN垒层时，反应室温度为860-890℃。
步骤203：在有源层上生长电子阻挡层。
可选地，电子阻挡层可以为掺Al、掺Mg的ALyGa1-yN(y＝0.15-0.25)，电子阻挡层的厚度为30-50nm。
具体地，生长电子阻挡层时，反应室温度为930-970℃，反应室压力控制在100torr。
步骤204：在电子阻挡层上生长P型层。
其中，P型层可以采用如下方式生长：
以第一生长温度、第一生长压力和第一生长速率在电子阻挡层上生长第一厚度、第一Mg掺杂浓度的第一GaN子层；
以第二生长温度、第二生长压力和第二生长速率在第一GaN子层上生长第二厚度、第二Mg掺杂浓度的第二GaN子层；
以第三生长温度、第三生长压力和第三生长速率在第二GaN子层上生长第三厚度、第三Mg掺杂浓度的第三GaN子层；
沿着电子阻挡层到P型层的方向，第一Mg掺杂浓度逐渐变大，第二生长温度＝第三生长温度＞第一生长温度，第二生长压力＞第一生长压力＝第三生长压力，第二生长速率＞第一生长速率＝第三生长速率，第三厚度＞第一厚度＞第二厚度，第三Mg掺杂浓度＞第一Mg掺杂浓度＞第二Mg掺杂浓度＝0。
即在本实施例中，P型层分三段生长：接近电子阻挡层的第一GaN子层中Mg掺杂采用递增渐变式，接着升高温度和压力且快速生长不掺杂Mg的第二GaN子层(本征GaN层)，最后再慢速生长第三GaN子层(高掺杂Mg的GaN层)。
可选地，第一生长温度为900-980℃。若第一生长温度低于900℃，会因为温度太低而影响此层的晶体质量，也会影响Mg的激活效率。若第一生长温度高于980℃，虽然会提高Mg的激活效率，但会因为温度太高而破坏多量子阱的晶体质量。
优选地，第一生长温度为930-960℃，既保证Mg的掺杂效率，也不会破坏多量子阱的晶体质量。
可选地，第二生长温度为930-1000℃。若第二生长温度低于930℃，就起不到弥补前段低温生长对晶体质量的负影响。若第二生长温度高于1000℃，虽然是在第二段生长但也会间接破坏多量子阱的晶体质量。
优选地，第二生长温度为950-980℃，既可起到弥补作用，又不会影响到多量子阱的晶体质量。
可选地，第三生长温度为930-1000℃。若第三生长温度低于930℃，会影响Mg的激活效率进而影响空穴数量和注入效率。若第三生长温度高于1000℃，同样会间接破坏多量子阱的晶体质量。
优选地，第三生长温度为950-980℃，既保证Mg的有效掺杂效率，也不会破坏到多量子阱的晶体质量。
可选地，第一生长压力为150-350torr。若第一生长压力低于150torr，会导致厚度偏薄而影响晶体质量进而影响抗静电能力。若第一生长压力大于350torr，又会因为会导致厚度偏厚而影响出光效率。
优选地，第一生长压力为200-300torr，既不会因为厚度偏薄而影响晶体质量，也不会由于压力太高而导致厚度变厚进而影响出光效率。
可选地，第二生长压力为350-600torr。若第二生长压力小于350torr，就起不到厚度加厚弥补第一段低温生长带来的晶体质量的损失。若第二生长压力大于600torr，有会因为长得太厚而影响空穴的有效注入速度，进而影响辐射复合效率。
优选地，第二生长压力为400-550torr，既可以保持适当的厚度又不会影响空穴的注入速度。
可选地，第三生长压力为150-350torr。若第三生长压力小于150torr，会影响厚度使得厚度偏薄而影响晶体质量和Mg的有效掺杂。若第三生长压力大于350torr，会使得厚度相对偏厚又会影响出光效率。
优选地，第三生长压力为200-300torr，既保证合适的厚度又能保证Mg的掺杂效率。
可选地，第一厚度为100-300埃。若第一厚度小于100埃，会由于厚度太薄而影响晶体质量也会降低Mg掺杂量。若第一厚度大于300埃，就会由于厚度较厚导致吸光明显而影响出光效率。
优选地，第一厚度为150-250埃，既可以保证好的晶体质量又不会吸光明显进而保证较优的出光效率。
可选地，第二厚度为50-100埃。若第二厚度小于50埃，会由于厚度偏薄起不到保护第一作用。若第二厚度大于100埃，又会因为太厚会影响空穴注入效率进而影响复合效率。
优选地，第二厚度为60-80埃，既起到了保护作用又保证了空穴注入效率。
可选地，第三厚度为200-500埃。若第三厚度小于200埃，会由于厚度偏薄而减少了Mg的掺杂量。若第三厚度大于500埃，就会太厚而严重影响出光效率。
优选地，第三厚度为250-450埃，既有合适的厚度保证Mg的掺杂量，又对出光效率的影响很小，还可以保证较好的晶体质量，对提高抗静电能力也有益处。
可选地，P型层总厚度为500-800埃。若P型层总厚度小于500埃，会由于总厚度偏薄而影响总的晶体质量，也会大大减少Mg的掺杂量。若P型层总厚度大于800埃，对出光效率影响较明显。
优选地，P型层总厚度为500-700埃，既不影响出光效率又能保证晶体质量和Mg的掺杂量。
可选地，第二生长速率是第一生长速率的1-3倍。若小于1倍，由于此生长温度较高，对多量子阱是有破坏的。若大于3倍，会使得长速太快而影响晶体质量。
优选地，第二生长速率是第一生长速率的1.5-2.5倍，可以保证较优的晶体质量。
其中，第一GaN子层和第三GaN子层是掺杂Mg的，第二GaN子层是不掺杂Mg的GaN层。第三Mg掺杂浓度＞第一Mg掺杂浓度＞第二Mg掺杂浓度。第一GaN子层Mg掺杂少可以减少Mg渗透到多量子阱造成对多量子阱的破坏，进而提高反向击穿能力。第三GaN子层Mg掺杂多又由于离多量子阱较远，所以不会明显影响多量子阱的晶体质量。第二GaN子层是不掺杂Mg的，这样的掺杂Mg生长方式是为了形成凹形掺杂，可大大提高空穴数量和空穴注入效率。
另外，靠近多量子阱的第一GaN子层中Mg掺杂是递增渐变式。这样的Mg掺杂生长方式既可以减少Mg渗透到多量子阱，又可以保证空穴的数量。
步骤205：对P型层进行活化处理。
具体地，该步骤205可以包括：
在氮气气氛下，持续处理P型层20-30min。其中，反应室温度为650-750℃。
需要说明的是，活化P型层主要是活化P型层中掺杂的Mg，使Mg活化后产生更多的空穴，避免由于Mg不活化而导致欧姆接触差引起芯片亮度低和电压高的情况。
下面通过实验对本发明实施例提供的方法制成的发光二极管的性能进行测试：
第一样品采用传统方法生长得到，第二样品采用本实施例提供的发光二极管外延片制作方法得到。
首先，分别对第一样品和第二样品在相同的工艺条件下镀110nm的氧化铟锡金属氧化物(英文Indium Tin Oxides，简称ITO)层，120nm的Cr/Pt/Au电极和40nm的SiO2保护层；再分别将处理后的第一样品和第二样品研磨切割成305μm*635μm(12mi*25mil)的芯粒和229μm*559μm(9mi*22mil)的芯粒。
然后，从处理后的第一样品和第二样品的相同位置各自挑选200颗晶粒，在相同的工艺条件下，封装成白光LED。采用积分球分别在驱动电流120mA和60mA条件下测试来自于第一样品的晶粒和来自于第二样品的晶粒的光电性能。
上述实验结果显示，来自于第二样品的晶粒与来自于第一样品的晶粒相比，在120mA和60mA电流驱动下光强均有明显提升，反向电压击穿能力明显升高，说明采用本实施例提供的发光二极管外延片制作方法生长的结构晶体质量比采用传统方法生长得到的结构晶体质量好。
本发明实施例中，先生长压力相对较低、生长速度相对较慢、生长温度相对较低的低掺杂Mg且Mg掺杂浓度为递增渐变式的第一GaN子层，采用低压生长既不会因为厚度偏薄而影响晶体质量，也不会由于压力太高而导致厚度变厚进而影响出光效率；第一GaN子层靠近量子阱，生长温度相对较低，对量子阱的破坏减小；第一GaN子层中Mg掺杂浓度相对较低，因而会减少Mg的吸光作用，所以会间接提高发光效率；第一GaN子层中Mg掺杂浓度采用递增形式，可以避免Mg渗透到量子阱造成破坏，进而提高反向击穿能力；第一GaN子层生长速度相对较慢，利于Mg的掺杂效率，不会因为Mg掺杂低而减少空穴数量；接着升高温度和压力且快速生长不掺杂Mg的第二GaN子层，一方面升高温度和升高压力可以弥补第一GaN子层低温低压生长对晶体质量的负影响，使得晶体质量明显提高；第二GaN子层的生长速率较快，能减少高温对量子阱的破坏；第二GaN子层不掺杂Mg，可以配合第一GaN子层和第三GaN子层形成凹形掺杂，提高空穴数量和空穴注入效率；最后再保持高温慢速生长高掺杂Mg的第三GaN子层，由于离多量子阱较远，不会因为高温生长而破坏多量子阱的晶体质量；另外第三GaN子层采用高温生长可以有效提高Mg的激活效率；第三GaN子层采用慢速生长可以有效提高Mg的掺杂效率；第三GaN子层采用高掺杂Mg是能增加空穴数量和提高空穴注入效率，另外与第一GaN子层和第二GaN子层形成凹形掺杂能进一步的提高空穴注入效率。
图3是本发明实施例还提供了一种发光二极管外延片的结构示意图，该外延片采用图1或图2所对应地方法制成，参见图3，该发光二极管外延片包括：衬底300、依次覆盖在衬底300上的低温缓冲层301、高温缓冲层302、N型层303、有源层304、电子阻挡层305和P型层306；P型层306包括：
以第一生长温度、第一生长压力和第一生长速率生长在电子阻挡层上的第一厚度、第一Mg掺杂浓度的第一GaN子层361；
以第二生长温度、第二生长压力和第二生长速率生长在第一GaN子层上的第二厚度、第二Mg掺杂浓度的第二GaN子层362；
以第三生长温度、第三生长压力和第三生长速率生长在第二GaN子层上的第三厚度、第三Mg掺杂浓度的第三GaN子层363；
沿着电子阻挡层到P型层的方向，第一Mg掺杂浓度逐渐变大，第二生长温度＝第三生长温度＞第一生长温度，第二生长压力＞第一生长压力＝第三生长压力，第二生长速率＞第一生长速率＝第三生长速率，第三厚度＞第一厚度＞第二厚度，第三Mg掺杂浓度＞第一Mg掺杂浓度＞第二Mg掺杂浓度＝0。
其中，第二生长温度和第三生长温度为930-1000℃，第一生长温度为900-980℃。
其中，第二生长压力350-600torr，第一生长压力和第三生长压力为150-350torr。
其中，第三厚度为200-500埃，第一厚度为100-300埃，第二厚度为50-100埃。
其中，第二生长速率为第一生长速率的1-3倍。
本发明实施例中，P型层先生长压力相对较低、生长速度相对较慢、生长温度相对较低的低掺杂Mg且Mg掺杂浓度为递增渐变式的第一GaN子层，采用低压生长既不会因为厚度偏薄而影响晶体质量，也不会由于压力太高而导致厚度变厚进而影响出光效率；第一GaN子层靠近量子阱，生长温度相对较低，对量子阱的破坏减小；第一GaN子层中Mg掺杂浓度相对较低，因而会减少Mg的吸光作用，所以会间接提高发光效率；第一GaN子层中Mg掺杂浓度采用递增形式，可以避免Mg渗透到量子阱造成破坏，进而提高反向击穿能力；第一GaN子层生长速度相对较慢，利于Mg的掺杂效率，不会因为Mg掺杂低而减少空穴数量；接着升高温度和压力且快速生长不掺杂Mg的第二GaN子层，一方面升高温度和升高压力可以弥补第一GaN子层低温低压生长对晶体质量的负影响，使得晶体质量明显提高；第二GaN子层的生长速率较快，能减少高温对量子阱的破坏；第二GaN子层不掺杂Mg，可以配合第一GaN子层和第三GaN子层形成凹形掺杂，提高空穴数量和空穴注入效率；最后再保持高温慢速生长高掺杂Mg的第三GaN子层，由于离多量子阱较远，不会因为高温生长而破坏多量子阱的晶体质量；另外第三GaN子层采用高温生长可以有效提高Mg的激活效率；第三GaN子层采用慢速生长可以有效提高Mg的掺杂效率；第三GaN子层采用高掺杂Mg是能增加空穴数量和提高空穴注入效率，另外与第一GaN子层和第二GaN子层形成凹形掺杂能进一步的提高空穴注入效率。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种发光二极管外延片制作方法，所述方法包括：提供一衬底；依次在所述衬底上生长低温缓冲层、高温缓冲层、N型层、有源层、电子阻挡层和P型层；其特征在于，所述P型层采用如下方式生长：
以第一生长温度、第一生长压力和第一生长速率在所述电子阻挡层上生长第一厚度、第一Mg掺杂浓度的第一GaN子层；
以第二生长温度、第二生长压力和第二生长速率在所述第一GaN子层上生长第二厚度、第二Mg掺杂浓度的第二GaN子层；
以第三生长温度、第三生长压力和第三生长速率在所述第二GaN子层上生长第三厚度、第三Mg掺杂浓度的第三GaN子层；
沿着所述电子阻挡层到所述P型层的方向，所述第一Mg掺杂浓度逐渐变大，所述第二生长温度＝所述第三生长温度＞所述第一生长温度，所述第二生长压力＞所述第一生长压力＝所述第三生长压力，所述第二生长速率＞所述第一生长速率＝所述第三生长速率，所述第三厚度＞所述第一厚度＞所述第二厚度，所述第三Mg掺杂浓度＞所述第一Mg掺杂浓度＞所述第二Mg掺杂浓度＝0，所述第二生长温度和所述第三生长温度为930-1000℃，所述第一生长温度为900-980℃。
2.根据权利要求1所述的方法，其特征在于，所述第二生长压力350-600torr，所述第一生长压力和所述第三生长压力为150-350torr。
3.根据权利要求1或2所述的方法，其特征在于，所述第三厚度为200-500埃，所述第一厚度为100-300埃，所述第二厚度为50-100埃。
4.根据权利要求1或2所述的方法，其特征在于，所述第二生长速率为所述第一生长速率的1-3倍。
5.一种发光二极管外延片，包括：衬底、依次覆盖在所述衬底上的低温缓冲层、高温缓冲层、N型层、有源层、电子阻挡层和P型层；其特征在于，所述P型层包括：
以第一生长温度、第一生长压力和第一生长速率生长在所述电子阻挡层上的第一厚度、第一Mg掺杂浓度的第一GaN子层；
以第二生长温度、第二生长压力和第二生长速率生长在所述第一GaN子层上的第二厚度、第二Mg掺杂浓度的第二GaN子层；
以第三生长温度、第三生长压力和第三生长速率生长在所述第二GaN子层上的第三厚度、第三Mg掺杂浓度的第三GaN子层；
沿着所述电子阻挡层到所述P型层的方向，所述第一Mg掺杂浓度逐渐变大，所述第二生长温度＝所述第三生长温度＞所述第一生长温度，所述第二生长压力＞所述第一生长压力＝所述第三生长压力，所述第二生长速率＞所述第一生长速率＝所述第三生长速率，所述第三厚度＞所述第一厚度＞所述第二厚度，所述第三Mg掺杂浓度＞所述第一Mg掺杂浓度＞所述第二Mg掺杂浓度＝0，所述第二生长温度和所述第三生长温度为930-1000℃，所述第一生长温度为900-980℃。
6.根据权利要求5所述的发光二极管外延片，其特征在于，所述第二生长压力350-600torr，所述第一生长压力和所述第三生长压力为150-350torr。
7.根据权利要求5或6所述的发光二极管外延片，其特征在于，所述第三厚度为200-500埃，所述第一厚度为100-300埃，所述第二厚度为50-100埃。
8.根据权利要求5或6所述的发光二极管外延片，其特征在于，所述第二生长速率为所述第一生长速率的1-3倍。
CN201610133101.5A 2016-03-09 2016-03-09 发光二极管外延片制作方法及发光二极管外延片 Active CN105679893B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610133101.5A CN105679893B (zh) 2016-03-09 2016-03-09 发光二极管外延片制作方法及发光二极管外延片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610133101.5A CN105679893B (zh) 2016-03-09 2016-03-09 发光二极管外延片制作方法及发光二极管外延片

Publications (2)

Publication Number Publication Date
CN105679893A CN105679893A (zh) 2016-06-15
CN105679893B true CN105679893B (zh) 2018-05-25

Family

ID=56307237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610133101.5A Active CN105679893B (zh) 2016-03-09 2016-03-09 发光二极管外延片制作方法及发光二极管外延片

Country Status (1)

Country Link
CN (1) CN105679893B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531855B (zh) * 2016-12-14 2019-07-02 湘能华磊光电股份有限公司 一种led外延结构及其生长方法
CN106784230B (zh) * 2017-01-16 2019-10-08 湘能华磊光电股份有限公司 Led外延生长方法
CN106848022B (zh) * 2017-02-22 2019-07-30 湘能华磊光电股份有限公司 一种led外延结构及其生长方法
CN108666398A (zh) * 2017-03-28 2018-10-16 山东浪潮华光光电子股份有限公司 一种led外延结构及其生长方法
CN107689405B (zh) * 2017-08-17 2019-07-12 合肥彩虹蓝光科技有限公司 紫外led外延结构及其生长方法
CN109346574B (zh) * 2018-09-03 2020-02-21 淮安澳洋顺昌光电技术有限公司 一种提高氮化镓基led发光二极管亮度的外延片及生长方法
CN109659404B (zh) * 2018-12-28 2020-07-07 华灿光电（浙江）有限公司 一种发光二极管外延片的制造方法
JP7140978B2 (ja) * 2019-05-27 2022-09-22 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
CN110635007A (zh) * 2019-09-12 2019-12-31 佛山市国星半导体技术有限公司 一种抗静电外延结构及其制备方法
CN112259645B (zh) * 2020-09-01 2021-11-05 华灿光电（浙江）有限公司 发光二极管外延片的生长方法
CN112201732B (zh) * 2020-09-16 2021-09-03 广东省科学院半导体研究所 一种紫外led量子阱生长方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943355A (en) * 1996-05-29 1999-08-24 Sony Corporation Semiconductor light emitting device
CN102738328A (zh) * 2012-07-02 2012-10-17 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
CN103441194A (zh) * 2013-08-30 2013-12-11 湘能华磊光电股份有限公司 Led外延片、其制作方法及包括其的led芯片
CN104465898A (zh) * 2014-11-18 2015-03-25 华灿光电(苏州）有限公司 一种发光二极管外延片的生长方法及发光二极管外延片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943355A (en) * 1996-05-29 1999-08-24 Sony Corporation Semiconductor light emitting device
CN102738328A (zh) * 2012-07-02 2012-10-17 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
CN103441194A (zh) * 2013-08-30 2013-12-11 湘能华磊光电股份有限公司 Led外延片、其制作方法及包括其的led芯片
CN104465898A (zh) * 2014-11-18 2015-03-25 华灿光电(苏州）有限公司 一种发光二极管外延片的生长方法及发光二极管外延片

Also Published As

Publication number Publication date
CN105679893A (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
CN105679893B (zh) 发光二极管外延片制作方法及发光二极管外延片
CN106611808B (zh) 一种发光二极管外延片的生长方法
CN106206866B (zh) 一种发光二极管的制造方法及发光二极管
CN107195739B (zh) 一种发光二极管及其制造方法
CN106449915B (zh) 一种发光二极管外延片的生长方法
CN108198921B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN107195738B (zh) 一种发光二极管外延片及其制造方法
CN105098004B (zh) 一种发光二极管外延片的生长方法及外延片
CN105870277B (zh) 一种发光二极管外延片及其生长方法
CN104465898B (zh) 一种发光二极管外延片的生长方法及发光二极管外延片
CN107799633A (zh) 一种发光二极管外延片及其制造方法
CN104576852A (zh) 一种GaN基LED外延结构的发光量子阱应力调控方法
CN107086256B (zh) 一种发光二极管外延片的制造方法
CN104659170A (zh) 一种发光二极管外延片及其制备方法
CN106887494A (zh) 一种发光二极管的外延片及其制造方法
CN107359227B (zh) 一种发光二极管及其制造方法
CN105957927B (zh) 一种发光二极管外延片的生长方法
CN107068824B (zh) 一种发光二极管的外延片及其制造方法
CN108470805A (zh) 一种发光二极管外延片及其制造方法
CN113328015B (zh) 提高亮度的发光二极管芯片制作方法
CN104900778B (zh) 一种发光二极管外延片的生长方法及外延片
CN104157763A (zh) 一种发光二极管外延片及其制造方法
CN106252480B (zh) 一种发光二极管外延片及其生长方法
CN108281519A (zh) 一种发光二极管外延片及其制造方法
CN105576090B (zh) 发光二极管外延片的制备方法及发光二极管外延片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant