CN104157763A - 一种发光二极管外延片及其制造方法 - Google Patents

一种发光二极管外延片及其制造方法 Download PDF

Info

Publication number
CN104157763A
CN104157763A CN201410326480.0A CN201410326480A CN104157763A CN 104157763 A CN104157763 A CN 104157763A CN 201410326480 A CN201410326480 A CN 201410326480A CN 104157763 A CN104157763 A CN 104157763A
Authority
CN
China
Prior art keywords
layer
epitaxial wafer
algan
electronic barrier
successively
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410326480.0A
Other languages
English (en)
Other versions
CN104157763B (zh
Inventor
从颖
姚振
韩杰
胡加辉
魏世祯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201410326480.0A priority Critical patent/CN104157763B/zh
Publication of CN104157763A publication Critical patent/CN104157763A/zh
Application granted granted Critical
Publication of CN104157763B publication Critical patent/CN104157763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Abstract

本发明公开了一种发光二极管外延片及其制造方法，属于半导体技术领域。所述外延片包括衬底、以及依次层叠在所述衬底上的低温缓冲层、高温缓冲层、N型层、有源层、电子阻挡层、P型层，所述电子阻挡层包括GaN层、以及依次层叠在所述GaN层上的至少两层AlGaN层，所述至少两层AlGaN层的Al组分含量沿所述外延片的生长方向逐层递增或逐层递减。本发明通过将电子阻挡层设置为包括GaN层和至少两层AlGaN层，至少两层AlGaN层的Al组分含量沿外延片的生长方向逐层递增或递减，使电子阻挡层能带的能阶高度分布情况变为逐层递增或逐层递减，减弱了对空穴注入有源层的阻挡作用，也能阻挡电子从量子阱泄漏，提高了发光效率。

Description

一种发光二极管外延片及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管外延片及其制造方法。
背景技术
LED(Light Emitting Diode，发光二极管)是一种能发光的半导体电子元件，广泛应用于交通信号灯、户外全彩显示屏、城市景观照明、汽车内外灯、隧道灯。
大功率芯片为光源功率大于或等于350mw的LED芯片，规格包括30mil*30mil、45mil*45mil、50mil*50mil等。现有的制作大功率芯片的LED外延片包括衬底、以及依次生长在衬底上的低温缓冲层、高温缓冲层、N型层、有源层、电子阻挡层、P型层。其中，电子阻挡层为AlGaN层。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
目前主要通过调整P型层中Mg的掺杂浓度提高大功率芯片的光效，但由于P型层中Mg的电离率非常低，即使Mg的掺杂浓度提高了，P型层所能提供的有效空穴的数量也没有明显增长，因此现有的方法对于大功率芯片的光效的提升空间不大。
发明内容
为了解决现有技术对于大功率芯片的光效的提升空间不大的问题，本发明实施例提供了一种发光二极管外延片及其制造方法。所述技术方案如下：
一方面，本发明实施例提供了一种发光二极管外延片，所述外延片包括衬底、以及依次层叠在所述衬底上的低温缓冲层、高温缓冲层、N型层、有源层、电子阻挡层、P型层，所述电子阻挡层包括GaN层、以及依次层叠在所述GaN层上的至少两层AlGaN层，所述至少两层AlGaN层的Al组分含量沿所述外延片的生长方向逐层递增或逐层递减。
可选地，各个所述AlGaN层为AlxGaN层，x的取值范围为0.05-0.1。
优选地，相邻两层所述AlGaN层的Al组分的变化率为10％-50％。
可选地，所述GaN层的厚度为2-6nm。
可选地，所述至少两层AlGaN层的总厚度为10-30nm。
可选地，各个所述AlGaN层的厚度相等。
可选地，所述至少两层AlGaN层的层数为2-8层。
另一方面，本发明实施例提供了一种发光二极管外延片的制造方法，所述方法包括：
在衬底上依次沉积低温缓冲层、高温缓冲层、N型层、有源层；
在所述有源层上沉积电子阻挡层，所述电子阻挡层包括GaN层、以及依次层叠在所述GaN层上的至少两层AlGaN层，所述至少两层AlGaN层的Al组分含量沿所述外延片的生长方向逐层递增或逐层递减；
在所述电子阻挡层上沉积P型层。
可选地，沉积所述电子阻挡层时，反应室压力为100-200torr。
可选地，沉积所述电子阻挡层时，反应室温度为800-880℃。
本发明实施例提供的技术方案带来的有益效果是：
通过将电子阻挡层设置为包括GaN层和至少两层AlGaN层，至少两层AlGaN层的Al组分含量沿外延片的生长方向逐层递增或递减，使电子阻挡层能带的能阶高度分布情况变为逐层递增或逐层递减，为空穴越过电子阻挡层注入有源层提供了一个类似于缓慢变化的台阶和更多的越过机会，减弱了电子阻挡层对空穴注入有源层的阻挡作用，增加了注入有源层的空穴数量，提高了外延片制作的大功率芯片的发光效率。同时，至少两层AlGaN层的Al组分含量沿外延片的生长方向逐层递增或逐层递减，增强了对电子的阻挡作用，减少了电子外溢情况，特别是对大功率芯片效果更为明显，提高了大功率管芯片的光效，降低了大电流下的Droop(下降)效应。另外，GaN层对V型缺陷具有一定的填平作用，可以避免有源层的V型缺陷的延伸，提高芯片的晶格质量，改善芯片的光电性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种LED外延片的结构示意图；
图2a是本发明实施例一提供的电子阻挡层的能带图；
图2b是本发明实施例一提供的电子阻挡层的能带图；
图3是本发明实施例二提供的一种LED外延片的制备方法的流程图；
图4是本发明实施例二提供的两种样品的晶粒的亮度和电压的分布示意图；
图5是本发明实施例二提供的两种样品的晶粒的光电性能的分布曲线图；
图6是本发明实施例二提供的两种样品的晶粒的光效参数的分布曲线图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种LED外延片，参见图1，该外延片包括衬底1、以及依次层叠在衬底1上的低温缓冲层2、高温缓冲层3、N型层4、有源层5、电子阻挡层6、P型层7。
在本实施例中，电子阻挡层6包括GaN层61(图1用阴影表示)、以及依次层叠在GaN层61上的至少两层AlGaN层62。至少两层AlGaN层62的Al组分含量沿外延片的生长方向逐层递增或逐层递减。
需要说明的是，由于AlGaN层能带的能阶高度与Al组分含量有关，至少两层AlGaN层62的Al组分含量沿外延片的生长方向逐层递增或逐层递减，因此至少两层AlGaN层62能带的能阶高度分布为逐层递增(如图2a所示)或逐层递减(如图2b所示)。
可选地，GaN层61的厚度可以为2-6nm。当GaN层61的厚度小于1nm时，会起不到阻挡有源层5的V型缺陷的作用。当GaN层61的厚度大于6nm时，会影响AlGaN层62阻挡电子的能力。当GaN层61的厚度为2-6nm时，电子阻挡层6对V型缺陷和电子的阻挡能力没有差别，2-6nm为GaN层61的厚度优选范围。
优选地，GaN层61的厚度可以为3-4nm。实验表明，GaN层61的厚度为3-4nm时，发光二极管的发光亮度较高。
可选地，至少两层AlGaN层62的总厚度可以为10-30nm。当至少两层AlGaN层62的总厚度大于30nm时，会对空穴注入有源层5造成影响。当至少两层AlGaN层62的总厚度小于10nm时，会减弱对电子的阻挡作用。当至少两层AlGaN层62的总厚度为10-30nm时，对电子的阻挡作用和空穴的注入都没有负面影响，10-30nm为至少两层AlGaN层62的总厚度的优选范围。
优选地，至少两层AlGaN层62的总厚度可以为20-25nm。实验表明，至少两层AlGaN层62的总厚度为20-25nm时，发光二极管的发光亮度较高。
可选地，各个AlGaN层62的厚度可以相等。当各个AlGaN层62的厚度相等时，由于至少两层AlGaN层62的Al组分含量沿外延片的生长方向逐层递增或逐层递减，因此各个AlGaN层62的Al组分含量和Ga组分含量之比是不同的。随着Al组分含量的逐层递增或逐层递减，能阶也是逐层升高或逐层降低，由于各个AlGaN层62的Al组分含量和Ga组分含量之比是不同的，因此逐层升高或降低的比例是不同的，对电子的阻挡作用更强，可有效改善大电流下电子的外溢情况，防止电子进入P型层产生非复合发光，提高了有源层5的发光效率，特别是对大功率芯片，电子外溢情况改善明显，对Droop效应改善显著。
可选地，各个AlGaN层62为AlxGaN层，x的取值范围可以为0.05-0.1。当x小于0.05时，对电子的阻挡会有减弱的风险；当x大于0.1时，会严重影响空穴注入有源层5，0.05-0.1为优选范围。
优选地，x的取值范围可以为0.06-0.08。实验表明，x的取值范围为0.06-0.08时，发光二极管的发光亮度较高。
可选地，相邻两层AlGaN层62的Al组分的变化率可以为10％-50％。其中，相邻两层AlGaN层62的Al组分的变化率，为相邻两层AlGaN层62的Al组分含量的差值，如一层AlGaN层62的Al组分含量为5％，另一层AlGaN层62的Al组分含量为15％，则相邻两层AlGaN层62的Al组分含量为10％。实验表明，当相邻两层AlGaN层62的Al组分的变化率为10％-50％时，正好不会减弱对电子的阻挡能力，也不会对空穴注入有源层5造成影响。当相邻两层AlGaN层62的Al组分的变化率小于10％时，能阶的高度基本上没有什么变化，会影响空穴注入有源层5。当相邻两层AlGaN层62的Al组分的变化率大于50％时，能阶的高度变化太快，也会影响空穴注入有源层5。
优选地，相邻两层AlGaN层62的Al组分的变化率可以为20％-35％。实验表明，相邻两层AlGaN层62的Al组分的变化率为20％-35％时，发光二极管的发光亮度较高。
可选地，至少两层AlGaN层62的层数可以为2-8层。当至少两层AlGaN层62的层数大于8时，会对空穴注入有源层5造成影响。
优选地，至少两层AlGaN层62的层数可以为3-5层。
可选地，电子阻挡层生长时，反应室压力可以为100-200torr。
优选地，电子阻挡层生长时，反应室压力可以为100torr。
具体地，电子阻挡层生长时，反应室气氛可以为N2、H2、NH3，反应室转速可以为1000rpm。由于N2、H2混合的载气要比单纯的N2反应充分，因此反应室气氛为N2、H2、NH3比反应室气氛为N2、NH3要好，而且电子阻挡层比有源层薄得多，不存在有源层由于使用H2而造成H2与In反应生成副产物的情况。
可以理解地，电子阻挡层的生长压力(100torr)比有源层的生长压力(一般为200torr)低，电子阻挡层的生长转速(1000rpm)与比有源层的生长转速(一般为500rpm)高，由于沉积压力低、转速高时，Al和NH3发生预反应(反应物提前反应而生成非晶体生长所需的副产物)的活性较低，因此可以避免了预反应的发生，进而防止由于发生预反应而消耗反应物、造成正常反应时所需的反应物减少、影响长晶，在一定程度上提高了晶体质量、提高了电子阻挡层阻挡电子和缺陷的能力。
可选地，电子阻挡层生长时，反应室温度可以为800-880℃。
优选地，电子阻挡层生长时，反应室温度可以为850-880℃。若反应室温度太低，则长晶质量差，若反应时温度较高，则会破坏有源层，造成电性能下降，850-880℃为优选范围。
可以理解地，电子阻挡层的生长温度(850-880℃)低于量子垒层(GaN层)的生长温度(一般为880-920℃)，减少了高温对有源层的伤害，减少了对有源层结构的破坏，一定程度上增加了有源层空穴与电子的复合效率，避免了有源层由于高温造成的寿命缩短。
可选地，衬底1可以为蓝宝石，低温缓冲层2等可以层叠在蓝宝石的[0001]面上。
可选地，低温缓冲层2可以为GaN层，厚度可以为20-45nm。
可选地，高温缓冲层3可以为不掺杂的GaN层，厚度可以为2-3.5um。
可选地，N型层4可以为掺Si的GaN层，厚度可以为2-3um。
可选地，有源层5可以包括交替生长的InxGa(1-x)N层51和GaN层52，x为0.20-0.22。其中，InxGa(1-x)N层51的厚度可以为2.5-3.5nm，GaN层52的厚度可以为10-12nm。InxGa(1-x)N层51和GaN层52的层数可以为11-13，InxGa(1-x)N层51和GaN层52的总厚度可以为130-160nm。
可选地，P型层7可以包括低温P型GaN层、以及依次层叠在P型GaN层上的P型电子阻挡层、高温P型GaN层。低温P型GaN层、P型电子阻挡层、高温P型GaN层均掺有Mg，P型电子阻挡层可以为AlyGaN层，y为0.15-0.25。低温P型GaN层的厚度可以为40-70nm，P型电子阻挡层的厚度可以为30-50nm，高温P型GaN层的厚度可以为80-120nm。
本发明实施例通过将电子阻挡层设置为包括GaN层和至少两层AlGaN层，至少两层AlGaN层的Al组分含量沿外延片的生长方向逐层递增或递减，使电子阻挡层能带的能阶高度分布情况变为逐层递增或逐层递减，为空穴越过电子阻挡层注入有源层提供了一个类似于缓慢变化的台阶和更多的越过机会，减弱了电子阻挡层对空穴注入有源层的阻挡作用，增加了注入有源层的空穴数量，提高了外延片制作的大功率芯片的发光效率。同时，至少两层AlGaN层的Al组分含量沿外延片的生长方向逐层递增或逐层递减，增强了对电子的阻挡作用，减少了电子外溢情况，特别是对大功率芯片效果更为明显，提高了大功率管芯片的光效，降低了大电流下的Droop(下垂)效应。而且，各层AlGaN层之间没有GaN层，不存在GaN层对空穴的扩展作用，避免了出现由于空穴的浓度较低而降低注入有源层的空穴数量的情况。另外，GaN层对V型缺陷具有一定的填平作用，可以避免有源层的V型缺陷的延伸，提高芯片的晶格质量，改善芯片的光电性能。
实施例二
本发明实施例提供了一种LED外延片的制造方法，该方法用于制造如实施例一提供的LED外延片，参见图3，该方法包括：
步骤200：对衬底进行预处理。
在本实施例中，采用Veeco K465i型或C4型MOCVD(Metal OrganicChemical Vapor Deposition，金属有机化合物化学气相沉淀)实现LED外延片的制造方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为N源，三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，三甲基铟(TMIn)作为铟源，硅烷(SiH4)作为N型掺杂剂，三甲基铝(TMAl)作为铝源，二茂镁(CP2Mg)作为P型掺杂剂。
可选地，衬底可以为蓝宝石。
具体地，该步骤200可以包括：
在氢气气氛下，高温处理衬底5-6min。其中，反应室温度为1000-1100℃，反应室压力控制在200-500torr。
步骤201：在衬底上依次沉积低温缓冲层、高温缓冲层、N型层、有源层。
具体地，该步骤201可以包括：
在蓝宝石的[0001]面上沉积低温缓冲层；
在低温缓冲层上沉积高温缓冲层；
在高温缓冲层上沉积N型层；
在N型层上沉积有源层。
可选地，低温缓冲层可以为GaN层，厚度可以为20-45nm。
可选地，沉积低温缓冲层时，反应室温度可以为530-560℃，反应室压力可以控制在300-500torr。
可选地，高温缓冲层可以为不掺杂的GaN层，厚度可以为2-3.5um。
可选地，沉积高温缓冲层时，反应室温度可以为1000-1100℃，反应室压力可以控制在300-500torr。
可选地，N型层可以为掺Si的GaN层，厚度可以为2-3um。
可选地，沉积N型层时，反应室温度可以为1000-1100℃，反应室压力可以控制在200-300torr。
可选地，有源层可以包括交替生长的InxGa(1-x)N层和GaN层，x为0.20-0.22。其中，InxGa(1-x)N层的厚度可以为2.5-3.5nm，GaN层的厚度可以为10-12nm。InxGa(1-x)N层和GaN层的层数可以为11-13，InxGa(1-x)N层和GaN层的总厚度可以为130-160nm。
可选地，沉积有源层时，反应室压力可以控制在200-300torr。生长InxGa(1-x)N层时，反应室温度可以为750-780℃。生长GaN层时，反应室温度可以为880-920℃。
具体地，沉积有源层时，反应室气氛可以为N2、NH3，反应室转速可以为500rmp，避免由于使用H2造成H2与In反应生成副产物。
步骤202：在有源层上沉积电子阻挡层。
可选地，GaN层的厚度可以为2-6nm。当GaN层的厚度小于1nm时，会起不到阻挡有源层的V型缺陷的作用。当GaN层的厚度大于6nm时，会影响AlGaN层阻挡电子的能力；当GaN层的厚度为2-6nm时，电子阻挡层对V型缺陷和电子的阻挡能力没有差别，2-6nm为GaN层的厚度优选范围。
优选地，GaN层61的厚度可以为3-4nm。实验表明，GaN层61的厚度为3-4nm时，发光二极管的发光亮度较高。
可选地，至少两层AlGaN层的总厚度可以为10-30nm。当至少两层AlGaN层的总厚度大于30nm时，会对空穴注入有源层造成影响。当至少两层AlGaN层的总厚度小于10nm时，会减弱对电子的阻挡作用。当至少两层AlGaN层的总厚度为10-30nm时，对电子的阻挡作用和空穴的注入都没有负面影响，10-30nm为至少两层AlGaN层的总厚度的优选范围。
优选地，至少两层AlGaN层62的总厚度可以为20-25nm。实验表明，至少两层AlGaN层62的总厚度为20-25nm时，发光二极管的发光亮度较高。
可选地，各个AlGaN层的厚度可以相等。当各个AlGaN层的厚度相等时，由于至少两层AlGaN层的Al组分含量沿外延片的生长方向逐层递增或逐层递减，因此各个AlGaN层的Al组分含量和Ga组分含量之比是不同的。随着Al组分含量的逐层递增或逐层递减，能阶也是逐层升高或逐层降低，由于各个AlGaN层62的Al组分含量和Ga组分含量之比是不同的，因此逐层升高或降低的比例是不同的，对电子的阻挡作用更强，可有效改善大电流下电子的外溢情况，防止了电子进入P型层产生非复合发光，提高了有源层的发光效率，特别是对大功率芯片，电子外溢情况改善明显，对Droop效应改善显著。
可选地，各个AlGaN层为AlxGaN层，x的取值范围可以为0.05-0.1。当x小于0.05时，对电子的阻挡会有减弱的风险；当x大于0.1时，会严重影响空穴注入有源层，0.05-0.1为优选范围。
优选地，x的取值范围可以为0.06-0.08。实验表明，x的取值范围为0.06-0.08时，发光二极管的发光亮度较高。
可选地，相邻两层AlGaN层的Al组分的变化率可以为10％-50％。其中，相邻两层AlGaN层62的Al组分的变化率，为相邻两层AlGaN层62的Al组分含量的差值，如一层AlGaN层62的Al组分含量为5％，另一层AlGaN层62的Al组分含量为15％，则相邻两层AlGaN层62的Al组分含量为10％。实验表明，当相邻两层AlGaN层的Al组分的变化率为10％-50％时，正好不会减弱对电子的阻挡能力，也不会对空穴注入有源层造成影响。当相邻两层AlGaN层的Al组分的变化率小于10％时，的高度基本上没有什么变化，会影响空穴注入有源层5。当相邻两层AlGaN层的Al组分的变化率大于50％时，能阶的高度变化太快，也会影响空穴注入有源层。
优选地，相邻两层AlGaN层62的Al组分的变化率可以为20％-35％。实验表明，相邻两层AlGaN层62的Al组分的变化率为20％-35％时，发光二极管的发光亮度较高。
可选地，至少两层AlGaN层的层数可以为2-8层。当至少两层AlGaN层的层数大于8时，会对空穴注入有源层造成影响。
优选地，至少两层AlGaN层的层数可以为3-5层。
可选地，沉积电子阻挡层时，反应室压力可以为100-200torr。
优选地，沉积电子阻挡层时，反应室压力可以为100torr。
具体地，沉积电子阻挡层时，反应室气氛可以为N2、H2、NH3，反应室转速可以为1000rpm。由于N2、H2混合的载气要比单纯的N2反应充分，因此反应室气氛为N2、H2、NH3比反应室气氛为N2、NH3要好，而且电子阻挡层比有源层薄得多，不存在有源层由于使用H2而造成H2与In反应生成副产物的情况。
可以理解地，电子阻挡层的沉积压力(100torr)比有源层的沉积压力(200torr)低，电子阻挡层的沉积转速(1000rpm)与比有源层的沉积转速(500rpm)高，由于沉积压力低、转速高时，Al和NH3发生预反应(反应物提前反应而生成非晶体生长所需的副产物)的活性较低，因此可以避免了预反应的发生，进而防止由于发生预反应而消耗反应物、造成正常反应时所需的反应物减少、影响长晶，在一定程度上提高了晶体质量、提高了电子阻挡层阻挡电子和缺陷的能力。
可选地，沉积电子阻挡层时，反应室温度可以为800-880℃。
优选地，沉积电子阻挡层时，反应室温度可以为850-880℃。若反应室温度太低，则长晶质量差，若反应时温度较高，则会破坏有源层，造成电性能下降，850-880℃为优选范围。
可以理解地，电子阻挡层的沉积温度(850-880℃)低于量子垒层(GaN层)的沉积温度(880-920℃)，减少了高温对有源层的伤害，减少了对有源层结构的破坏，一定程度上增加了有源层空穴与电子的复合效率，避免了有源层由于高温造成的寿命缩短。
步骤203：在电子阻挡层上沉积P型层。
可选地，P型层可以包括低温P型GaN层、以及依次层叠在低温P型GaN层上的P型电子阻挡层、高温P型GaN层。低温P型GaN层、P型电子阻挡层、高温P型GaN层均掺有Mg，P型电子阻挡层为AlyGaN层，y为0.15-0.25。低温P型GaN层的厚度为40-70nm，P型电子阻挡层的厚度为30-50nm，高温P型GaN层的厚度为80-120nm。
可选地，沉积低温P型GaN层时，反应室温度可以为730-770℃，反应室压力可以控制在200-300torr。沉积P型电子阻挡层时，反应室温度可以为920-970℃，反应室压力可以控制在100-200torr。沉积高温P型GaN层时，反应室温度可以为920-970℃，反应室压力可以控制在200-500torr。
步骤204：活化P型层。
具体地，该步骤204包括：
在氮气气氛下，持续处理P型层20-30min。其中，反应室温度为650-750℃。
需要说明的是，活化P型层时主要是活化P型层中掺杂的Mg，使Mg活化后产生更多的空穴，避免由于不活化而导致出现大功率芯片亮度低和电压高的情况。
下面分别对第一样品和第二样品在相同的工艺条件下镀180nm的ITO(Indium Tin Oxides，纳米铟锡金属氧化物)层，150nm的Cr/Pt/Au电极和50nm的SiO2保护层，并分别将处理后的第一样品和第二样品研磨切割成762μm*762μm(30mi*30mil)的芯粒。其中，第一样品是采用现有的LED外延片的制造方法制造的，第二样品是采用本实施例提供的LED外延片的制造方法制造的。现有的LED外延片的制造方法与本实施例提供的LED外延片的制造方法的最大不同之处在于，沉积电子阻挡层时，电子阻挡层为单一的AlGaN层，其厚度为8-12nm，沉积条件与有源层相同。
接着在处理后的第一样品和第二样品的相同位置各自挑选200颗晶粒，在相同的封装工艺下，封装成白光LED。采用积分球分别在驱动电流350mA的条件下测试来自于第一样品的晶粒和来自于第二样品的晶粒的亮度和电压的分布情况、光电性能、光效参数，所得结果分别如图4、图5、图6所示。
在图4中，乘号表示来自于第一样品的晶粒，方块表示来自于第二样品的晶粒，从图4可以看出，在同样的波长下，来自于第二样品的晶粒(用方块表示)的亮度比来自于第一样品的晶粒(用叉叉表示)的亮度提高了5.5％。
在图5中，方块表示来自于第一样品的晶粒，用方块表示的晶粒组成了第一曲线501，第一曲线501表明了来自于第一样品的晶粒随电流变化而呈现的光功率的变化趋势。乘号表示来自于第二样品的晶粒，用乘号表示的晶粒组成了第二曲线502，第二曲线502表明了来自于第二样品的晶粒随电流变化而呈现的光功率的变化趋势。从图5可以看出，在同样的大电流下，来自于第二样品的晶粒(用叉叉和乘号表示)的光功率比来自于第一样品的晶粒(用三角形和方块表示)的光功率提升了6.8％左右。
在图6中，三角形表示来自于第一样品的晶粒，用三角形表示的晶粒组成了第三曲线601，第三曲线601表明了来自于第一样品的晶粒随电流变化而呈现的光效变化趋势。方块表示来自于第二样品的晶粒，用方块表示的晶粒组成了第四曲线602，第四曲线602表明了来自于第二样品的晶粒随电流变化而呈现的光效变化趋势。从图6可以看出，来自于第二样品的晶粒(用叉叉和三角形表示)比来自于第一样品的晶粒(用菱形和方块表示)的光效衰减小，即Droop效应明显减低。
因此采用本实施例提供的LED外延片的制造方法可以提升大功率芯片的亮度、光功率、降低大电流下芯片的Droop效应，提升芯片的性能，提高芯片的可靠性。
本发明实施例通过将电子阻挡层设置为包括GaN层和至少两层AlGaN层，至少两层AlGaN层的Al组分含量沿外延片的生长方向逐层递增或递减，电子阻挡层能带的能阶高度分布情况变为逐层递增或逐层递减，为空穴越过电子阻挡层注入有源层提供了一个类似于缓慢变化的台阶和更多的越过机会，减弱了对空穴注入有源层的阻挡作用，增加了注入有源层的空穴数量，提高了外延片制作的大功率芯片的发光效率。同时，至少两层AlGaN层的Al组分含量沿外延片的生长方向逐层递增或递减，增强了电子阻挡作用，减少电子外溢情况，特别是对大功率芯片效果更为明显，提高了大功率管芯片的光效，降低了大电流下的Droop效应。而且，各层AlGaN层之间没有GaN层，不存在GaN层对空穴的扩展作用，避免了出现由于空穴的浓度较低而降低注入有源层的空穴数量的情况。另外，GaN层对V型缺陷具有一定的填平作用，可以避免有源层的V型缺陷的延伸，提高芯片的晶格质量，改善芯片的光电性能。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管外延片，所述外延片包括衬底、以及依次层叠在所述衬底上的低温缓冲层、高温缓冲层、N型层、有源层、电子阻挡层、P型层，其特征在于，所述电子阻挡层包括GaN层、以及依次层叠在所述GaN层上的至少两层AlGaN层，所述至少两层AlGaN层的Al组分含量沿所述外延片的生长方向逐层递增或逐层递减。
2.根据权利要求1所述的外延片，其特征在于，各个所述AlGaN层为AlxGaN层，x的取值范围为0.05-0.1。
3.根据权利要求2所述的外延片，其特征在于，相邻两层所述AlGaN层的Al组分的变化率为10％-50％。
4.根据权利要求1所述的外延片，其特征在于，所述GaN层的厚度为2-6nm。
5.根据权利要求1所述的外延片，其特征在于，所述至少两层AlGaN层的总厚度为10-30nm。
6.根据权利要求1所述的外延片，其特征在于，各个所述AlGaN层的厚度相等。
7.根据权利要求1所述的外延片，其特征在于，所述至少两层AlGaN层的层数为2-8层。
8.一种制造如权利要求1-7任一项所述的发光二极管外延片的方法，其特征在于，所述方法包括：
在衬底上依次沉积低温缓冲层、高温缓冲层、N型层、有源层；
在所述有源层上沉积电子阻挡层，所述电子阻挡层包括GaN层、以及依次层叠在所述GaN层上的至少两层AlGaN层，所述至少两层AlGaN层的Al组分含量沿所述外延片的生长方向逐层递增或逐层递减；
在所述电子阻挡层上沉积P型层。
9.根据权利要求8所述的方法，其特征在于，沉积所述电子阻挡层时，反应室压力为100-200torr。
10.根据权利要求8所述的方法，其特征在于，沉积所述电子阻挡层时，反应室温度为800-880℃。
CN201410326480.0A 2014-07-09 2014-07-09 一种发光二极管外延片及其制造方法 Active CN104157763B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410326480.0A CN104157763B (zh) 2014-07-09 2014-07-09 一种发光二极管外延片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410326480.0A CN104157763B (zh) 2014-07-09 2014-07-09 一种发光二极管外延片及其制造方法

Publications (2)

Publication Number Publication Date
CN104157763A true CN104157763A (zh) 2014-11-19
CN104157763B CN104157763B (zh) 2018-01-09

Family

ID=51883217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410326480.0A Active CN104157763B (zh) 2014-07-09 2014-07-09 一种发光二极管外延片及其制造方法

Country Status (1)

Country Link
CN (1) CN104157763B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649109A (zh) * 2018-05-22 2018-10-12 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN109461802A (zh) * 2018-09-14 2019-03-12 华灿光电(苏州）有限公司 一种GaN基发光二极管外延片及其制备方法
CN109797375A (zh) * 2018-12-29 2019-05-24 晶能光电（江西）有限公司 硅基外延片厚度均匀性的改善方法
CN112259654A (zh) * 2020-10-20 2021-01-22 广东省科学院半导体研究所 紫外led外延片及其制备方法与应用
CN114551654A (zh) * 2022-01-20 2022-05-27 北京大学 一种复合p型空穴注入层改善蓝绿光Micro-LED通信性能的方法及器件
CN117832348B (zh) * 2024-03-06 2024-05-03 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060118820A1 (en) * 2004-12-06 2006-06-08 Remigijus Gaska Nitride-based light emitting heterostructure
US20080001138A1 (en) * 2004-02-18 2008-01-03 Samsung Electro-Mechanics Co., Ltd. Nitride based semiconductor light-emitting device
CN102544285A (zh) * 2012-01-16 2012-07-04 北京大学 利用电子阻挡层提高发光效率的氮化物发光器件
CN102820394A (zh) * 2011-06-07 2012-12-12 山东华光光电子有限公司 一种采用铝组分渐变电子阻挡层的led结构
CN103560190A (zh) * 2013-11-15 2014-02-05 湘能华磊光电股份有限公司 阻挡电子泄漏和缺陷延伸的外延生长方法及其结构
CN203659914U (zh) * 2013-10-17 2014-06-18 武汉光电工业技术研究院有限公司 一种深紫外二极管外延片和芯片

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080001138A1 (en) * 2004-02-18 2008-01-03 Samsung Electro-Mechanics Co., Ltd. Nitride based semiconductor light-emitting device
US20060118820A1 (en) * 2004-12-06 2006-06-08 Remigijus Gaska Nitride-based light emitting heterostructure
CN102820394A (zh) * 2011-06-07 2012-12-12 山东华光光电子有限公司 一种采用铝组分渐变电子阻挡层的led结构
CN102544285A (zh) * 2012-01-16 2012-07-04 北京大学 利用电子阻挡层提高发光效率的氮化物发光器件
CN203659914U (zh) * 2013-10-17 2014-06-18 武汉光电工业技术研究院有限公司 一种深紫外二极管外延片和芯片
CN103560190A (zh) * 2013-11-15 2014-02-05 湘能华磊光电股份有限公司 阻挡电子泄漏和缺陷延伸的外延生长方法及其结构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649109A (zh) * 2018-05-22 2018-10-12 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN109461802A (zh) * 2018-09-14 2019-03-12 华灿光电(苏州）有限公司 一种GaN基发光二极管外延片及其制备方法
CN109797375A (zh) * 2018-12-29 2019-05-24 晶能光电（江西）有限公司 硅基外延片厚度均匀性的改善方法
CN112259654A (zh) * 2020-10-20 2021-01-22 广东省科学院半导体研究所 紫外led外延片及其制备方法与应用
CN112259654B (zh) * 2020-10-20 2022-02-22 广东省科学院半导体研究所 紫外led外延片及其制备方法与应用
CN114551654A (zh) * 2022-01-20 2022-05-27 北京大学 一种复合p型空穴注入层改善蓝绿光Micro-LED通信性能的方法及器件
CN114551654B (zh) * 2022-01-20 2023-08-22 北京大学 一种复合p型空穴注入层改善蓝绿光Micro-LED通信性能的方法及器件
CN117832348B (zh) * 2024-03-06 2024-05-03 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN104157763B (zh) 2018-01-09

Similar Documents

Publication Publication Date Title
CN105679893B (zh) 发光二极管外延片制作方法及发光二极管外延片
CN103560190B (zh) 阻挡电子泄漏和缺陷延伸的外延生长方法及其结构
CN106229390B (zh) 一种GaN基发光二极管芯片的生长方法
CN103413877B (zh) 外延结构量子阱应力释放层的生长方法及其外延结构
CN106571416B (zh) 一种发光二极管外延片及其制造方法
CN111223764A (zh) 一种提高辐射复合效率的led外延生长方法
CN103560187B (zh) 含有超晶格势垒层的led结构外延生长方法及其结构
CN105098004B (zh) 一种发光二极管外延片的生长方法及外延片
CN106611808A (zh) 一种发光二极管外延片的生长方法
CN104659170A (zh) 一种发光二极管外延片及其制备方法
CN108461592A (zh) 一种发光二极管外延片及其制造方法
CN104465898B (zh) 一种发光二极管外延片的生长方法及发光二极管外延片
CN104091871B (zh) 一种发光二极管外延片及其制造方法
CN104157763A (zh) 一种发光二极管外延片及其制造方法
CN108550665A (zh) 一种led外延结构生长方法
CN106206866A (zh) 一种发光二极管的制造方法及发光二极管
CN107195739A (zh) 一种发光二极管及其制造方法
CN107195738A (zh) 一种发光二极管外延片及其制造方法
CN106711299A (zh) 一种发光二极管的外延片及其制作方法
CN104465910A (zh) 一种与ZnO薄膜高效匹配的LED芯片结构及其制作方法
CN104362237B (zh) 一种发光二极管的生长方法及发光二极管
CN103746054B (zh) 阻挡电子泄漏和缺陷延伸的外延生长方法及其结构
CN107359227A (zh) 一种发光二极管及其制造方法
CN103594570A (zh) 含有超晶格势垒层的 led 结构外延生长方法及其结构
CN103337451B (zh) 外延结构的电子阻挡层生长方法及其相应的外延结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant