CN108649109A - 一种发光二极管外延片及其制造方法 - Google Patents

一种发光二极管外延片及其制造方法 Download PDF

Info

Publication number
CN108649109A
CN108649109A CN201810496825.5A CN201810496825A CN108649109A CN 108649109 A CN108649109 A CN 108649109A CN 201810496825 A CN201810496825 A CN 201810496825A CN 108649109 A CN108649109 A CN 108649109A
Authority
CN
China
Prior art keywords
layer
insert
quantum well
multiple quantum
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810496825.5A
Other languages
English (en)
Inventor
洪威威
王倩
韦春余
陆香花
周飚
胡加辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201810496825.5A priority Critical patent/CN108649109A/zh
Publication of CN108649109A publication Critical patent/CN108649109A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制造方法,属于半导体技术领域。发光二极管外延片包括衬底、以及依次层叠在衬底上的缓冲层、3D成核层、未掺杂的GaN层、N型层、多量子阱层、低温P型层、电子阻挡层、高温P型层和P型接触层,还包括设置在多量子阱层和低温P型层之间的插入层,插入层为AlxGa1‑xN层,AlxGa1‑xN层中的Al组分由靠近多量子阱层向远离多量子阱层的方向逐渐递减,0.1<x<0.5。则该插入层可以形成阶梯式势垒的电子阻挡层,减少电子溢流,减少电子扩展到P型层的概率,将电子限制在多量子阱层,从而可以提高电子与空穴有效复合,进而提高LED芯片的发光效率。

Description

一种发光二极管外延片及其制造方法
技术领域
本发明涉及半导体技术领域,特别涉及一种发光二极管外延片及其制造方法。
背景技术
LED(Light Emitting Diode,发光二极管)是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源,正在被迅速广泛地得到应用,如交通信号灯、汽车内外灯、城市景观照明、手机背光源等。
外延片是LED中的主要构成部分,现有的GaN基LED外延片包括衬底和设置在衬底上的GaN基外延层,GaN基外延层包括依次层叠在衬底上的缓冲层、3D成核层、未掺杂的GaN层、N型层、多量子阱层、低温P型层、电子阻挡层、高温P型层和P型接触层。由于电子的移动能力远远高于空穴,因此很容易造成电子越过MQW区域与空穴在P型层发生非辐射复合从而导致LED芯片发热量增加,LED的光效下降,因此通过设置电子阻挡层来阻挡电子溢流。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
由于现有的LED外延片中,电子阻挡层为Al组分高的AlGaN层,电子阻挡层中的Al组分较高会引起能带弯曲,能带弯曲会使得AlGaN层不能有效的阻挡电子,导致电子和空穴在P型层发生非辐射复合,降低LED的发光效率。
发明内容
本发明实施例提供了一种发光二极管外延片及其制造方法,可以提高LED的发光效率问题。所述技术方案如下:
一方面,本发明实施例提供了一种发光二极管外延片,所述发光二极管外延片包括衬底、以及依次层叠在所述衬底上的缓冲层、3D成核层、未掺杂的GaN层、N型层、多量子阱层、低温P型层、电子阻挡层、高温P型层和P型接触层,
所述发光二极管外延片还包括设置在所述多量子阱层和所述低温P型层之间的插入层,所述插入层为AlxGa1-xN层,所述AlxGa1-xN层中的Al组分由靠近所述多量子阱层向远离所述多量子阱层的方向逐渐递减,0.1<x<0.5。
进一步地,所述插入层的厚度为30~100nm。
进一步地,所述插入层包括6~10段子插入层,所述子插入层为AlxGa1-xN层,每段所述子插入层中的Al组分相同,所述6~10段子插入层中的Al组分由靠近所述多量子阱层向远离所述多量子阱层的方向逐渐递减。
进一步地,每段所述子插入层的厚度均为5~10nm。
进一步地,每段所述子插入层的厚度均相等。
另一方面,本发明实施例提供了一种发光二极管外延片的制造方法,所述制造方法包括:
提供一衬底;
在所述衬底上依次生长缓冲层、3D成核层、未掺杂的GaN层、N型层和多量子阱层;
在所述多量子阱层上生长插入层,所述插入层为AlxGa1-xN层,所述AlxGa1-xN层中的Al组分由靠近所述多量子阱层向远离所述多量子阱层的方向逐渐递减,0.1<x<0.5;
在所述插入层上依次生长低温P型层、电子阻挡层、高温P型层和P型接触层。
进一步地,所述插入层的生长温度为750~850℃。
进一步地,所述插入层的生长压力为100~300Torr。
进一步地,所述在所述多量子阱层上生长插入层,包括:
采用TMAl为Al源,调节TMAl源的流量大小,依次生长6~10段子插入层,形成所述插入层,每段所述子插入层中的Al组分相同,所述6~10段子插入层中的Al组分由靠近所述多量子阱层向远离所述多量子阱层的方向逐渐递减。
进一步地,每段所述子插入层的厚度均为5~10nm。
本发明实施例提供的技术方案带来的有益效果是:
通过在多量子阱层和P型层之间增设一层插入层,插入层为AlxGa1-xN层,AlxGa1-xN层中的Al组分由靠近多量子阱层向远离多量子阱层的方向逐渐递减,0.1<x<0.5,即该插入层在靠近P型层的一侧的Al组分较低,不会影响LED芯片的晶体质量,同时该插入层在靠近多量子阱层的一侧的Al组分较高,则插入层的靠近多量子阱层的一侧的势垒高度较高,可以有效地阻挡电子向P型层移动,将电子限制在多量子阱层,提高电子与空穴的有效复合,进而提高LED芯片的发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片的结构示意图;
图2是本发明实施例提供的一种发光二极管外延片的制造方法的方法流程图;
图3是本发明实施例提供的一种插入层中的Al组分的变化示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种发光二极管,图1是本发明实施例提供的一种发光二极管外延片的结构示意图,如图1所示,该发光二极管包括衬底1、以及依次层叠在衬底1上的缓冲层2、3D成核层3、未掺杂的GaN层4、N型层5、多量子阱层6、插入层7、低温P型层8、电子阻挡层9、高温P型层10、P型接触层11。
插入层7为AlxGa1-xN层,AlxGa1-xN层中的Al组分由靠近多量子阱层向远离多量子阱层的方向逐渐递减,0.1<x<0.5。
本发明实施例通过在多量子阱层和P型层之间增设一层插入层,插入层为AlxGa1- xN层,AlxGa1-xN层中的Al组分由靠近多量子阱层向远离多量子阱层的方向逐渐递减,0.1<x<0.5,即该插入层在靠近P型层的一侧的Al组分较低,不会影响LED芯片的晶体质量,同时该插入层在靠近多量子阱层的一侧的Al组分较高,则插入层的靠近多量子阱层的一侧的势垒高度较高,可以有效地阻挡电子向P型层移动,将电子限制在多量子阱层,提高电子与空穴的有效复合,进而提高LED芯片的发光效率。
进一步地,插入层7的厚度为30~100nm。若插入层7的厚度大于100nm,则会造成插入层7的厚度过厚,导致外延片的整体厚度较大,降低LED的发光效率,且会浪费材料,增加生长时间。若插入层7的厚度小于30nm,则电子会很容易越过插入层7达到P型层,使电子溢流,同时电子与空穴会在P型层发生非辐射复合。
优选地,插入层7的厚度为60nm。此时插入层7既能起到阻挡电子的作用,又不会使得插入层7的厚度过大,影响LED的发光效率。
进一步地,在本实施例中,插入层7包括6~10段子插入层71,子插入层71为AlxGa1-xN层,每段子插入层71中的Al组分相同,6~10段子插入层中的Al组分由靠近多量子阱层向远离多量子阱层的方向逐渐递减。通过将插入层设置成多段,在实际生长过程中,可以控制每段子插入层中的Al组分的大小,从而实现插入层7中的Al组分由靠近多量子阱层向远离多量子阱层的方向逐渐递减。
可选地,每段子插入层71的厚度均为5~10nm。若每段子插入层71的厚度大于10nm,则会造成每段子插入层71的厚度过厚,浪费材料。若每段子插入层71的厚度小于5nm,则起不到阻挡电子的作用。
优选地,每段子插入层71的厚度均为8nm。此时每段子插入层71即可以起到阻挡电子的作用,又不会导致每段子插入层71的厚度过厚,造成材料的浪费。
在本实施例中,衬底1可以为蓝宝石衬底,缓冲层2可以为AlN层,3D成核层3可以为GaN层,N型层5可以为掺Si的GaN层,多量子阱层6包括InGaN量子阱层和GaN量子垒层,低温P型层8可以为GaN层、电子阻挡层9可以为AlyGa1-yN(0.1<y<0.5)、高温P型层10可以为GaN层、P型接触层11可以为GaN层。
实施例二
本发明实施例提供了一种发光二极管外延片的制造方法,适用于实施例一提供的发光二极管外延片,图2是本发明实施例提供的一种发光二极管外延片的制造方法的方法流程图,如图2所示,该制造方法包括:
步骤201、提供一衬底。
可选地,衬底为蓝宝石。
具体地,该步骤201包括:
对蓝宝石衬底进行图案化处理,得到图案化蓝宝石衬底。
在氢气气氛下,高温处理衬底5~6min。其中,反应室温度为1000~1100℃,反应室压力控制在200~500torr。
步骤202、在衬底上生长缓冲层。
具体地,将蓝宝石衬底在PVD(Physical Vapor Deposition,物理气相沉淀)溅射炉内溅射一层15~40nm厚的AlN缓冲层,PVD腔室内的生长压力为30~60torr,生长温度为500~650℃。
步骤203、在缓冲层上生长3D成核层。
在本实施例中,采用Veeco K465i or C4MOCVD(Metal Organic Chemical VaporDeposition,金属有机化合物化学气相沉淀)设备实现LED的生长方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,硅烷(SiH4)作为N型掺杂剂,三甲基铝(TMAl)作为铝源,二茂镁(CP2Mg)作为P型掺杂剂。反应室压力为100~600torr。
在本实施例中,3D成核层为GaN层,厚度为20~45um。生长3D成核层时,反应室温度为900~1200℃,反应室压力控制在300~500torr。3D成核层的主要作用是为后续GaN晶体的生长提供成核长晶的种子,并减小衬底和后续所长晶体不同材料之间的晶格结构差异,消除晶格不匹配的产生的应力。
步骤204、在3D成核层上生长未掺杂的GaN层。
具体地,未掺杂的GaN层的厚度为1~3um,生长温度为1000~1200℃,生长压力为100~500torr。
步骤205、在未掺杂的GaN层上生长N型层。
在本实施例中,N型层为掺Si的GaN层,厚度为1~5um。生长N型层时,反应室温度为1000~1200℃,反应室压力控制在100~500torr,Si的掺杂浓度为1×1018~1×1019cm-3
步骤206、在N型层上生长多量子阱层。
在本实施例中,多量子阱层包括5~11个周期交替生长的InGaN量子阱层和GaN量子垒层,其中InGaN量子阱层的厚度为2~3nm,生长温度为720~829℃,生长压力为100~500torr。GaN量子垒层的厚度为9~20nm,生长温度为850~959℃,生长压力为100~500torr。
步骤207、在多量子阱层上生长插入层。
在本实施例中,插入层为AlxGa1-xN层,图3是本发明实施例提供的一种插入层中的Al组分的变化示意图,如图3所示,图3中,横坐标表示AlxGa1-xN层的厚度,纵坐标表示AlxGa1-xN层中的Al组分的大小。AlxGa1-xN层中的Al组分由靠近多量子阱层向远离多量子阱层的方向逐渐递减,0.1<x<0.5。
进一步地,插入层的厚度为30~100nm。若插入层的厚度大于100nm,则会造成插入层的厚度过厚,导致外延片的整体厚度较大,降低LED的发光效率,且会浪费材料,增加生长时间。若插入层的厚度小于30nm,则电子会很容易越过插入层达到P型层,使电子溢流,同时电子与空穴会在P型层发生非辐射复合。
优选地,插入层的厚度为60nm。此时插入层既能起到阻挡电子的作用,又不会使得插入层的厚度过大,影响LED的发光效率。
具体地,步骤206包括:
在生长温度为750~850℃,生长压力为100~300Torr的条件下,采用TMAl为Al源,调节TMAl源的流量大小,依次生长6~10段子插入层,形成插入层,每段子插入层中的Al组分相同,6~10段子插入层中的Al组分由靠近多量子阱层向远离多量子阱层的方向逐渐递减。
可选地,每段子插入层的厚度均为5~10nm。若每段子插入层的厚度大于10nm,则会造成每段子插入层的厚度过厚,浪费材料。若每段子插入层的厚度小于5nm,则起不到阻挡电子的作用。
优选地,每段子插入层的厚度均为8nm。此时每段子插入层即可以起到阻挡电子的作用,又不会导致每段子插入层的厚度过厚,造成材料的浪费。
进一步地,若插入层的生长温度高于850℃,则高温会影响多量子阱层中In的析出,从而影响LED的发光效率。若插入层的生长温度低于750℃,则会影响插入层的晶体质量,从而使得插入层起不到阻挡电子的作用,且还会导致LED的发光效率降低。
进一步地,若插入层的生长压力高于300Torr,则在生长插入层时,会导致TMAl源与NH3发生预反应,使得插入层中的Al难以掺入。若插入层的生长压力度低于100Torr,则会影响插入层的晶体质量,导致LED芯片的可靠性下降。
步骤208、在插入层上生长低温P型层。
在本实施例中,低温P型层为GaN层,厚度为100~800nm。生长温度为600~750℃,生长压力为100~300torr。
步骤209、在低温P型层上生长电子阻挡层。
在本实施例中,电子阻挡层为AlyGa1-yN(0.1<y<0.5),电子阻挡层的厚度为20~100nm。生长温度为200~1000℃,生长压力为50~500torr。
步骤210、在电子阻挡层上生长高温P型层。
在本实施例中,高温P型层为GaN层,厚度为100~500nm。生长温度为600-1000℃,生长压力为100~300torr。
步骤211、在高温P型层上生长P型接触层。
在本实施例中,P型接触层为GaN层,Mg的掺杂浓度大于或等于4*1020cm-3,P型接触层厚度为50~300nm。生长温度为850~1050℃,生长压力为100~300torr。P型接触层主要是为了与P电极接触,降低LED芯片工作电压。
在上述步骤完成之后,将反应室的温度降至600-850℃,在氮气气氛进行退火处理5-15min,而后逐渐降至室温,结束发光二极管的外延生长。
以上仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管外延片,所述发光二极管外延片包括衬底、以及依次层叠在所述衬底上的缓冲层、3D成核层、未掺杂的GaN层、N型层、多量子阱层、低温P型层、电子阻挡层、高温P型层和P型接触层,其特征在于,
所述发光二极管外延片还包括设置在所述多量子阱层和所述低温P型层之间的插入层,所述插入层为AlxGa1-xN层,所述AlxGa1-xN层中的Al组分由靠近所述多量子阱层向远离所述多量子阱层的方向逐渐递减,0.1<x<0.5。
2.根据权利要求1所述的发光二极管外延片,其特征在于,所述插入层的厚度为30~100nm。
3.根据权利要求2所述的发光二极管外延片,其特征在于,所述插入层包括6~10段子插入层,所述子插入层为AlxGa1-xN层,每段所述子插入层中的Al组分相同,所述6~10段子插入层中的Al组分由靠近所述多量子阱层向远离所述多量子阱层的方向逐渐递减。
4.根据权利要求3所述的发光二极管外延片,其特征在于,每段所述子插入层的厚度均为5~10nm。
5.根据权利要求3所述的发光二极管外延片,其特征在于,每段所述子插入层的厚度均相等。
6.一种发光二极管外延片的制造方法,其特征在于,所述制造方法包括:
提供一衬底;
在所述衬底上依次生长缓冲层、3D成核层、未掺杂的GaN层、N型层和多量子阱层;
在所述多量子阱层上生长插入层,所述插入层为AlxGa1-xN层,所述AlxGa1-xN层中的Al组分由靠近所述多量子阱层向远离所述多量子阱层的方向逐渐递减,0.1<x<0.5;
在所述插入层上依次生长低温P型层、电子阻挡层、高温P型层和P型接触层。
7.根据权利要求6所述的制造方法,其特征在于,所述插入层的生长温度为750~850℃。
8.根据权利要求6所述的制造方法,其特征在于,所述插入层的生长压力为100~300Torr。
9.根据权利要求6所述的制造方法,其特征在于,所述在所述多量子阱层上生长插入层,包括:
采用TMAl为Al源,调节TMAl源的流量大小,依次生长6~10段子插入层,形成所述插入层,每段所述子插入层中的Al组分相同,所述6~10段子插入层中的Al组分由靠近所述多量子阱层向远离所述多量子阱层的方向逐渐递减。
10.根据权利要求9所述的制造方法,其特征在于,每段所述子插入层的厚度均为5~10nm。
CN201810496825.5A 2018-05-22 2018-05-22 一种发光二极管外延片及其制造方法 Pending CN108649109A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810496825.5A CN108649109A (zh) 2018-05-22 2018-05-22 一种发光二极管外延片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810496825.5A CN108649109A (zh) 2018-05-22 2018-05-22 一种发光二极管外延片及其制造方法

Publications (1)

Publication Number Publication Date
CN108649109A true CN108649109A (zh) 2018-10-12

Family

ID=63757483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810496825.5A Pending CN108649109A (zh) 2018-05-22 2018-05-22 一种发光二极管外延片及其制造方法

Country Status (1)

Country Link
CN (1) CN108649109A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920896A (zh) * 2019-01-23 2019-06-21 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN111477731A (zh) * 2020-05-30 2020-07-31 海南师范大学 带有五阶梯型量子阱和三角形电子阻挡层的发光二极管
CN111477730A (zh) * 2020-05-30 2020-07-31 海南师范大学 带有五阶梯型量子阱和倒v型电子阻挡层的发光二极管
CN111477729A (zh) * 2020-05-30 2020-07-31 海南师范大学 带有五阶梯型量子阱和v型电子阻挡层结构的发光二极管
CN112701196A (zh) * 2020-12-24 2021-04-23 广东省科学院半导体研究所 AlGaN基半导体紫外器件及其制备方法
CN113675303A (zh) * 2021-08-20 2021-11-19 江西兆驰半导体有限公司 一种氮化物发光二极管外延片及其制备方法
CN114551654A (zh) * 2022-01-20 2022-05-27 北京大学 一种复合p型空穴注入层改善蓝绿光Micro-LED通信性能的方法及器件
CN115084325A (zh) * 2022-03-24 2022-09-20 淮安澳洋顺昌光电技术有限公司 一种提升抗静电能力的GaN基LED外延结构
CN116344693A (zh) * 2023-05-31 2023-06-27 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623599A (zh) * 2012-04-25 2012-08-01 华灿光电股份有限公司 渐变电子阻挡层的紫外光氮化镓半导体发光二极管
CN103325896A (zh) * 2013-07-10 2013-09-25 合肥彩虹蓝光科技有限公司 一种提高发光效率的氮化镓基led外延生长方法
CN103548156A (zh) * 2011-02-25 2014-01-29 传感器电子技术股份有限公司 具有极化控制的发光二极管
CN104157763A (zh) * 2014-07-09 2014-11-19 华灿光电(苏州)有限公司 一种发光二极管外延片及其制造方法
CN105826441A (zh) * 2016-05-25 2016-08-03 天津三安光电有限公司 发光二极管及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103548156A (zh) * 2011-02-25 2014-01-29 传感器电子技术股份有限公司 具有极化控制的发光二极管
CN102623599A (zh) * 2012-04-25 2012-08-01 华灿光电股份有限公司 渐变电子阻挡层的紫外光氮化镓半导体发光二极管
CN103325896A (zh) * 2013-07-10 2013-09-25 合肥彩虹蓝光科技有限公司 一种提高发光效率的氮化镓基led外延生长方法
CN104157763A (zh) * 2014-07-09 2014-11-19 华灿光电(苏州)有限公司 一种发光二极管外延片及其制造方法
CN105826441A (zh) * 2016-05-25 2016-08-03 天津三安光电有限公司 发光二极管及其制作方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920896B (zh) * 2019-01-23 2021-04-06 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN109920896A (zh) * 2019-01-23 2019-06-21 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN111477731B (zh) * 2020-05-30 2023-04-07 海南师范大学 带有五阶梯型量子阱和三角形电子阻挡层的发光二极管
CN111477729A (zh) * 2020-05-30 2020-07-31 海南师范大学 带有五阶梯型量子阱和v型电子阻挡层结构的发光二极管
CN111477730A (zh) * 2020-05-30 2020-07-31 海南师范大学 带有五阶梯型量子阱和倒v型电子阻挡层的发光二极管
CN111477731A (zh) * 2020-05-30 2020-07-31 海南师范大学 带有五阶梯型量子阱和三角形电子阻挡层的发光二极管
CN111477730B (zh) * 2020-05-30 2023-04-07 海南师范大学 带有五阶梯型量子阱和倒v型电子阻挡层的发光二极管
CN112701196A (zh) * 2020-12-24 2021-04-23 广东省科学院半导体研究所 AlGaN基半导体紫外器件及其制备方法
CN113675303A (zh) * 2021-08-20 2021-11-19 江西兆驰半导体有限公司 一种氮化物发光二极管外延片及其制备方法
CN114551654A (zh) * 2022-01-20 2022-05-27 北京大学 一种复合p型空穴注入层改善蓝绿光Micro-LED通信性能的方法及器件
CN114551654B (zh) * 2022-01-20 2023-08-22 北京大学 一种复合p型空穴注入层改善蓝绿光Micro-LED通信性能的方法及器件
CN115084325A (zh) * 2022-03-24 2022-09-20 淮安澳洋顺昌光电技术有限公司 一种提升抗静电能力的GaN基LED外延结构
CN116344693A (zh) * 2023-05-31 2023-06-27 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法
CN116344693B (zh) * 2023-05-31 2023-09-08 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法

Similar Documents

Publication Publication Date Title
CN108649109A (zh) 一种发光二极管外延片及其制造方法
CN106784210B (zh) 一种发光二极管的外延片及其制作方法
CN108461592B (zh) 一种发光二极管外延片及其制造方法
CN108198921B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN109119515B (zh) 一种发光二极管外延片及其制造方法
CN108336198B (zh) 一种发光二极管外延片及其制造方法
CN106571416B (zh) 一种发光二极管外延片及其制造方法
CN108091740A (zh) 一种发光二极管外延片及其制造方法
CN109950368A (zh) 氮化镓基发光二极管外延片及其制造方法
CN109216519A (zh) 一种发光二极管外延片及其制造方法
CN109346583B (zh) 一种发光二极管外延片及其制备方法
CN109950372A (zh) 发光二极管外延片及其制造方法
CN109671814A (zh) 一种发光二极管外延片及其制造方法
CN108831978A (zh) 一种发光二极管外延片及其制造方法
CN109920896A (zh) 氮化镓基发光二极管外延片及其制造方法
CN109524517A (zh) 一种发光二极管外延片及其制造方法
CN109545924A (zh) 一种发光二极管外延片及其制造方法
CN109786527A (zh) 一种发光二极管外延片及其制造方法
CN109545926A (zh) 一种发光二极管外延片及其制造方法
CN109768133A (zh) 氮化镓基发光二极管外延片及其制造方法
CN105914270A (zh) 硅基氮化镓led外延结构的制造方法
CN109994580B (zh) 发光二极管的外延片及其制作方法
CN108878597B (zh) 一种发光二极管外延片及其制造方法
CN113161453B (zh) 发光二极管外延片及其制造方法
CN114551664A (zh) 一种led外延片、外延生长方法及led芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181012

RJ01 Rejection of invention patent application after publication