CN116344693B - 一种高光效发光二极管外延片及其制备方法 - Google Patents

一种高光效发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN116344693B
CN116344693B CN202310626969.9A CN202310626969A CN116344693B CN 116344693 B CN116344693 B CN 116344693B CN 202310626969 A CN202310626969 A CN 202310626969A CN 116344693 B CN116344693 B CN 116344693B
Authority
CN
China
Prior art keywords
layer
quantum well
epitaxial wafer
light
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310626969.9A
Other languages
English (en)
Other versions
CN116344693A (zh
Inventor
程龙
郑文杰
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310626969.9A priority Critical patent/CN116344693B/zh
Publication of CN116344693A publication Critical patent/CN116344693A/zh
Application granted granted Critical
Publication of CN116344693B publication Critical patent/CN116344693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供了一种高光效发光二极管外延片及其制备方法，属于LED半导体的技术领域。该外延片包括衬底、缓冲层、非掺杂GaN层、n型GaN层、有源层、电子阻挡层和p型GaN层；有源层包括周期性交替堆叠的复合量子阱层和量子垒层，复合量子阱层包括InGaN量子阱层以及第一插入层、第二插入层；第一插入层包括沿着外延片生长方向依次沉积的第一SiN层、第一Al层及第一InN层，第二插入层包括沿着外延片生长方向依次沉积的第二InN层、第二Al层及第二SiN层。通过本申请，可实现减少位错扩散到随后生长的量子阱层及阻止电子和空穴空间分离，从而提升发光二极管的发光效率。

Description

一种高光效发光二极管外延片及其制备方法
技术领域
本发明属于LED半导体的技术领域，具体地涉及一种高光效发光二极管外延片及其制备方法。
背景技术
GaN材料具有优良的光、电及热传导特性，适合作为短波长光电元件的材料。近年来通过涂覆荧光粉，GaN蓝光LED实现了白光发射，被应用于固态照明领域。为了实现绿色照明，要求GaN蓝光LED具有更高的电光转换效率。
目前商业化的GaN基蓝绿光发光二极管和激光器，一般均采用InGaN/GaN量子阱作为有源区，因此高质量的InGaN/GaN量子阱是实现高效率、高亮度发光管的关键。然而，因GaN与蓝宝石衬底之间存在晶格失配与热失配，导致在蓝宝石衬底上生长的GaN薄膜的位错密度在108个/cm2到1010个/cm2的量级，并且这些位错会延伸到随后生长的InGaN/GaN量子阱当中,导致量子阱的晶体质量下降，非辐射复合增加。另外,由于GaN与InGaN的晶格失配，量子阱的极化效应增强使得能带发生倾斜，导致电子和空穴空间分离，减少了电子波函数与空穴波函数的重叠，以致降低辐射复合效率。
因此，如何减少位错扩散到随后生长的量子阱层，以及阻止电子和空穴空间分离，以提高量子阱辐射复合效率及提升发光二极管的发光效率，显得尤为重要。
发明内容
为了解决上述技术问题，本发明提供了一种高光效发光二极管外延片及其制备方法，可以实现减少位错扩散到随后生长的量子阱层，以及阻止电子和空穴空间分离，达到提高量子阱辐射复合效率及提升发光二极管的发光效率的目的。
第一方面，本发明提供一种高光效发光二极管外延片，包括衬底以及依次沉积在所述衬底上的缓冲层、非掺杂GaN层、n型GaN层、有源层、电子阻挡层和p型GaN层；所述有源层包括周期性交替堆叠的复合量子阱层和量子垒层；
其中，所述复合量子阱层包括InGaN量子阱层、第一插入层及第二插入层，所述第一插入层、所述InGaN量子阱层及所述第二插入层沿着外延片的生长方向依次沉积，且所述第一插入层与所述第二插入层的厚度相等；所述第一插入层包括沿着外延片生长方向依次沉积的第一SiN层、第一Al层及第一InN层，所述第二插入层包括沿着外延片生长方向依次沉积的第二InN层、第二Al层及第二SiN层。
相比现有技术，本发明的有益效果为：通过在InGaN量子阱层的两侧沿着外延片生长方向沉积第一插入层、第二插入层，第一插入层、第二插入层均包括层叠的SiN层、Al层及InN层，且两者的层叠的次序相反，这种结构的复合量子阱层可以减少位错延伸至复合量子阱层，避免复合量子阱层的晶体质量下降，降低非辐射复合效率。此外，第一插入层及第二插入层中设置的InN层，可以减少InGaN量子阱层受热分解导致In析出，使得电子和空穴被局域在InGaN量子阱层中，提高电子波函数和空穴波函数的交叠，从而提高电子与空穴复合效率。
较佳地，所述复合量子阱层的厚度为1nm～10nm，所述第一插入层、所述InGaN量子阱层、所述第二插入层的厚度比为1：1：1～1：10：1。
较佳地，所述第一SiN层、所述第一Al层、所述第一InN层的厚度比1：1：1～5：5：1。
较佳地，所述InGaN量子阱层的In组分0.01～0.5。
较佳地，所述量子垒层为AlGaN层，其Al组分为0.05～0.5，所述量子垒层的厚度为1nm～50nm。
较佳地，所述复合量子阱层和所述量子垒层的交替周期数为1～20。
第二方面，本发明提供一种如第一方面所述的高光效发光二极管外延片的制备方法，所述制备方法包括：
提供一衬底；
在所述衬底上依次沉积缓冲层、非掺杂GaN层、n型GaN层、有源层；所述有源层包括周期性交替堆叠的复合量子阱层和量子垒层；
其中，所述复合量子阱层包括InGaN量子阱层、第一插入层以及第二插入层，所述第一插入层、所述InGaN量子阱层及所述第二插入层沿着外延片的生长方向依次沉积，且所述第一插入层与所述第二插入层的厚度相等；所述第一插入层包括沿着外延片生长方向依次沉积的第一SiN层、第一Al层及第一InN层，所述第二插入层包括沿着外延片生长方向依次沉积的第二InN层、第二Al层及第二SiN层；
在所述有源层依次沉积电子阻挡层和p型GaN层，以完成高光效发光二极管外延片的制备。
相比现有技术，本发明的有益效果为：采用该制备方法相比现有制备方法新增制备复合量子阱层可以减少位错延伸至复合量子阱层，避免复合量子阱层的晶体质量下降，降低非辐射复合效率。此外，第一插入层及第二插入层中设置的InN层，可以减少InGaN量子阱层受热分解导致In析出，使得电子和空穴被局域在InGaN量子阱层中，提高电子波函数和空穴波函数的交叠，从而提高电子与空穴复合效率。
较佳地，所述复合量子阱层的生长气氛采用N2及NH3成分比1：1～1：10的混合气。
较佳地，所述复合量子阱层的生长温度为700℃～1000℃，所述量子垒层的生长温度为800℃～1000℃。
较佳地，所述复合量子阱层及所述量子垒层的生长压力均为50torr～300torr。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的对照例的发光二极管外延片断面图；
图2为本发明各实施例提供的高光效发光二极管外延片断面图。
附图标记说明：
10-衬底；
20-缓冲层；
30-非掺杂GaN层；
40-n型GaN层；
50-有源层；
51-复合量子阱层；511-InGaN量子阱层；512-第一插入层、5121-第一SiN层、5122-第一Al层、5123-第一InN层；513-第二插入层、5131-第二InN层、5132-第二Al层、5133-第二SiN层；
52-量子垒层；
53-量子阱层；
60-电子阻挡层；
70-p型GaN层。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明的实施例，而不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
对照例
如图1所示，本对照例采用现有技术的发光二极管外延片，其包括衬底10及依次沉积在所述衬底10上的缓冲层20、非掺杂GaN层30、n型GaN层40、有源层50、电子阻挡层60和p型GaN层70；其中，所述有源层50包括周期性交替堆叠的量子阱层53和量子垒层52，且其周期数为10，所述量子阱层53为InGaN量子阱层，厚度为3.5nm。将本对照例的发光二极管外延片采用芯片制造工艺制成10mil×24mil规格的LED芯片，在120mA的测试电流条件下,经测试仪器测试光效为32.5lm，具体结果如表1所示。
实施例1
如图2所示，本实施例提供了一种高光效发光二极管外延片，其包括衬底10及依次沉积在所述衬底10上的缓冲层20、非掺杂GaN层30、n型GaN层40、有源层50、电子阻挡层60和p型GaN层70，其中，所述有源层50包括周期性交替堆叠的复合量子阱层51和量子垒层52。优选地，所述复合量子阱层51包括InGaN量子阱层511以及位于所述InGaN量子阱层511两侧的第一插入层512、第二插入层513，所述第一插入层512、所述InGaN量子阱层511及所述第二插入层513沿着外延片的生长方向依次沉积，且所述第一插入层512与所述第二插入层513的厚度相等；所述第一插入层512包括沿着外延片生长方向依次沉积的第一SiN层5121、第一Al层5122及第一InN层5123，所述第二插入层513包括沿着外延片生长方向依次沉积的第二InN层5131、第二Al层5132及第二SiN层5133。
其中，本实施例的衬底10选用蓝宝石衬底；因蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗和处理的特性，高温下有很好的稳定性。当然，其它实施例也可采用SiO2蓝宝石复合衬底、Si衬底、SiC衬底或ZnO衬底中的一种。
其中，本实施例的缓冲层20选用AlN缓冲层，其厚度为15nm。当然，其他实施例也可选用GaN缓冲层。本实施例中，选用在PVD中沉积AlN缓冲层，采用AlN缓冲层提供了与衬底取向相同的成核中心，释放了AlGaN和衬底之间的晶格失配产生的应力以及热膨胀系数失配所产生的热应力，进一步的生长提供了平整的成核表面，减少其成核生长的接触角使岛状生长的GaN晶粒在较小的厚度内能连成面，转变为二维外延生长。需要说明的是，其它实施例的AlN缓冲层厚度也可根据实际情况制作，但AlN缓冲层的厚度应在10nm～50nm范围内选取。
其中，本实施例的非掺杂GaN层30的厚度为3um。具体地，采用金属有机物气相沉积法(MOCVD)在AlN缓冲层上沉积非掺杂GaN层，非掺杂GaN层的生长温度为1100℃、生长压力为150torr。非掺杂GaN层的生长温度较高，生长压力较低，制备得到GaN的晶体质量较优，同时随着厚度的增加，压应力会通过堆垛层错释放，线缺陷减少，晶体质量提高，反向漏电降低。然而提高非掺杂GaN层的厚度对Ga源材料消耗较大，大大提高了发光二极管的外延成本；因此，目前高光效发光二极管外延片通常非掺杂GaN层的生长厚度为1um～5um，不仅节约生产成本，而且GaN材料又具有较高的晶体质量。需要说明的是，其他实施例中，非掺杂GaN层的沉积应在1050℃～1200℃选用生长温度，在100torr～600torr选用生长压力。
其中，本实施例的n型GaN层40的厚度为3um。具体地，n型GaN层的生长温度为1120℃，生长压力为100torr，Si掺杂浓度为2.5E19atoms/cm3。首先n型GaN层为LED发光提供充足电子，其次n型GaN层的电阻率要比p-GaN上的透明电极的电阻率高，因此足够浓度的Si掺杂，可以有效的降低n型GaN层电阻率，最后n型GaN层足够的厚度可以有效释放应力，提高发光二极管的发光效率。需要说明的是，其他实施例中，n型GaN层的沉积应在1050℃～1200℃选用生长温度，在100torr～600torr选用生长压力，并且控制Si掺杂浓度范围为1E19atoms/cm3～5E19atoms/cm3。
其中，本实施例的有源层50由堆叠周期数为10个的复合量子阱层51和量子垒层52构成，有源层为电子和空穴复合的区域，合理的结构设计可显著增加电子波函数和空穴波函数交叠程度，从而提高LED器件发光效率。其他实施例中，堆叠周期数在1～20范围内选取。优选地，所述复合量子阱层51包括InGaN量子阱层511以及位于所述InGaN量子阱层511两侧的第一插入层512、第二插入层513，所述第一插入层512、所述InGaN量子阱层511及所述第二插入层513沿着外延片的生长方向依次沉积，且所述第一插入层512与所述第二插入层513的厚度相等；所述第一插入层512包括沿着外延片生长方向依次沉积的第一SiN层5121、第一Al层5122及第一InN层5123，所述第二插入层513包括沿着外延片生长方向依次沉积的第二InN层5131、第二Al层5132及第二SiN层5133。本实施例中，所述复合量子阱层厚度为6.5nm，所述第一插入层、所述InGaN量子阱层、所述第二插入层的厚度比为3：7：3，且所述第一SiN层、所述第一Al层、所述第一InN层的厚度比3：2：1。所述InGaN量子阱层的In组分0.15，所述复合量子阱层的生长气氛采用N2及NH3成分比2：3的混合气，所述复合量子阱层的生长温度795℃，生长压力200torr。所述量子垒层为AlGaN层，其厚度为10nm，生长温度为865℃，生长压力200torr，Al组分为0.1。需要说明的是，其它实施例的复合量子阱层及量子垒层所采用的生长气氛、生长压力、生长温度以及生长厚度也可根据实际情况调整；但是，复合量子阱层的厚度在1nm～10nm范围内选取，采用的生长压力应在50torr～300torr范围内选取，采用的生长温度在700℃～1000℃范围内选取，采用的生长气氛的N2及NH3混合气的成分比1：1～1：10范围内选取，InGaN量子阱层的In组分在0.01～0.5范围内选取；量子垒层的厚度在1nm～50nm范围内选取，采用的生长压力应在50torr～300torr范围内选取，采用的生长温度在800℃～1000℃范围内选取，Al组分在0.05～0.5范围内选取。
其中，本实施例的电子阻挡层60为厚度15nm的AlxInyGaN层。具体地，电子阻挡层的Al组分浓度沿着外延层生长方向由0.01渐变至0.005，In组分浓度为0.01，生长温度为965℃，生长压力为200torr，既可以有效地限制电子溢流，也可以减少对空穴的阻挡，提升空穴向量子阱的注入效率，减少载流子俄歇复合，提高发光二极管的发光效率。需要说明的是，其他实施例中，电子阻挡层的厚度应在10nm～40nm范围内选取，采用的生长温度应在900℃～1000℃范围内选取，采用的生长压力应在100torr～300torr范围内选取，Al组分0.005＜x＜0.01,In组分浓度为0.01＜y＜0.2。
其中，本实施例的p型GaN层70的厚度为15nm。具体地，p型GaN层所采用的生长温度为985℃，生长压力为200torr，并且，p型GaN层的Mg掺杂浓度2E20atoms/cm3，Mg掺杂浓度过高会破坏晶体质量，而掺杂浓度较低则会影响空穴浓度，同时，对于含V形坑的LED结构来说，p型GaN层较高的生长温度也有利于合并V形坑，得到表面光滑的LED外延片。因此，其他实施例中，Mg掺杂浓度应在1E19atoms/cm3～1E21atoms/cm3范围内选取。需要说明的是，其他实施例中，p型GaN层的厚度应在10nm～50nm范围内选取，采用的生长温度应在900℃～1050℃范围内选用，采用的生长压力应在100torr～600torr选用。
进一步地，本实施例制备上述高光效发光二极管外延片的制备方法，包括以下步骤：
S01，提供一蓝宝石衬底。
S02，在蓝宝石衬底上生长AlN缓冲层，并针对已沉积AlN缓冲层的蓝宝石衬底进行氮化处理。
具体地，将已镀完AlN缓冲层的蓝宝石衬底转入MOCVD中，在H2的气氛进行预处理1min～10min，处理温度为1000℃～1200℃，再对蓝宝石衬底进行氮化处理，提升AlN缓冲层的晶体质量，并且可以有效提高后续沉积AlN外延层的晶体质量。
S03，在AlN缓冲层上生长非掺杂GaN层。
具体地，非掺杂GaN层的生长温度为1100℃，生长压力为150torr。由于非掺杂GaN层的生长温度较高，生长压力较低，制备得到GaN的晶体质量较优，同时厚度随着增加，压应力会通过堆垛层错释放，线缺陷减少，晶体质量提高，反向漏电降低。非掺杂GaN层的生长厚度为3um，由于提高非掺杂GaN层的厚度对Ga源材料消耗较大，大大提高了发光二极管的外延成本，因此本实施例的非掺杂GaN层的厚度为3um，不仅节约生产成本，而且GaN材料又具有较高的晶体质量。
S04，在非掺杂GaN层上生长n型GaN层；
具体地，n型GaN层的生长温度为1120℃，生长压力为100torr，Si掺杂浓度为2.5E19atoms/cm3。由于n型GaN层为LED发光提供充足电子，以及n型GaN层的电阻率要比p-GaN上的透明电极的电阻率高，因此足够浓度的Si掺杂，可以有效的降低n型GaN层电阻率；并且n型GaN层足够的厚度可以有效释放应力，提高发光二极管的发光效率。
S05，在n型GaN层上生长有源层；
其中，有源层包括10个周期性交替堆叠的复合量子阱层和量子垒层，合适的复合量子阱层和量子垒层的周期数可以提高电子与空穴在复合量子阱层中的波函数重叠，提升电子与空穴在复合量子阱层发生辐射复合效率。具体地，复合量子阱层厚度为6.5nm，所述复合量子阱层包括InGaN量子阱层以及位于所述InGaN量子阱层两侧的第一插入层、第二插入层，所述第一插入层与所述第二插入层的厚度相等，所述第一插入层、所述InGaN量子阱层、所述第二插入层的厚度比为3：7：3，所述第一SiN层、所述第一Al层、所述第一InN层的厚度比3：2：1，所述InGaN量子阱层的In组分0.15。本实施例，通过设置的第一插入层、第二插入层均包括层叠的SiN层、Al层及InN层，且两者的层叠的次序相反，这种结构的复合量子阱层可以减少位错延伸至复合量子阱层，避免复合量子阱层的晶体质量下降，降低非辐射复合效率；此外，第一插入层及第二插入层中设置的InN层，可以减少InGaN量子阱层受热分解导致In析出，使得电子和空穴被局域在InGaN量子阱层中，提高电子波函数和空穴波函数的交叠，从而提高电子与空穴复合效率。具体实践中，复合量子阱层的生长气氛N2、NH3比例2:3，复合量子阱层的生长温度为795℃，生长压力为200torr。量子垒层为AlGaN层，其厚度为10nm，生长温度为865℃，生长压力200torr，Al组分为0.1。
S06，在有源层上生长电子阻挡层；
具体地，AlGaN电子阻挡层的Al组分浓度沿着外延层生长方向由0.01渐变至0.005，In组分浓度为0.015，生长温度为965℃，生长压力为200torr，既可以有效地限制电子溢流，也可以减少对空穴的阻挡，提升空穴向量子阱层的注入效率，减少载流子俄歇复合，提高发光二极管的发光效率。
S07，在电子阻挡层上生长p型GaN层；
具体地，p型GaN层的生长温度为985℃,生长压力为200torr，Mg掺杂浓度过高会破坏晶体质量，而掺杂浓度较低则会影响空穴浓度。同时，对于含V形坑的LED结构来说，p型GaN层较高的生长温度也有利于合并V形坑，得到表面光滑的LED外延片，得到表面光滑的高光效LED外延片。
根据本实施例的制备方法制备的高光效发光二极管外延片采用与对照例相同的芯片制造工艺制成10mil×24mil规格的LED芯片，在120mA的测试电流条件下,经测试仪器测试光效为34.13lm，较对照例提升了5%，具体如表1所示。
实施例2
本实施例与实施例1的不同之处在于：本实施例的复合量子阱层厚度为5nm。
根据本实施例的制备方法制备的高光效发光二极管外延片采用与对照例相同的芯片制造工艺制成10mil×24mil规格的LED芯片，在120mA的测试电流条件下,经测试仪器测试光效为33.15lm，较对照例提升了2%，具体如表1所示。
实施例3
本实施例与实施例1的不同之处在于：本实施例的复合量子阱层厚度为8nm。
根据本实施例的制备方法制备的高光效发光二极管外延片采用与对照例相同的芯片制造工艺制成10mil×24mil规格的LED芯片，在120mA的测试电流条件下,经测试仪器测试光效为33.41lm，较对照例提升了2.8%，具体如表1所示。
实施例4
本实施例与实施例1的不同之处在于：本实施例的第一插入层、InGaN量子阱层、第二插入层的厚度比为1：5：1。
根据本实施例的制备方法制备的高光效发光二极管外延片采用与对照例相同的芯片制造工艺制成10mil×24mil规格的LED芯片，在120mA的测试电流条件下,经测试仪器测试光效为33.54lm，较对照例提升了3.2%，具体如表1所示。
实施例5
本实施例与实施例1的不同之处在于：本实施例的第一插入层、InGaN量子阱层、第二插入层的厚度比为3：5：3。
根据本实施例的制备方法制备的高光效发光二极管外延片采用与对照例相同的芯片制造工艺制成10mil×24mil规格的LED芯片，在120mA的测试电流条件下,经测试仪器测试光效为33.15lm，较对照例提升了2.0%，具体如表1所示。
实施例6
本实施例与实施例1的不同之处在于：本实施例的第一SiN层、第一Al层、第一InN层的厚度比1：1：1。
根据本实施例的制备方法制备的高光效发光二极管外延片采用与对照例相同的芯片制造工艺制成10mil×24mil规格的LED芯片，在120mA的测试电流条件下,经测试仪器测试光效为33.64lm，较对照例提升了3.5%，具体如表1所示。
实施例7
本实施例与实施例1的不同之处在于：本实施例的第一SiN层、第一Al层、第一InN层的厚度比1：3：3。
根据本实施例的制备方法制备的高光效发光二极管外延片采用与对照例相同的芯片制造工艺制成10mil×24mil规格的LED芯片，在120mA的测试电流条件下,经测试仪器测试光效为33.09lm，较对照例提升了1.8%，具体如表1所示。
实施例8
本实施例与实施例1的不同之处在于：本实施例的有源层由堆叠周期数为5个的复合量子阱层和量子垒层构成，InGaN量子阱层的In组分0.1。
根据本实施例的制备方法制备的高光效发光二极管外延片采用与对照例相同的芯片制造工艺制成10mil×24mil规格的LED芯片，在120mA的测试电流条件下,经测试仪器测试光效为32.99lm，较对照例提升了1.5%，具体如表1所示。
实施例9
本实施例与实施例1的不同之处在于：本实施例的有源层由堆叠周期数为15个的复合量子阱层和量子垒层构成，InGaN量子阱层的In组分0.2。
根据本实施例的制备方法制备的高光效发光二极管外延片采用与对照例相同的芯片制造工艺制成10mil×24mil规格的LED芯片，在120mA的测试电流条件下,经测试仪器测试光效为33.64lm，较对照例提升了3.5%，具体如表1所示。
实施例10
本实施例与实施例1的不同之处在于：本实施例的有源层由堆叠周期数为1个的复合量子阱层和量子垒层构成，复合量子阱层厚度为1nm，第一插入层、InGaN量子阱层、第二插入层的厚度比为1：1：1，且第一SiN层、第一Al层、第一InN层的厚度比1：1：1，InGaN量子阱层的In组分0.01。
根据本实施例的制备方法制备的高光效发光二极管外延片采用与对照例相同的芯片制造工艺制成10mil×24mil规格的LED芯片，在120mA的测试电流条件下,经测试仪器测试光效为33.31lm，较对照例提升了2.5%，具体如表1所示。
实施例11
本实施例与实施例1的不同之处在于本实施例的有源层由堆叠周期数为20个的复合量子阱层和量子垒层构成，复合量子阱层厚度为10nm，第一插入层、InGaN量子阱层、第二插入层的厚度比为1：10：1，且第一SiN层、第一Al层、第一InN层的厚度比5：5：1，InGaN量子阱层的In组分0.5。
根据本实施例的制备方法制备的高光效发光二极管外延片采用与对照例相同的芯片制造工艺制成10mil×24mil规格的LED芯片，在120mA的测试电流条件下,经测试仪器测试光效为33.15lm，较对照例提升了2%，具体如表1所示。
表1：各实施例及对照例的部分参数比对以及对应光效结果的对比表
从表1可知，本发明通过以下设置：相比现有技术将有源层设计成周期性交替堆叠的复合量子阱层和量子垒层结构；其中，复合量子阱层包括InGaN量子阱层以及位于InGaN量子阱层两侧的第一插入层、第二插入层，第一插入层、InGaN量子阱层及第二插入层沿着外延片的生长方向依次沉积，且第一插入层与第二插入层的厚度相等；第一插入层包括沿着外延片生长方向依次沉积的第一SiN层、第一Al层及第一InN层，第二插入层包括沿着外延片生长方向依次沉积的第二InN层、第二Al层及第二SiN层。通过上述设置，具有以下有益效果：
其一，通过在InGaN量子阱层的两侧沿着外延片生长方向沉积第一插入层、第二插入层，第一插入层、第二插入层均包括层叠的SiN层、Al层及InN层，且两者的层叠的次序相反，这种结构的复合量子阱层可以减少位错延伸至复合量子阱层，避免复合量子阱层的晶体质量下降，降低非辐射复合效率。
其二，第一插入层及第二插入层中设置的InN层，可以减少InGaN量子阱层受热分解导致In析出，使得电子和空穴被局域在InGaN量子阱层中，提高电子波函数和空穴波函数的交叠，从而提高电子与空穴复合效率。
其三，通过上述实施例1至实施例11，及对比例的数据对比可以看出，生长预定范围内的多周期的复合量子阱层及量子垒的有源层结构，且合适的有源层的厚度，以及InGaN量子阱层的In组分在合适的范围，发光二极管的发光效率提升了1.5%～5%。
综上所述，通过本申请设计的有源层结构可以有效减少位错延伸至复合量子阱层，以及减少InGaN量子阱层受热分解导致In析出，从而达到提升发光二极管发光效率的目的。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种高光效发光二极管外延片，其特征在于，包括衬底以及依次沉积在所述衬底上的缓冲层、非掺杂GaN层、n型GaN层、有源层、电子阻挡层和p型GaN层；所述有源层包括周期性交替堆叠的复合量子阱层和量子垒层；
其中，所述复合量子阱层包括InGaN量子阱层、第一插入层及第二插入层，所述第一插入层、所述InGaN量子阱层及所述第二插入层沿着外延片的生长方向依次沉积，且所述第一插入层与所述第二插入层的厚度相等；所述第一插入层包括沿着外延片生长方向依次沉积的第一SiN层、第一Al层及第一InN层，所述第二插入层包括沿着外延片生长方向依次沉积的第二InN层、第二Al层及第二SiN层；
其中，所述电子阻挡层为AlGaN，所述电子阻挡层的Al组分浓度沿着所述外延层生长方向由0.01渐变至0.005；
其中，所述复合量子阱层的厚度为1nm～10nm，所述第一插入层、所述InGaN量子阱层、所述第二插入层的厚度比为1：1：1～1：10：1；
其中，所述第一SiN层、所述第一Al层、所述第一InN层的厚度比1：1：1～5：5：1。
2.根据权利要求1所述的高光效发光二极管外延片，其特征在于，所述InGaN量子阱层的In组分0.01～0.5。
3.根据权利要求1所述的高光效发光二极管外延片，其特征在于，所述量子垒层为AlGaN层，其Al组分为0.05～0.5，所述量子垒层的厚度为1nm～50nm。
4.根据权利要求1所述的高光效发光二极管外延片，其特征在于，所述复合量子阱层和所述量子垒层的交替周期数为1～20。
5.一种如权利要求1～4任意一项所述的高光效发光二极管外延片的制备方法，其特征在于，所述制备方法包括：
提供一衬底；
在所述衬底上依次沉积缓冲层、非掺杂GaN层、n型GaN层、有源层；所述有源层包括周期性交替堆叠的复合量子阱层和量子垒层；
其中，所述复合量子阱层包括InGaN量子阱层、第一插入层以及第二插入层，所述第一插入层、所述InGaN量子阱层及所述第二插入层沿着外延片的生长方向依次沉积，且所述第一插入层与所述第二插入层的厚度相等；所述第一插入层包括沿着外延片生长方向依次沉积的第一SiN层、第一Al层及第一InN层，所述第二插入层包括沿着外延片生长方向依次沉积的第二InN层、第二Al层及第二SiN层；
在所述有源层依次沉积电子阻挡层和p型GaN层，以完成高光效发光二极管外延片的制备。
6.根据权利要求5所述的高光效发光二极管外延片的制备方法，其特征在于，所述复合量子阱层的生长气氛采用N2及NH3成分比1：1～1：10的混合气。
7.根据权利要求5所述的高光效发光二极管外延片的制备方法，其特征在于，所述复合量子阱层的生长温度为700℃～1000℃，所述量子垒层的生长温度为800℃～1000℃。
8.根据权利要求5所述的高光效发光二极管外延片的制备方法，其特征在于，所述复合量子阱层及所述量子垒层的生长压力均为50torr～300torr。
CN202310626969.9A 2023-05-31 2023-05-31 一种高光效发光二极管外延片及其制备方法 Active CN116344693B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310626969.9A CN116344693B (zh) 2023-05-31 2023-05-31 一种高光效发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310626969.9A CN116344693B (zh) 2023-05-31 2023-05-31 一种高光效发光二极管外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN116344693A CN116344693A (zh) 2023-06-27
CN116344693B true CN116344693B (zh) 2023-09-08

Family

ID=86876278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310626969.9A Active CN116344693B (zh) 2023-05-31 2023-05-31 一种高光效发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN116344693B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133884A (ja) * 1998-10-23 2000-05-12 Showa Denko Kk 量子井戸構造発光素子
JP2010123965A (ja) * 2008-11-20 2010-06-03 Seoul Opto Devices Co Ltd インジウム窒化物を有する発光ダイオード
CN103928579A (zh) * 2014-04-22 2014-07-16 东南大学 一种紫外发光二极管
CN105405942A (zh) * 2015-12-26 2016-03-16 中国电子科技集团公司第十三研究所 Si衬底LED外延片及其制备方法
CN108649109A (zh) * 2018-05-22 2018-10-12 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN112582508A (zh) * 2020-11-17 2021-03-30 华灿光电（浙江）有限公司 发光二极管的外延片及其制备方法
CN113451460A (zh) * 2020-11-20 2021-09-28 重庆康佳光电技术研究院有限公司 发光器件及其制备方法
CN114068774A (zh) * 2021-11-15 2022-02-18 厦门乾照光电股份有限公司 一种led芯片及其制备方法
WO2022099599A1 (zh) * 2020-11-13 2022-05-19 苏州晶湛半导体有限公司 Led器件、led结构及其制备方法
CN114725257A (zh) * 2022-04-08 2022-07-08 江西兆驰半导体有限公司 GaN基发光二极管外延片及其制备方法、发光二极管
CN115799422A (zh) * 2022-12-27 2023-03-14 湘能华磊光电股份有限公司 一种GaN基发光二极管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4539752B2 (ja) * 2008-04-09 2010-09-08 住友電気工業株式会社 量子井戸構造の形成方法および半導体発光素子の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133884A (ja) * 1998-10-23 2000-05-12 Showa Denko Kk 量子井戸構造発光素子
JP2010123965A (ja) * 2008-11-20 2010-06-03 Seoul Opto Devices Co Ltd インジウム窒化物を有する発光ダイオード
CN103928579A (zh) * 2014-04-22 2014-07-16 东南大学 一种紫外发光二极管
CN105405942A (zh) * 2015-12-26 2016-03-16 中国电子科技集团公司第十三研究所 Si衬底LED外延片及其制备方法
CN108649109A (zh) * 2018-05-22 2018-10-12 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
WO2022099599A1 (zh) * 2020-11-13 2022-05-19 苏州晶湛半导体有限公司 Led器件、led结构及其制备方法
CN112582508A (zh) * 2020-11-17 2021-03-30 华灿光电（浙江）有限公司 发光二极管的外延片及其制备方法
CN113451460A (zh) * 2020-11-20 2021-09-28 重庆康佳光电技术研究院有限公司 发光器件及其制备方法
CN114068774A (zh) * 2021-11-15 2022-02-18 厦门乾照光电股份有限公司 一种led芯片及其制备方法
CN114725257A (zh) * 2022-04-08 2022-07-08 江西兆驰半导体有限公司 GaN基发光二极管外延片及其制备方法、发光二极管
CN115799422A (zh) * 2022-12-27 2023-03-14 湘能华磊光电股份有限公司 一种GaN基发光二极管

Also Published As

Publication number Publication date
CN116344693A (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
CN110718612B (zh) 发光二极管外延片及其制造方法
CN218069879U (zh) 一种发光二极管外延片及发光二极管
CN115000263B (zh) Led外延结构及其制备方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN116525735B (zh) 一种发光二极管外延片及制备方法
CN116314496B (zh) 一种高光效发光二极管外延片及其制备方法、led
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN115842075B (zh) 一种高光效发光二极管外延片及其制备方法
CN115775853B (zh) 一种发光二极管外延片及其制备方法、发光二极管
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115207177A (zh) 发光二极管外延片及其制备方法
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN117476827B (zh) 一种低接触电阻的发光二极管的外延片及其制备方法
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN116014041B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116154072B (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN116344693B (zh) 一种高光效发光二极管外延片及其制备方法
CN116936701B (zh) 一种发光二极管外延片及制备方法、led芯片
CN116525730B (zh) 一种发光二极管外延片制备方法及外延片
CN116598395B (zh) 一种发光二极管及其制备方法
CN116111015B (zh) 一种多量子阱发光层、发光二极管外延片及其制备方法
CN116885061A (zh) 一种高光效发光二极管外延片及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant