CN115000263B - Led外延结构及其制备方法 - Google Patents

Led外延结构及其制备方法 Download PDF

Info

Publication number
CN115000263B
CN115000263B CN202210924689.1A CN202210924689A CN115000263B CN 115000263 B CN115000263 B CN 115000263B CN 202210924689 A CN202210924689 A CN 202210924689A CN 115000263 B CN115000263 B CN 115000263B
Authority
CN
China
Prior art keywords
layer
temperature
type
low
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210924689.1A
Other languages
English (en)
Other versions
CN115000263A (zh
Inventor
程龙
郑文杰
曾家明
刘春杨
胡加辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210924689.1A priority Critical patent/CN115000263B/zh
Publication of CN115000263A publication Critical patent/CN115000263A/zh
Application granted granted Critical
Publication of CN115000263B publication Critical patent/CN115000263B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种LED外延结构及其制备方法。所述LED外延结构包括衬底及依次沉积在衬底上的第一半导体层、多量子阱层、低温p型GaN层及第二半导体层，低温p型GaN层包括依次沉积在多量子阱层上的Mg3N2量子点层、复合低温p型子层以及第二非掺杂GaN层；复合低温p型子层包括周期性交替堆叠的低温p型AlxGa1‑xN层及低温p型InyGa1‑yN层，低温p型AlxGa1‑xN层中Al组分及低温p型InyGa1‑yN层中In组分的含量均沿着LED外延结构的生长方向逐渐降低。本申请可提高低温p型GaN层中活化Mg的浓度以及空穴注入效率，减少量子阱非辐射复合效率，以提升LED芯片发光效率。

Description

LED外延结构及其制备方法
技术领域
本发明属于LED半导体的技术领域，具体地涉及一种LED外延结构及其制备方法。
背景技术
近20年来，以GaN基LED为代表的半导体照明技术的发展非常迅猛。LED具有环保、无噪音、无频闪、寿命长、适应性强、可靠性高等优点，因此被广泛用于背光、商业照明、景观照明、户外照明和显示等领域，并开始逐步进入室内照明市场。GaN基LED发光是由n型GaN层的电子和p型GaN层的空穴在量子阱辐射复合发光。实际生产中掺杂的n型GaN层较易制得，但p型GaN层由于Mg受阻的能级较深，约为170meV，室温下Mg的电离率只有1%左右，导致p型GaN层活化Mg较为困难；因此，目前大多数情况下是通过在生长p型GaN层之前插入一层低温p型GaN层为LED发光提供空穴注入，所以低温p型GaN层对于GaN基LED发光效率至关重要。
目前低温p型GaN层生长方式主要是在较低温度和通入氨气/氮气/氢气生长气氛下沉积重掺Mg的GaN层，为GaN基LED提供空穴注入。然而，低温p型GaN层由于在生长温度较低时氨气裂解效率较低，因此低温p型GaN层晶体质量较差；并且由于在生长的过程中通入大量的氢气,会形成Mg-H络合物导致Mg的活化率较低，最后由于Mg掺杂浓度较高会吸收电子与空穴辐射复合发出的光，降低LED的发光效率。
发明内容
为了解决上述技术问题，本发明提供了一种LED外延结构及其制备方法，通过针对低温p型GaN层结构，以及其合理制备方法的设计，可以提高低温p型GaN层中活化Mg的浓度，以及提高其空穴注入效率，减少量子阱非辐射复合效率，达到提升LED芯片发光效率的目的。
第一方面，该发明提供一种LED外延结构，包括衬底及依次沉积在所述衬底上的第一半导体层、多量子阱层、低温p型GaN层及第二半导体层，所述低温p型GaN层包括依次沉积在所述多量子阱层上的Mg3N2量子点层、复合低温p型子层以及第二非掺杂GaN层；
其中，所述复合低温p型子层包括周期性交替堆叠的低温p型AlxGa1-xN层及低温p型InyGa1-yN层，所述低温p型AlxGa1-xN层中Al组分及低温p型InyGa1-yN层中In组分的含量均沿着所述LED外延结构的生长方向逐渐降低；所述第二非掺杂GaN层的生长温度高于所述复合低温p型子层的生长温度。
相比现有技术，本发明的有益效果为：首先，通过交替堆叠结构的低温p型AlxGa1- xN层及低温p型InyGa1-yN层在低温条件下，使得能带呈高低交替变化以提高空穴的注入效率；其次，Al组分沿外延层生长方向逐渐降低，既可阻挡电子溢流至p型GaN层与空穴发生非辐射复合，同时可提高空穴向量子阱的注入效率，以及In组分沿外延层方向逐渐降低可降低Mg的能级以提高Mg的活化效率；再次，低温条件下生长低温p型AlxGa1-xN层及低温p型InyGa1-yN层可以提高Mg在GaN中的掺杂浓度，提高活化Mg浓度，而非掺杂GaN层的生长温度逐渐升高，可以提高低温p型GaN层的晶体质量，同时也可以打断Mg-H激活掺杂的Mg；从而达到提升LED芯片发光效率的目的。
较佳地，所述低温p型AlxGa1-xN层中Al组分的含量为0.005＜x＜0.1，所述低温p型InyGa1-yN中In组分含量为0.01＜y＜0.2。
较佳地，所述低温p型AlxGa1-xN层的Mg掺杂浓度范围为1E19atoms/cm3～1E21atoms/cm3，所述低温p型InyGa1-yN层的Mg掺杂浓度范围为1E19atoms/cm3～1E21atoms/cm3。
较佳地，所述低温p型AlxGa1-xN层及所述低温p型InyGa1-yN层的堆叠周期数1～10。
较佳地，所述Mg3N2量子点层，所述低温p型AlxGa1-xN层的厚度范围均为0.5nm～5nm，所述低温p型InyGa1-yN层的厚度范围为0.5nm～5nm，所述第二非掺杂GaN层的厚度范围为1nm～10nm。
较佳地，所述第一半导体层包括依次层叠于所述衬底上的缓冲层、第一非掺杂GaN层以及n型GaN层；所述第二半导体包括依次层叠于所述低温p型GaN层上的电子阻挡层和p型GaN层。
较佳地，所述Mg3N2量子点层，所述低温p型AlxGa1-xN层及所述低温p型InyGa1-yN层的厚度范围均为0.5nm～5nm，所述第二非掺杂GaN层的厚度范围为1nm～10nm。
较佳地，所述电子阻挡层为AlInGaN层，且Al组分及In组分的浓度沿着所述LED外延结构的生长方向逐渐升高。
第二方面，该发明提供一种如第一方面所述的LED外延结构的制备方法，所述制备方法包括：
提供一衬底；
在所述衬底上依次生长第一半导体层、多量子阱层，其中所述第一半导体层包括依次层叠于所述衬底上的缓冲层、第一非掺杂GaN层以及n型GaN层；
在所述多量子阱层上依次生长Mg3N2量子点层、复合低温p型子层以及第二非掺杂GaN层以形成低温p型GaN层，其中，在所述Mg3N2量子点层上周期性交替生长低温p型AlxGa1- xN层及低温p型InyGa1-yN层以形成所述复合低温p型子层，所述第二非掺杂GaN层的生长温度高于所述复合低温p型子层的生长温度；
在所述低温p型GaN层上依次生长电子阻挡层及p型GaN层以形成第二半导体层，完成LED外延结构的制备。
相比现有技术，本发明的有益效果为：该制备方法中交替堆叠结构的低温p型AlxGa1-xN层及低温p型InyGa1-yN层在低温条件下，使得能带呈高低交替变化以提高空穴的注入效率；并且，Al组分沿外延层生长方向逐渐降低，既可阻挡电子溢流至p型GaN层与空穴发生非辐射复合，同时可提高空穴向量子阱的注入效率，以及In组分沿外延层方向逐渐降低可降低Mg的能级以提高Mg的活化效率；此外，低温条件下生长低温p型AlxGa1-xN层及低温p型InyGa1-yN层可以提高Mg在GaN中的掺杂浓度，提高活化Mg浓度，而非掺杂GaN层的生长温度逐渐升高，可以提高低温p型GaN层的晶体质量，同时也可以打断Mg-H激活掺杂的Mg；从而达到提升LED芯片发光效率的目的。
较佳地，所述Mg3N2量子点层和所述复合低温p型子层的生长压力范围均为50torr～500torr。
较佳地，所述Mg3N2量子点层和所述复合低温p型子层的生长气氛均为氮气、氢气或氨气中的一种，所述第二非掺杂GaN层的生长气氛为氮气或氨气。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的对照例的LED外延结构断面图；
图2为本发明各实施例提供的LED外延结构断面图；
图3为本发明实施例1提供的LED外延结构的制备方法流程图。
附图标记说明：
10-衬底；
20-第一半导体层、21-缓冲层、22-第一非掺杂GaN层、23-n型GaN层；
30-多量子阱层；
40-低温p型GaN层、41-Mg3N2量子点层、42-复合低温p型子层、421-低温p型AlxGa1- xN层、422-低温p型InyGa1-yN层、43-第二非掺杂GaN层；
50-第二半导体层、51-电子阻挡层、52-p型GaN层。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明的实施例，而不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
对照例
如图1所示，本对照例采用现有技术的LED外延结构，其包括衬底10及依次沉积在所述衬底10上的缓冲层21、第一非掺杂GaN层22、n型GaN层23、多量子阱层30、低温p型GaN层40、电子阻挡层51和p型GaN层52。其中，低温p型GaN层40呈单层结构，且Mg的掺杂浓度为2E20atoms/cm3。将本对照例的LED外延结构采用芯片制造工艺制成10mil*24mil规格的LED芯片，并经测试仪器测试光效为60.32mW/V，具体结果如表1所示。
实施例1
如图2所示，本实施例提供了一种LED外延结构，其包括衬底10及依次沉积在所述衬底10上的第一半导体层20、多量子阱层30、低温p型GaN层40及第二半导体层50。具体地，所述第一半导体层20包括缓冲层21、第一非掺杂GaN层22、n型GaN层23；所述第二半导体层50包括电子阻挡层51和p型GaN层52。
其中，本实施例的衬底10选用蓝宝石衬底；蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗和处理，高温下有很好的稳定性。当然，其它实施例也可采用二氧化硅蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底或氧化锌衬底中的一种。
其中，本实施例的缓冲层21为厚度为15nm的GaN缓冲层。具体地，采用GaN缓冲层提供了与衬底取向相同的成核中心，释放GaN和衬底之间的晶格失配产生的应力以及热膨胀系数失配所产生的热应力，进一步的生长提供了平整的成核表面，减少其成核生长的接触角使岛状生长的GaN晶粒在较小的厚度内能连成面，转变为二维外延生长。当然，其它实施例的缓冲层也可为AlN缓冲层。
其中，本实施例的多量子阱层30为交替堆叠的InGaN量子阱层和AlGaN量子垒层。具体地，堆叠周期数为10个，Al组分为0.05，多量子阱为电子和空穴复合的区域，合理的结构设计可以显著增加电子和空穴波函数交叠程度。
其中，所述的低温p型GaN层40包括依次沉积在多量子阱层30上的Mg3N2量子点层41、复合低温p型子层42和第二非掺杂GaN层43；进一步地，所述复合低温p型子层42包括交替堆叠结构的低温p型AlxGa1-xN层421及低温p型InyGa1-yN层422。具体地，Mg3N2量子点层厚度为2nm，低温p型AlxGa1-xN层及低温p型InyGa1-yN层的厚度均为1.5nm，第二非掺杂GaN层厚度为5nm。低温p型AlGaN层/低温p型InGaN层堆叠周期数5个。低温p型AlGaN层的Al组分由0.05沿外延层方向逐渐降低至0.01，低温p型InGaN层In组分由0.1沿外延层方向逐渐降低至0.05。低温p型AlxGa1-xN层及低温p型InyGa1-yN层的Mg掺杂浓度均为2E20atoms/cm3。
其中，本实施例的电子阻挡层51为厚度15nm的AlInGaN。具体地，Al组分浓度沿着LED外延结构生长方向有0.01渐变至0.05，In组分浓度为0.01，可以有效地限制电子溢流，也可以减少对空穴的阻挡，提升空穴向量子阱的注入效率，减少载流子俄歇复合。
综上所述，本实施例的低温p型GaN层结构，首先通过交替堆叠结构的低温p型AlxGa1-xN层及低温p型InyGa1-yN层在低温条件下生长，使得能带呈高低交替变化以提高空穴的注入效率；其次，Al组分沿外延层生长方向逐渐降低，既可阻挡电子溢流至p型GaN层与空穴发生非辐射复合，同时可提高空穴向量子阱的注入效率，以及In组分沿外延层方向逐渐降低可降低Mg的能级以提高Mg的活化效率；再次，低温条件下生长低温p型AlxGa1-xN层及低温p型InyGa1-yN层可以提高Mg在GaN中的掺杂浓度，提高活化Mg浓度，而非掺杂GaN层的生长温度逐渐升高，可以提高低温p型GaN层的晶体质量，同时也可以打断Mg-H激活掺杂的Mg；从而达到提升LED芯片发光效率的目的。
进一步地，如图3所示为制备本实施例LED外延结构的制备方法，所述制备方法包括以下步骤：
S01，提供一蓝宝石衬底。
S02，在蓝宝石衬底上生长GaN缓冲层，并对针对已沉积GaN缓冲层的蓝宝石衬底进行氮化处理；
具体地，将已镀完GaN缓冲层的蓝宝石衬底转入MOCVD中，在氢气的气氛进行预处理5min，处理温度为1100℃，再对蓝宝石衬底进行氮化处理，提升GaN缓冲层的晶体质量，并且可以有效提高后续沉积GaN外延层的晶体质量。
S03，在缓冲层上生长第一非掺杂GaN层；
具体地，第一非掺杂GaN层的生长温度1100℃，生长压力150torr。由于第一非掺杂GaN层生长温度较高，压力较低，制备得到GaN晶体质量较优，同时厚度随着GaN厚度的增加，压应力会通过堆垛层错释放，线缺陷减少，晶体质量提高，反向漏电降低。第一非掺杂GaN层的生长厚度为3um，由于提高GaN层厚度对Ga源材料消耗较大，大大提高了LED的外延成本，因此本实施例的第一非掺杂GaN层的厚度为3um，不仅节约生产成本，而且GaN材料又具有较高的晶体质量。
S04，在第一非掺杂GaN层上生长n型GaN层；
具体地，n型GaN层的生长温度为1120℃，生长压力100torr，生长厚度为3um，Si掺杂浓度为2.5E19atoms/cm3。首先，n型GaN层为LED发光提供充足电子与空穴发生复合；其次，n型GaN层的电阻率要比p-GaN上的透明电极的电阻率高，因此足够的Si掺杂，可以有效的降低n型GaN层电阻率，最后n型GaN层足够的厚度可以有效释放应力并提升发光二极管的发光效率。
S05，在n型GaN层上生长多量子阱层；
具体地，多量子阱层为交替堆叠结构的InGaN量子阱层和AlGaN量子垒层，堆叠周期数为10。其中，InGaN量子阱生长温度为795℃，厚度为3.5nm，压力200torr，In组分为0.22；AlGaN量子垒层生长温度为855℃，厚度为9.8nm，生长压力为200torr，Al组分为0.05。多量子阱层为电子和空穴复合的区域，合理的结构设计可以显著增加电子和空穴波函数交叠程度。
S06，在多量子阱层上生长低温p型GaN层；
具体地，低温p型GaN层包括依次沉积在所述多量子阱层上的Mg3N2量子点层、复合低温p型子层和第二非掺杂GaN层的；进一步地，复合低温p型子层包括交替堆叠结构的低温p型AlxGa1-xN层及低温p型InyGa1-yN层。其中，Mg3N2量子点层的厚度为2nm，低温p型AlxGa1-xN层的厚度为1.5nm，低温p型InyGa1-yN层的厚度为1.5nm，第二非掺杂GaN层的厚度为5nm，低温p型AlxGa1-xN层及低温p型InyGa1-yN层的堆叠周期数5个。低温p型AlxGa1-xN层的Al组分由0.05沿外延结构生长方向逐渐降低至0.01，低温p型InyGa1-yN层的In组分由0.1沿外延结构生长方向逐渐降低至0.05；Al组分沿外延结构生长方向逐渐降低，既可以阻挡电子溢流至p型GaN层与空穴发生非辐射复合，同时可以提高空穴向量子阱的注入效率；In组分沿外延结构生长方向逐渐降低，In可以降低Mg的能级，提高Mg的活化效率。低温p型AlxGa1-xN层及低温p型InyGa1-yN层的Mg掺杂浓度为2E20atoms/cm3，较高的Mg掺杂浓度可以提供发光二极管提供足够的空穴。
进一步地，Mg3N2量子点层、低温p型AlxGa1-xN层及低温p型InyGa1-yN层的生长温度在760℃，由于低温p型AlxGa1-xN层及低温p型InyGa1-yN层在低温调节下生长，能带因此也是高低交替变化，提高空穴的注入效率，并且，较低的生长温度下可以提高Mg在GaN中的掺杂浓度，并且形成Mg-H更容易通过退火激活Mg，提高活化Mg浓度。第二非掺杂GaN层的生长温度比交替堆叠结构的低温p型AlxGa1-xN层及低温p型InyGa1-yN层的生长温度高100℃，升温速率100℃/min，第二非掺杂GaN层的生长温度则逐渐升高，可以提高低温p型GaN层的晶体质量，同时也可以打断Mg-H激活掺杂的Mg。Mg3N2量子点层、低温p型AlxGa1-xN层及低温p型InyGa1-yN层的生长气氛为N2/H2/NH3,第二非掺杂GaN层的生长气氛为N2/NH3，因为低温下Mg-H的成键能量远低于Mg-N,因此在低温生长时生长引入氢气可以提高Mg的掺杂浓度，非掺杂GaN层生长气氛为氮气/氨气，可提高晶体质量。Mg3N2量子点层、低温p型AlxGa1-xN层及低温p型InyGa1-yN层的生长压力为200torr，在低压下生长，原子的迁移率较高，提高晶体质量。
S07，在低温p型GaN层上生长电子阻挡层；
具体地，电子阻挡层为厚度15nm的AlInGaN，生长温度965℃，生长压力200torr。其中，Al组分浓度延外延层生长方向由0.01渐变至0.05，In组分浓度由0.01渐变至0.2，既可有效地限制电子溢流，也可减少对空穴的阻挡，提升空穴向量子阱的注入效率，减少载流子俄歇复合。
S08，在电子阻挡层上生长p型GaN层，完成LED外延结构的制备。
具体地，p型GaN层的生长厚度为15nm，p型GaN层生长温度985℃，生长压力200torr。其中，Mg掺杂浓度2E20atoms/cm3，Mg掺杂浓度过高会破坏晶体质量，而掺杂浓度较低则会影响空穴浓度。同时，对于含V形坑的LED结构来说，p型GaN层较高的生长温度也有利于合并V形坑，得到表面光滑的LED外延片。
根据本实施例制备方法制备的LED外延结构采用与对照例相同的芯片制造工艺制成10 mil*24mil规格的LED芯片，并经测试仪器测试光效为61.53 mW/V，较对照例提升了2.0%，具体如表1所示。
实施例2
本实施例与实施例1的不同之处在于：本实施例的低温p型AlGaN层/低温p型InGaN层的堆叠周期数1个，且Mg掺杂浓度为1E19atoms/cm3；多量子阱层为交替堆叠的InGaN量子阱层和AlGaN量子垒层的堆叠周期数为6个。具体地，Mg3N2量子点层、低温p型AlxGa1-xN层及低温p型InyGa1-yN层的生长压力为50torr。
根据本实施例制备方法制备的LED外延结构采用与对照例相同的芯片制造工艺制成10 mil*24mil规格的LED芯片，并经测试仪器测试光效为60.44mW/V，较对照例提升了0.2%，具体如表1所示。
实施例3
本实施例与实施例1的不同之处在于：本实施例的低温p型AlGaN层/低温p型InGaN层的堆叠周期数10个，且Mg掺杂浓度为1E21atoms/cm3；多量子阱层为交替堆叠的InGaN量子阱层和AlGaN量子垒层的堆叠周期数为12个。具体地，Mg3N2量子点层、低温p型AlxGa1-xN层及低温p型InyGa1-yN层的生长压力为500torr。
根据本实施例制备方法制备的LED外延结构采用与对照例相同的芯片制造工艺制成10 mil*24mil规格的LED芯片，并经测试仪器测试光效为60.62mW/V，较对照例提升了0.5%，具体如表1所示。
实施例4
本实施例与实施例1的不同之处在于：本实施例的低温p型AlxGa1-xN层及低温p型InyGa1-yN层的厚度均为5nm。
根据本实施例制备方法制备的LED外延结构采用与对照例相同的芯片制造工艺制成10 mil*24mil规格的LED芯片，并经测试仪器测试光效为60.62mW/V，较对照例提升了0.5%，具体如表1所示。
实施例5
本实施例与实施例1的不同之处在于：本实施例的低温p型AlxGa1-xN层及低温p型InyGa1-yN层的厚度均为0.5nm。
根据本实施例制备方法制备的LED外延结构采用与对照例相同的芯片制造工艺制成10 mil*24mil规格的LED芯片，并经测试仪器测试光效为60.44mW/V，较对照例提升了0.2%，具体如表1所示。
实施例6
本实施例与实施例1的不同之处在于：本实施例的Mg3N2量子点层厚度为0.5nm。
根据本实施例制备方法制备的LED外延结构采用与对照例相同的芯片制造工艺制成10 mil*24mil规格的LED芯片，并经测试仪器测试光效为60.44mW/V，较对照例提升了0.2%，具体如表1所示。
实施例7
本实施例与实施例1的不同之处在于：本实施例的Mg3N2量子点层厚度为5nm。
根据本实施例制备方法制备的LED外延结构采用与对照例相同的芯片制造工艺制成10 mil*24mil规格的LED芯片，并经测试仪器测试光效为60.38mW/V，较对照例提升了0.1%，具体如表1所示。
实施例8
本实施例与实施例1的不同之处在于：本实施例的第二非掺杂GaN层厚度为10nm。
根据本实施例制备方法制备的LED外延结构采用与对照例相同的芯片制造工艺制成10 mil*24mil规格的LED芯片，并经测试仪器测试光效为60.62mW/V，较对照例提升了0.5%，具体如表1所示。
实施例9
本实施例与实施例1的不同之处在于：本实施例的第二非掺杂GaN层厚度为1nm。
根据本实施例制备方法制备的LED外延结构采用与对照例相同的芯片制造工艺制成10 mil*24mil规格的LED芯片，并经测试仪器测试光效为60.38mW/V，较对照例提升了0.1%，具体如表1所示。
表1：各实施例及对照例的部分参数比对以及对应光效结果的对比表
Figure 988568DEST_PATH_IMAGE001
从表1可知，本发明通过将低温p型GaN层设置成依次沉积在所述多量子阱层上的Mg3N2量子点层、交替堆叠结构的低温p型AlxGa1-xN层及低温p型InyGa1-yN层和第二非掺杂GaN层，其中Mg3N2量子点层，低温p型AlxGa1-xN层及低温p型InyGa1-yN层的厚度范围均为0.5nm～5nm，第二非掺杂GaN层的厚度范围为1nm～10nm，低温p型AlxGa1-xN层及低温p型InyGa1-yN层的堆叠周期数1～10；并具体采取如下设置：
1、低温p型AlxGa1-xN层中的Al组分浓度为0.005＜x＜0.1，低温p型InyGa1-yN中In组分浓度为0.01＜y＜0.2，且Al组分及In组分的浓度沿着所述LED外延结构的生长方向逐渐降低；该技术特征的设置：Al组分沿外延结构生长方向逐渐降低，既可阻挡电子溢流至p型GaN层与空穴发生非辐射复合，同时可提高空穴向量子阱的注入效率；In组分沿外延结构生长方向逐渐降低，In可以降低Mg的能级，提高Mg的活化效率，达到提升光效的目的。
2、第二非掺杂GaN层的生长温度较交替堆叠结构的低温p型AlxGa1-xN层及所述低温p型InyGa1-yN层的生长温度高出预设值；该技术特征的设置：因低温p型AlGaN层/低温p型InGaN层是多层堆叠较低生长，能带因此也是高低交替变化，提高空穴的注入效率；并且，较低的生长温度可以提高Mg在GaN中的掺杂浓度，并且形成Mg-H更容易通过退火激活Mg，提高活化Mg浓度；而第二非掺杂GaN层的生长温度则逐渐升高，可以提高低温p型GaN层的晶体质量，同时也可以打断Mg-H激活掺杂的Mg，达到提升光效的目的。
3、Mg3N2量子点层厚度为0.5nm～5nm，Mg3N2量子点层在空穴注入上较高掺Mg的低温p型GaN层的空穴传输效率较高，可以有效将空穴注入到多量子阱层中与电子空穴复合。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种LED外延结构，其特征在于，包括衬底及依次沉积在所述衬底上的第一半导体层、多量子阱层、低温p型GaN层及第二半导体层，所述低温p型GaN层包括依次沉积在所述多量子阱层上的Mg3N2量子点层、复合低温p型子层以及第二非掺杂GaN层；
其中，所述复合低温p型子层包括周期性交替堆叠的低温p型AlxGa1-xN层及低温p型InyGa1-yN层，所述低温p型AlxGa1-xN层中Al组分及低温p型InyGa1-yN层中In组分的含量均沿着所述LED外延结构的生长方向逐渐降低；所述第二非掺杂GaN层的生长温度高于所述复合低温p型子层的生长温度。
2.根据权利要求1所述的LED外延结构，其特征在于，所述低温p型AlxGa1-xN层中Al组分的含量为0.005＜x＜0.1，所述低温p型InyGa1-yN中In组分含量为0.01＜y＜0.2。
3.根据权利要求1所述的LED外延结构，其特征在于，所述低温p型AlxGa1-xN层的Mg掺杂浓度范围为1E19atoms/cm3～1E21atoms/cm3，所述低温p型InyGa1-yN层的Mg掺杂浓度范围为1E19atoms/cm3～1E21atoms/cm3。
4.根据权利要求1所述的LED外延结构，其特征在于，所述低温p型AlxGa1-xN层及所述低温p型InyGa1-yN层的堆叠周期数1～10。
5.根据权利要求1所述的LED外延结构，其特征在于，所述Mg3N2量子点层，所述低温p型AlxGa1-xN层的厚度范围均为0.5nm～5nm，所述低温p型InyGa1-yN层的厚度范围为0.5nm～5nm，所述第二非掺杂GaN层的厚度范围为1nm～10nm。
6.根据权利要求1所述的LED外延结构，其特征在于，所述第一半导体层包括依次层叠于所述衬底上的缓冲层、第一非掺杂GaN层以及n型GaN层；所述第二半导体层 包括依次层叠于所述低温p型GaN层上的电子阻挡层和p型GaN层。
7.根据权利要求6所述的LED外延结构，其特征在于，所述电子阻挡层为AlInGaN层，且Al组分及In组分的浓度沿着所述LED外延结构的生长方向逐渐升高。
8.一种如权利要求1～7任一所述的LED外延结构的制备方法，其特征在于，所述制备方法包括：
提供一衬底；
在所述衬底上依次生长第一半导体层、多量子阱层，其中所述第一半导体层包括依次层叠于所述衬底上的缓冲层、第一非掺杂GaN层以及n型GaN层；
在所述多量子阱层上依次生长Mg3N2量子点层、复合低温p型子层以及第二非掺杂GaN层以形成低温p型GaN层，其中，在所述Mg3N2量子点层上周期性交替生长低温p型AlxGa1-xN层及低温p型InyGa1-yN层以形成所述复合低温p型子层，所述第二非掺杂GaN层的生长温度高于所述复合低温p型子层的生长温度；
在所述低温p型GaN层上依次生长电子阻挡层及p型GaN层以形成第二半导体层，完成LED外延结构的制备。
9.根据权利要求8所述的LED外延结构的制备方法，所述Mg3N2量子点层和所述复合低温p型子层的生长压力范围均为50torr～500torr。
10.根据权利要求8所述的LED外延结构的制备方法，所述Mg3N2量子点层和所述复合低温p型子层的生长气氛均为氮气、氢气或氨气中的一种，所述第二非掺杂GaN层的生长气氛为氮气或氨气。
CN202210924689.1A 2022-08-03 2022-08-03 Led外延结构及其制备方法 Active CN115000263B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210924689.1A CN115000263B (zh) 2022-08-03 2022-08-03 Led外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210924689.1A CN115000263B (zh) 2022-08-03 2022-08-03 Led外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN115000263A CN115000263A (zh) 2022-09-02
CN115000263B true CN115000263B (zh) 2022-10-25

Family

ID=83022289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210924689.1A Active CN115000263B (zh) 2022-08-03 2022-08-03 Led外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN115000263B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295697B (zh) * 2022-10-09 2022-12-30 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115360277B (zh) * 2022-10-21 2023-02-03 江西兆驰半导体有限公司 一种深紫外发光二极管外延片、制备方法及led
CN116230825B (zh) * 2023-05-08 2023-07-11 江西兆驰半导体有限公司 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN116230824B (zh) * 2023-05-08 2023-07-18 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法、led芯片
CN116565087B (zh) * 2023-07-07 2023-09-12 江西兆驰半导体有限公司 一种发光二极管及制备方法
CN116936700B (zh) * 2023-09-15 2023-12-22 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI270222B (en) * 2005-10-07 2007-01-01 Formosa Epitaxy Inc Light emitting diode chip
WO2015174925A1 (en) * 2014-05-14 2015-11-19 Nanyang Technological University Light-emitting device and method of forming the same
CN105355737A (zh) * 2015-11-24 2016-02-24 山东浪潮华光光电子股份有限公司 高发光效率的量子阱组合led外延结构及其制备方法
CN107293622A (zh) * 2017-04-27 2017-10-24 华灿光电(苏州）有限公司 一种发光二极管的外延片及其制备方法
CN112436076A (zh) * 2020-11-20 2021-03-02 湘能华磊光电股份有限公司 一种led外延结构及生长方法
CN113675303A (zh) * 2021-08-20 2021-11-19 江西兆驰半导体有限公司 一种氮化物发光二极管外延片及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI321366B (en) * 2007-02-09 2010-03-01 Huga Optotech Inc Epi-structure with uneven multi-quantum well and the method thereof
TWI569467B (zh) * 2015-11-10 2017-02-01 錼創科技股份有限公司 半導體發光元件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI270222B (en) * 2005-10-07 2007-01-01 Formosa Epitaxy Inc Light emitting diode chip
WO2015174925A1 (en) * 2014-05-14 2015-11-19 Nanyang Technological University Light-emitting device and method of forming the same
CN105355737A (zh) * 2015-11-24 2016-02-24 山东浪潮华光光电子股份有限公司 高发光效率的量子阱组合led外延结构及其制备方法
CN107293622A (zh) * 2017-04-27 2017-10-24 华灿光电(苏州）有限公司 一种发光二极管的外延片及其制备方法
CN112436076A (zh) * 2020-11-20 2021-03-02 湘能华磊光电股份有限公司 一种led外延结构及生长方法
CN113675303A (zh) * 2021-08-20 2021-11-19 江西兆驰半导体有限公司 一种氮化物发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
CN115000263A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
CN115000263B (zh) Led外延结构及其制备方法
CN108365069B (zh) 一种高亮度v型极化掺杂深紫外led制备方法
CN115799416B (zh) 一种深紫外发光二极管外延片及其制备方法
CN115458650B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115360277B (zh) 一种深紫外发光二极管外延片、制备方法及led
CN115050870B (zh) 一种GaN基发光二极管外延片及其制备方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN116581217B (zh) 发光二极管外延片及其制备方法、发光二极管
CN110718612A (zh) 发光二极管外延片及其制造方法
CN115020558B (zh) 一种高复合效率的发光二极管外延片及其制备方法
CN116525735B (zh) 一种发光二极管外延片及制备方法
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115842075B (zh) 一种高光效发光二极管外延片及其制备方法
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115207177A (zh) 发光二极管外延片及其制备方法
CN116093220A (zh) 发光二极管外延片及其制备方法、发光二极管
CN114824004A (zh) 一种led外延结构及其制备方法
CN115863501A (zh) 一种发光二极管外延片及其制备方法
CN117476827B (zh) 一种低接触电阻的发光二极管的外延片及其制备方法
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN116190522B (zh) 一种高光效发光二极管外延片及其制备方法
CN115863503B (zh) 深紫外led外延片及其制备方法、深紫外led
CN116344693B (zh) 一种高光效发光二极管外延片及其制备方法
CN116936701B (zh) 一种发光二极管外延片及制备方法、led芯片
CN115101637B (zh) 一种发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant