CN116960248B - 一种发光二极管外延片及制备方法 - Google Patents
一种发光二极管外延片及制备方法 Download PDFInfo
- Publication number
- CN116960248B CN116960248B CN202311188650.9A CN202311188650A CN116960248B CN 116960248 B CN116960248 B CN 116960248B CN 202311188650 A CN202311188650 A CN 202311188650A CN 116960248 B CN116960248 B CN 116960248B
- Authority
- CN
- China
- Prior art keywords
- layer
- quantum well
- component
- alinn
- strain compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 230000010287 polarization Effects 0.000 claims abstract description 57
- 239000002131 composite material Substances 0.000 claims abstract description 45
- 230000004888 barrier function Effects 0.000 claims abstract description 44
- 230000007423 decrease Effects 0.000 claims abstract description 21
- 230000033228 biological regulation Effects 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 34
- 229910002704 AlGaN Inorganic materials 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 18
- 230000000903 blocking effect Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 18
- 239000013078 crystal Substances 0.000 abstract description 15
- 230000007547 defect Effects 0.000 abstract description 10
- 229910002601 GaN Inorganic materials 0.000 description 84
- 239000000203 mixture Substances 0.000 description 63
- 235000012431 wafers Nutrition 0.000 description 18
- 230000006798 recombination Effects 0.000 description 15
- 238000005215 recombination Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 13
- 230000035882 stress Effects 0.000 description 13
- 230000001105 regulatory effect Effects 0.000 description 11
- 229910052594 sapphire Inorganic materials 0.000 description 10
- 239000010980 sapphire Substances 0.000 description 10
- 230000005428 wave function Effects 0.000 description 9
- 230000005686 electrostatic field Effects 0.000 description 7
- 230000005855 radiation Effects 0.000 description 7
- 230000001276 controlling effect Effects 0.000 description 6
- 230000000670 limiting effect Effects 0.000 description 6
- 230000005699 Stark effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000002269 spontaneous effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000005685 electric field effect Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 230000005701 quantum confined stark effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
- H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
本发明提供一种发光二极管外延片及制备方法，所述发光二极管外延片包括有源层，所述有源层包括多个周期性交替生长的复合量子阱层和量子垒层，所述复合量子阱层包括依次层叠的极化调控层、第一应变补偿层、量子阱层、第二应变补偿层；所述第一应变补偿层为SclnN层，所述SclnN层中Sc组分沿其生长方向逐渐下降，所述SclnN层中In组分沿其生长方向逐渐升高，所述第二应变补偿层为AlInN层，所述AlInN层中Al组分沿其生长方向逐渐升高，所述AlInN层中In组分沿其生长方向逐渐降低，降低量子阱层缺陷密度，提高量子阱层晶体质量，降低有源层极化效应，提高有源层的发光效率。
Description
技术领域
本发明属于半导体技术领域，具体地涉及一种发光二极管外延片及制备方法。
背景技术
近年来GaN材料以其优异的光电性质和稳定的化学性质在光电信息技术领域越来越受到人们的关注。GaN材料是直接带隙半导体材料具有禁带宽、电子饱和速率高、击穿电场高、热稳定性好、化学稳定性强等优点。目前GaN基于及其化合物的激光二极管和发光二极管已经实现商业化应用。另外材料的禁带宽度适用于制备短波长光电子器件，材料的击穿电场高适用于制备高频器,材料的化学性质稳定抗辐射能力强可以在高辐射环境下工作。
目前商业化的高效GaN基蓝绿光发光二极管，通常采用InGaN量子阱层/AlGaN量子垒层作为有源区。因此高质量的InGaN量子阱层/AlGaN量子垒层是实现高效率、高亮度发光管的关键。
现有的发光二极管存在以下缺陷；
第一，难以生长高质量的高In组分InGaN/AlGaN有源区。InGaN量子阱层和AlGaN量子垒层之间因晶格失配而产生应力，应力随着InGaN势阱层中的In组分增加而增加。随着失配应力的增加产生点缺陷、杂质等造成发光效率下降。
第二，蓝宝石衬底上生长的GaN基LED外延，由于自发极化和压电极化效应，在InGaN/GaN多量子阱内存在一个内部静电场。从而产生所谓的量子限制斯塔克效应(QCSE)。QCSE效应减少了量子阱中电子和空穴波函数之间的耦合度，从而降低LED内量子效率，发光效率下降。
发明内容
为了解决上述技术问题，本发明提供了一种发光二极管外延片及制备方法，用于解决InGaN量子阱层和AlGaN量子垒层之间因晶格失配而产生应力缺陷，降低量子阱层晶体质量的技术问题。
一方面，该发明提供以下技术方案，一种发光二极管外延片，包括有源层，所述有源层包括多个周期性交替生长的复合量子阱层和量子垒层，所述复合量子阱层包括依次层叠的极化调控层、第一应变补偿层、量子阱层、第二应变补偿层；所述第一应变补偿层为SclnN层，所述SclnN层中Sc组分沿其生长方向逐渐下降，所述SclnN层中In组分沿其生长方向逐渐升高，所述第二应变补偿层为AlInN层，所述AlInN层中Al组分沿其生长方向逐渐升高，所述AlInN层中In组分沿其生长方向逐渐降低。
与现有技术相比，本发明的有益效果是：第一，蓝宝石衬底上生长的GaN基LED外延，由于自发极化和压电极化效应，在有源层内存在一个内部静电场。沉积的极化调控层为Mg掺GaN层可以产生P型极化，降低有源层内部静电场效应，减少量子限制斯塔克效应，提高量子阱电子和空穴波函数之间的耦合度，提高量子阱发光效率。第二，InGaN量子阱层和AlGaN量子垒层之间因晶格失配而产生应力，沉积第一应变补偿层为ScInN层/第二应变补偿层为AlInN层通过其组分变化减少InGaN量子阱层与AlGaN层势垒层的晶格失配，减少因应力产生的缺陷，提高量子阱层的晶体质量，降低量子阱层非辐射复合效率。第三，量子阱层(InGaN层)厚度小于电子的德布罗意波长，电子和空穴的能级为分立的量子化能级，具有显著的量子限制效应，提高电子和空穴在量子阱复合效率。生长多周期的有源层，提高量子限制效应，电子和空穴被局域在多量子阱中，从而提高电子和空穴波函数的交叠，
进而提升辐射复合速率。
进一步的，所述量子阱层为InGaN层，所述InGaN层中In组分的范围为0.01-0.5，所述ScInN层中Sc组分的范围为0.5-0.99，所述ScInN层中In组分的范围为0.01-0.5，所述AlInN层中Al组分的范围为0.01-0.5，所述AlInN层中In组分的范围为0.5-0.99。
进一步的，所述极化调控层的厚度范围为0.1nm-10nm，所述第一应变补偿层的厚度范围为0.1nm-10nm，所述量子阱层的厚度范围为1nm-10nm，所述第二应变补偿层的厚度范围为0.1nm-10nm。
进一步的，所述发光二极管外延片还包括衬底、缓冲层、非掺杂GaN层、n型GaN层、电子阻挡层和P型GaN层，所述缓冲层、所述非掺杂GaN层、所述n型GaN层、所述有源层、所述电子阻挡层及所述P型GaN层依次沉积于所述衬底。
进一步的，所述量子垒层为AlGaN层，所述AlGaN层中Al组分的范围为0.01-0.5，所述量子垒层的厚度范围为5nm-50nm。
进一步的，所述有源层的所述复合量子阱层和所述量子垒层交替层叠周期数范围为1个-20个。
另一方面，本发明还提出一种发光二极管外延片制备方法，所述制备方法包括以下步骤：
提供一衬底；
在所述衬底上沉积缓冲层；
在所述缓冲层上沉积非掺杂GaN层；
在所述非掺杂GaN层上沉积n型GaN层；
在所述n型GaN层上沉积有源层，其中，所述有源层包括多个周期性交替生长的复合量子阱层和量子垒层，所述复合量子阱层包括依次层叠的极化调控层、第一应变补偿层、量子阱层、第二应变补偿层；所述第一应变补偿层为SclnN层，所述SclnN层中Sc组分沿其生长方向逐渐下降，所述SclnN层中In组分沿其生长方向逐渐升高，所述第二应变补偿层为AlInN层，所述AlInN层中Al组分沿其生长方向逐渐升高，所述AlInN层中In组分沿其生长方向逐渐降低；
在所述有源层上沉积电子阻挡层；
在所述电子阻挡层上沉积P型GaN层。
进一步的，所述复合量子阱层生长温度的范围为700℃-900℃，所述复合量子阱层的生长气氛N2/NH3的比例范围为1:1-1:10，所述复合量子阱层生长压力的范围为50torr-500torr,所述极化调控层为Mg掺GaN层，所述Mg掺GaN层中Mg掺杂浓度范围为1E+19atoms/cm3-1E+21atoms/cm3。
进一步的，所述量子垒层生长温度的范围为800℃-1000℃，所述量子垒层生长压力的范围为50torr-500torr。
进一步的，所述缓冲层包括AlN缓冲层或者GaN缓冲层，所述缓冲层的厚度范围为10nm-50nm。
附图说明
图1为本发明第一实施例中的发光二极管外延片的结构示意图。
图2为本发明第二实施例中发光二极管外延片的制备方法流程图。
主要元件符号说明：100、衬底；200、缓冲层；300、非掺杂GaN层；400、n型GaN层；500、有源层；510、复合量子阱层；520、量子垒层；600、电子阻挡层；700、P型GaN层。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1，所示为本发明第一实施例中的发光二极管外延片，包括衬底100及依次沉积在所述衬底100上的缓冲层200、非掺杂GaN层300、n型GaN层400、有源层500、电子阻挡层600和P型GaN层700；
所述有源层500包括多个周期性交替生长的复合量子阱层510和量子垒层520，所述复合量子阱层包括依次层叠的极化调控层、第一应变补偿层、量子阱层、第二应变补偿层；所述第一应变补偿层为SclnN层，所述SclnN层中Sc组分沿其生长方向逐渐下降，所述SclnN层中In组分沿其生长方向逐渐升高，所述第二应变补偿层为AlInN层，所述AlInN层中Al组分沿其生长方向逐渐升高，所述AlInN层中In组分沿其生长方向逐渐降低。
具体的，所述量子阱层为InGaN层，所述InGaN层中In组分的范围为0.01-0.5，所述ScInN层中Sc组分的范围为0.5-0.99，所述ScInN层中In组分的范围为0.01-0.5，所述AlInN层中Al组分的范围为0.01-0.5，所述AlInN层中In组分的范围为0.5-0.99。极化调控层(Mg掺GaN层)合适Mg组分则起到调制有源区电场作用，降低有源区的内置电场效应，降低量子斯塔克效应。第一应变补偿层/第二应变补偿层的组分渐变，降低量子垒层与量子阱层的晶格失配，消除量子阱中的压电极化效应。
可选择的，所述InGaN层中In组分为0.01、0.2、0.4或者0.5；所述ScInN层中Sc组分沿其生长方向由0.99逐渐下降至0.8，其In组分沿其生长方向由0.01逐渐升高至0.2，所述AlInN层Al组分沿其生长方向由0.01逐渐升高至0.15，In组分沿其生长方向由0.99逐渐降低至0.85。
其中，所述极化调控层的厚度范围为0.1nm-10nm，所述第一应变补偿层的厚度范围为0.1nm-10nm，所述量子阱层的厚度范围为1nm-10nm，所述第二应变补偿层的厚度范围为0.1nm-10nm。极化调控层(Mg掺GaN层)合适厚度调制量子阱层电场效应，厚度太厚则会导致电场效应增强，第一应变补偿层/第二应变补偿层减少量子垒层与量子阱层的晶格失配，降低量子阱层压电极化效应，厚度太厚则会导致势垒势垒太高，量子阱层发光效率下降。量子阱层(InGaN层)厚度小于电子的德布罗意波长，电子和空穴的能级为分立的量子化能级，具有显著的量子限制效应，提高电子和空穴在量子阱复合效率。
可选择的，所述极化调控层的厚度为0.1nm、2nm、5nm、8nm或者10nm；第一应变补偿层的厚度为0.1nm、1.5nm、3nm、5nm、7nm或者10nm；所述量子阱层的厚度为1nm、3.2nm、5nm、7nm或者10nm；第二应变补偿层的厚度为0.1nm、1.5nm、3nm、5nm、7nm或者10nm。
其中，所述量子垒层为AlGaN层，所述AlGaN层中Al组分的范围为0.01-0.5，所述量子垒层的厚度范围为5nm-50nm。可选择的，所述AlGaN层中Al组分为0.01、0.15、0.3或者0.5；所述量子垒层的厚度为5nm、10nm、20nm、35nm或者50nm。
其中，所述有源层的所述复合量子阱层和所述量子垒层交替层叠周期数范围为1个-20个。生长多周期的有源层，提高量子限制效应，电子和空穴被局域在多量子阱中，从而提高电子和空穴波函数的交叠，进而提升辐射复合速率
可选择的，所述有源层的所述复合量子阱层和所述量子垒层交替层叠周期数为1个、5个、10个、15个或者20个。
为了方便后续的测试以及便于理解，在本申请中引入实验组一、实验组二、实验组三、实验组四、实验组五、实验组六、实验组七、实验组八、实验组九以及对照组一；
其中，实验组一、实验组二、实验组三、实验组四、实验组五、实验组六、实验组七、实验组八、实验组九、均采用如实施例一所述的发光二极管外延片，其均包括实施例一中的复合量子阱层，而对照组一则采用现有技术中的外延片，其结构与实施例一相同，但区别如下：对照组一中采用现有技术中的5nm的In0.2Ga0.8N量子阱层。
具体的，实验组一中的极化调控层(Mg掺GaN层)的厚度为2nm，第一应变补偿层(ScInN层)的厚度为1.5nm，量子阱层(InGaN层)的厚度为3.2nm，第二应变补偿层(AlInN层)的厚度为1.5nm，Mg掺GaN层(极化调控层)中Mg的组分为0.05，ScInN层(第一应变补偿层)In组分与Sc组分的变化分别为0.01升至0.2、0.99降至0.8，InGaN层(量子阱层)In组分为0.2，AlInN层(第二应变补偿层)Al组分与In组分的变化分别为0.01升至0.15、0.99降至0.85，有源层堆叠周期数为10；
实验组二中的极化调控层(Mg掺GaN层)的厚度为1.5nm，第一应变补偿层(ScInN层)的厚度为2.5nm，量子阱层(InGaN层)的厚度为3.2nm，第二应变补偿层(AlInN层)的厚度为1.5nm，Mg掺GaN层(极化调控层)中Mg的组分为0.05，ScInN层(第一应变补偿层)In组分与Sc组分的变化分别为0.01升至0.2、0.99降至0.8，InGaN层(量子阱层)In组分为0.2，AlInN层(第二应变补偿层)Al组分与In组分的变化分别为0.01升至0.15、0.99降至0.85，有源层堆叠周期数为10；
实验组三中的极化调控层(Mg掺GaN层)的厚度为2.5nm，第一应变补偿层(ScInN层)的厚度为1nm，量子阱层(InGaN层)的厚度为3.2nm，第二应变补偿层(AlInN层)的厚度为1.5nm，Mg掺GaN层(极化调控层)中Mg的组分为0.05，ScInN层(第一应变补偿层)In组分与Sc组分的变化分别为0.01升至0.2、0.99降至0.8，InGaN层(量子阱层)In组分为0.2，AlInN层(第二应变补偿层)Al组分与In组分的变化分别为0.01升至0.15、0.99降至0.85，有源层堆叠周期数为10；
实验组四中的极化调控层(Mg掺GaN层)的厚度为2nm，第一应变补偿层(ScInN层)的厚度为1.5nm，量子阱层(InGaN层)的厚度为3.8nm，第二应变补偿层(AlInN层)的厚度为1nm，Mg掺GaN层(极化调控层)中Mg的组分为0.05，ScInN层(第一应变补偿层)In组分与Sc组分的变化分别为0.01升至0.2、0.99降至0.8，InGaN层(量子阱层)In组分为0.2，AlInN层(第二应变补偿层)Al组分与In组分的变化分别为0.01升至0.15、0.99降至0.85，有源层堆叠周期数为10；
实验组五中的极化调控层(Mg掺GaN层)的厚度为2nm，第一应变补偿层(ScInN层)的厚度为1.5nm，量子阱层(InGaN层)的厚度为2.7nm，第二应变补偿层(AlInN层)的厚度为2.5nm，Mg掺GaN层(极化调控层)中Mg的组分为0.05，ScInN层(第一应变补偿层)In组分与Sc组分的变化分别为0.01升至0.2、0.99降至0.8，InGaN层(量子阱层)In组分为0.2，AlInN层(第二应变补偿层)Al组分与In组分的变化分别为0.01升至0.15、0.99降至0.85，有源层堆叠周期数为10；
实验组六中的极化调控层(Mg掺GaN层)的厚度为2nm，第一应变补偿层(ScInN层)的厚度为1.5nm，量子阱层(InGaN层)的厚度为3.2nm，第二应变补偿层(AlInN层)的厚度为1.5nm，Mg掺GaN层(极化调控层)中Mg的组分为0.08，ScInN层(第一应变补偿层)In组分与Sc组分的变化分别为0.05升至0.15、0.95降至0.85，InGaN层(量子阱层)In组分为0.15，AlInN层(第二应变补偿层)Al组分与In组分的变化分别为0.01升至0.2、0.99降至0.8，有源层堆叠周期数为10；
实验组七中的极化调控层(Mg掺GaN层)的厚度为2nm，第一应变补偿层(ScInN层)的厚度为1.5nm，量子阱层(InGaN层)的厚度为3.2nm，第二应变补偿层(AlInN层)的厚度为1.5nm，Mg掺GaN层(极化调控层)中Mg的组分为0.05，ScInN层(第一应变补偿层)In组分与Sc组分的变化分别为0.03升至0.3、0.97降至0.7，InGaN层(量子阱层)In组分为0.3，AlInN层(第二应变补偿层)Al组分与In组分的变化分别为0.05升至0.3、0.95降至0.7，有源层堆叠周期数为10；
实验组八中的极化调控层(Mg掺GaN层)的厚度为2nm，第一应变补偿层(ScInN层)的厚度为1.5nm，量子阱层(InGaN层)的厚度为3.2nm，第二应变补偿层(AlInN层)的厚度为1.5nm，Mg掺GaN层(极化调控层)中Mg的组分为0.05，ScInN层(第一应变补偿层)In组分与Sc组分的变化分别为0.01升至0.2、0.99降至0.8，InGaN层(量子阱层)In组分为0.2，AlInN层(第二应变补偿层)Al组分与In组分的变化分别为0.01升至0.15、0.99降至0.85，有源层堆叠周期数为8；
实验组九中的极化调控层(Mg掺GaN层)的厚度为2nm，第一应变补偿层(ScInN层)的厚度为1.5nm，量子阱层(InGaN层)的厚度为3.2nm，第二应变补偿层(AlInN层)的厚度为1.5nm，Mg掺GaN层(极化调控层)中Mg的组分为0.05，ScInN层(第一应变补偿层)In组分与Sc组分的变化分别为0.01升至0.2、0.99降至0.8，InGaN层(量子阱层)In组分为0.2，AlInN层(第二应变补偿层)Al组分与In组分的变化分别为0.01升至0.15、0.99降至0.85，有源层堆叠周期数为12。
将上述实验组一、实验组二、实验组三、实验组四、实验组五、实验组六、实验组七、实验组八、实验组九以及对照组一的发光二极管外延片进行光电测试，测试结果如表1所示：
由表1可知，将对照组所提供的发光二极管外延片的光效作为基准，因此其提升光效为0％，而实验组一相比对照组，其光效提升了5％，实验组二相比对照组，其光效提升了3％，实验组三相比对照组，其光效提升了1.8％，实验组四相比对照组，其光效提升了2.2％，实验组五相比对照组，其光效提升了3.5％，实验组六相比对照组，其光效提升了2.5％，实验组七相比对照组，其光效提升了1.6％，实验组八相比对照组，其光效提升了1.3％，实验组九相比对照组，其光效提升了3.5％。
因此可知，实验组一所提供的发光二极管外延片相比对照组，其光效提升最大，提升了5％。
实施例二
请参阅图2，所示为本发明第二实施例中的一种发光二极管外延片的制备方法，所述方法包括以下步骤：步骤S01-S07；
S01：提供一衬底100；
衬底可选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种。
具体地，衬底选用蓝宝石衬底，蓝宝石是目前最常用的GaN基LED衬底材料，蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗和处理，高温下有很好的稳定性。
S02：在所述衬底上沉积缓冲层200；
可选择的，所述缓冲层包括AlN缓冲层或者GaN缓冲层，所述缓冲层的厚度范围为10nm-50nm。
具体的，选用在应用材料PVD中沉积AlN缓冲层，其厚度为15nm，采用AlN缓冲层提供了与衬底取向相同的成核中心，释放了GaN和衬底之间的晶格失配产生的应力以及热膨胀系数失配所产生的热应力，进一步的生长提供了平整的成核表面，减少其成核生长的接触角使岛状生长的GaN晶粒在较小的厚度内能连成面，转变为二维外延生长。
S03：对已沉积所述缓冲层200的所述衬底100进行预处理；
具体地，将已镀完AlN缓冲层的蓝宝石衬底转入MOCVD中，在H2气氛进行预处理1-10min，处理温度为1000-1200℃，再对蓝宝石衬底进行氮化处理，提升AlN缓冲层的晶体质量，并且可以有效提高后续沉积GaN外延层的晶体质量。
S04：在所述缓冲层200上沉积非掺杂GaN层300；
可选地，非掺杂的GaN层生长温度为1050℃-1200℃，压力100torr-600torr，厚度为1um-5um。
具体地，非掺杂GaN层生长温度1100℃，生长压力150torr，生长厚度2um-3um，非掺杂GaN层生长温度较高，压力较低，制备得到GaN的晶体质量较优，同时厚度随着GaN厚度的增加，压应力会通过堆垛层错释放，线缺陷减少，晶体质量提高，反向漏电降低，但提高GaN层厚度对Ga源材料消耗较大，大大提高了LED的外延成本，因此目前LED外延片通常非掺杂GaN生长2um-3um，不仅节约生产成本，而且GaN材料又具有较高的晶体质量。
S05：在所述非掺杂GaN层300上沉积n型GaN层400；
可选地，n型GaN层生长温度为1050℃-1200℃，压力100torr-600torr，厚度为2um-3um，Si掺杂浓度为1E+19atoms/cm3-5E+19atoms/cm3。
具体地，n型GaN层生长温度为1120℃，生长压力100torr，生长厚度为2um-3um，Si掺杂浓度为2.5E+19atoms/cm3，首先n型GaN层为LED发光提供充足电子，其次n型GaN层的电阻率要比p-GaN上的透明电极的电阻率高，因此足够的Si掺杂，可以有效的降低n型GaN层电阻率，最后n型GaN足够的厚度可以有效释放应力发光二极管的发光效率。
S06：在所述n型GaN层400上沉积有源层500；
其中，所述有源层包括多个周期性交替生长的复合量子阱层510和量子垒层520，所述复合量子阱层包括依次层叠的极化调控层、第一应变补偿层、量子阱层、第二应变补偿层；所述第一应变补偿层为SclnN层，所述SclnN层中Sc组分沿其生长方向逐渐下降，所述SclnN层中In组分沿其生长方向逐渐升高，所述第二应变补偿层为AlInN层，所述AlInN层中Al组分沿其生长方向逐渐升高，所述AlInN层中In组分沿其生长方向逐渐降低；
可选地，极化调控层(Mg掺GaN层)厚度0.1nm-10nm，第一应变补偿层(ScInN层)厚度0.1nm-10nm，量子阱层(InGaN层)厚度1nm-10nm，第二应变补偿层(AlInN层)厚度0.1nm-10nm。
可选地，第一应变补偿层(ScInN层)的Sc组分逐渐下降，In组分逐渐升高，Sc组分范围为0.5-0.99，In组分范围为0.01-0.5，量子阱层(InGaN层)In组分范围为0.01-0.5，第二应变补偿层(AlInN层)Al组分逐渐升高，In组分逐渐降低，Al组分范围为0.01-0.5，In组分范围为0.5-0.99。
可选地，复合量子阱层的生长温度范围为700℃-900℃。
可选地，复合量子阱层的生长气氛N2/NH3比例范围为1:1-1:10。
可选地，复合量子阱层生长压力范围为50torr-500torr。
可选地，有源层的复合量子阱层和量子垒层交替层叠周期数范围为1-20个。
可选地，量子垒层为AlGaN层，生长温度为范围为800℃-1000℃，厚度范围为5nm-50nm，生长压力范围为50torr-500torr，Al组分范围为0.01-0.5。
可选地，Mg掺GaN层中Mg掺杂浓度范围为：1E+19atoms/cm3-1E+21atoms/cm3
具体地，有源层包括多个交替层叠的复合量子阱层和量子垒层，所述复合量子阱层包含极化调控层、第一应变补偿层、量子阱层、第二应变补偿层。所述极化调控层为Mg掺GaN层，第一应变补偿层为ScInN层、量子阱层为InGaN层、第二应变补偿层为AlInN层。极化调控层(Mg掺GaN层)厚度2nm，第一应变补偿层(ScInN层)厚度1.5nm，量子阱层(InGaN层)厚度3.2nm，第二应变补偿层(AlInN层)厚度1.5nm。极化调控层(Mg掺GaN层)Mg组分0.05，第一应变补偿层(ScInN层)的Sc组分由0.99逐渐下降至0.8，In组分由0.01逐渐升高至0.2，量子阱层(InGaN层)In组分0.2，第二应变补偿层(AlInN层)Al组分逐渐由0.01升高0.15，In组分由0.99逐渐降低至0.85。复合量子阱层的生长温度785℃。复合量子阱层的生长气氛N2/NH3比例1:3。复合量子阱层生长压力200torr。有源层的复合量子阱层和量子垒层交替层叠周期数10个。量子垒层为AlGaN层，生长温度为870℃，厚度为10nm，生长压力200torr，Al组分为0.15。
本发明产生的有益效果，第一，蓝宝石衬底上生长的GaN基LED外延，由于自发极化和压电极化效应，在有源层内存在一个内部静电场。沉积的极化调控层为Mg掺GaN层可以产生P型极化，降低有源层内部静电场效应，减少量子限制斯塔克效应，提高量子阱电子和空穴波函数之间的耦合度，提高量子阱发光效率。第二，InGaN量子阱层和AlGaN量子垒层之间因晶格失配而产生应力，沉积第一应变补偿层为ScInN层/第二应变补偿层为AlInN层通过其组分变化减少InGaN量子阱层与AlGaN层势垒层的晶格失配，减少因应力产生的缺陷，提高量子阱层的晶体质量，降低量子阱层非辐射复合效率。第三，量子阱层(InGaN层)厚度小于电子的德布罗意波长，电子和空穴的能级为分立的量子化能级，具有显著的量子限制效应，提高电子和空穴在量子阱复合效率。生长多周期的有源层，提高量子限制效应，电子和空穴被局域在多量子阱中，从而提高电子和空穴波函数的交叠，进而提升辐射复合速率。降低量子阱层缺陷密度，提高量子阱层晶体质量，降低有源层极化效应，提高有源层的发光效率。
S07：在所述有源层500上沉积电子阻挡层600；
可选地，电子阻挡层为AlInGaN厚度10nm-40nm，生长温度900℃-1000℃,压力100torr-300torr，其中Al组分0.01-0.1,In组分浓度为0.01-0.2。
具体地，电子阻挡层为AlInGaN厚度15nm，其中Al组分浓度0.1，In组分浓度为0.01，生长温度965℃，生长压力200torr，既可以有效地限制电子溢流，也可以减少对空穴的阻挡，提升空穴向量子阱的注入效率，减少载流子俄歇复合，提高发光二极管的发光效率。
S08：在所述电子阻挡层600上沉积P型GaN层700；
可选地，P型GaN层生长温度900℃-1050℃，厚度10nm-50nm，生长压力100torr-600torr,Mg掺杂浓度1E+19atoms/cm3-1E+21atoms/cm3。
具体地，P型GaN层生长温度985℃，厚度15nm，生长压力200torr，Mg掺杂浓度1E+20atoms/cm3，Mg掺杂浓度过高会破坏晶体质量，而掺杂浓度较低则会影响空穴浓度。同时，对于含V形坑的LED结构来说，P型GaN层较高的生长温度也有利于合并V形坑，得到表面光滑的LED外延片。
将A样品和B样品使用相同芯片工艺条件制备成10mil*24mil芯片，其中A样品为目前量产制备得到的芯片，B样品为本方案制备得到的芯片，两个样品分别抽取300颗LED芯片，在120mA/60mA电流下测试，光电效率提升1％-5％，其他项电学性能良好。
其中，复合量子阱层的生长温度700℃-900℃，合适的温度既可以提高复合量子阱层的晶体质量，也能保证量子阱层(InGaN层)In组分的掺杂效率；
复合量子阱层的生长气氛N2/NH3比例范围为1:1-1:10，高NH3比例提高复合量子阱层的晶体质量；
复合量子阱层生长压力50torr-500torr，低压促进复合量子阱二维生长，使量子阱层(InGaN层)In组分均匀分布，避免In团簇出现，降低量子阱层的发光效率；
有源层的复合量子阱层和量子垒层交替层叠周期数1-20个，生长多周期的有源层，提高量子限制效应，电子和空穴被局域在多量子阱中，从而提高电子和空穴波函数的交叠，进而提升辐射复合速率；
量子垒层为AlGaN层，生长温度为800℃-1000℃，厚度为5nm-50nm，生长压力50torr-500torr，Al组分为0.01-0.5。合适的量子垒层既可以减少电子溢流至P型层导致非辐射复合，又可以提高电子和空穴在量子阱复合效率。
综上，本发明上述实施例当中的发光二极管外延片及制备方法，第一，蓝宝石衬底上生长的GaN基LED外延，由于自发极化和压电极化效应，在有源层内存在一个内部静电场。沉积的极化调控层为Mg掺GaN层可以产生P型极化，降低有源层内部静电场效应，减少量子限制斯塔克效应，提高量子阱电子和空穴波函数之间的耦合度，提高量子阱发光效率。第二，InGaN量子阱层和AlGaN量子垒层之间因晶格失配而产生应力，沉积第一应变补偿层为ScInN层/第二应变补偿层为AlInN层通过其组分变化减少InGaN量子阱层与AlGaN层势垒层的晶格失配，减少因应力产生的缺陷，提高量子阱层的晶体质量，降低量子阱层非辐射复合效率。第三，量子阱层(InGaN层)厚度小于电子的德布罗意波长，电子和空穴的能级为分立的量子化能级，具有显著的量子限制效应，提高电子和空穴在量子阱复合效率。生长多周期的有源层，提高量子限制效应，电子和空穴被局域在多量子阱中，从而提高电子和空穴波函数的交叠，进而提升辐射复合速率。降低量子阱层缺陷密度，提高量子阱层晶体质量，降低有源层极化效应，提高有源层的发光效率。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围为的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围为。因此，本发明专利的保护范围为应以所附权利要求为准。
Claims (7)
1.一种发光二极管外延片，其特征在于，包括有源层，所述有源层包括多个周期性交替生长的复合量子阱层和量子垒层，所述复合量子阱层包括依次层叠的极化调控层、第一应变补偿层、量子阱层、第二应变补偿层；所述第一应变补偿层为SclnN层，所述SclnN层中Sc组分沿其生长方向逐渐下降，所述SclnN层中In组分沿其生长方向逐渐升高，所述第二应变补偿层为AlInN层，所述AlInN层中Al组分沿其生长方向逐渐升高，所述AlInN层中In组分沿其生长方向逐渐降低；
所述量子阱层为InGaN层，所述InGaN层中In组分的范围为0.01-0.5，所述ScInN层中Sc组分的范围为0.5-0.99，所述ScInN层中In组分的范围为0.01-0.5，所述AlInN层中Al组分的范围为0.01-0.5，所述AlInN层中In组分的范围为0.5-0.99；所述极化调控层的厚度范围为0.1nm-10nm，所述第一应变补偿层的厚度范围为0.1nm-10nm，所述量子阱层的厚度范围为1nm-10nm，所述第二应变补偿层的厚度范围为0.1nm-10nm，所述量子垒层为AlGaN层，所述AlGaN层中Al组分的范围为0.01-0.5，所述量子垒层的厚度范围为5nm-50nm，所述极化调控层为Mg掺GaN层，所述Mg掺GaN层中Mg掺杂浓度范围为1E+19atoms/cm3-1E+21atoms/cm3。
2.根据权利要求1所述的发光二极管外延片，其特征在于，所述发光二极管外延片还包括衬底、缓冲层、非掺杂GaN层、n型GaN层、电子阻挡层和P型GaN层，所述缓冲层、所述非掺杂GaN层、所述n型GaN层、所述有源层、所述电子阻挡层及所述P型GaN层依次沉积于所述衬底。
3.根据权利要求1所述的发光二极管外延片，其特征在于，所述有源层的所述复合量子阱层和所述量子垒层交替层叠周期数范围为1个-20个。
4.一种如权利要求1-3任一项所述的发光二极管外延片的制备方法，其特征在于，包括以下步骤：
提供一衬底；
在所述衬底上沉积缓冲层；
在所述缓冲层上沉积非掺杂GaN层；
在所述非掺杂GaN层上沉积n型GaN层；
在所述n型GaN层上沉积有源层，其中，所述有源层包括多个周期性交替生长的复合量子阱层和量子垒层，所述复合量子阱层包括依次层叠的极化调控层、第一应变补偿层、量子阱层、第二应变补偿层；所述第一应变补偿层为SclnN层，所述SclnN层中Sc组分沿其生长方向逐渐下降，所述SclnN层中In组分沿其生长方向逐渐升高，所述第二应变补偿层为AlInN层，所述AlInN层中Al组分沿其生长方向逐渐升高，所述AlInN层中In组分沿其生长方向逐渐降低，所述量子阱层为InGaN层，所述InGaN层中In组分的范围为0.01-0.5，所述ScInN层中Sc组分的范围为0.5-0.99，所述ScInN层中In组分的范围为0.01-0.5，所述AlInN层中Al组分的范围为0.01-0.5，所述AlInN层中In组分的范围为0.5-0.99；所述极化调控层的厚度范围为0.1nm-10nm，所述第一应变补偿层的厚度范围为0.1nm-10nm，所述量子阱层的厚度范围为1nm-10nm，所述第二应变补偿层的厚度范围为0.1nm-10nm，所述量子垒层为AlGaN层，所述AlGaN层中Al组分的范围为0.01-0.5，所述量子垒层的厚度范围为5nm-50nm，所述极化调控层为Mg掺GaN层，所述Mg掺GaN层中Mg掺杂浓度范围为1E+19atoms/cm3-1E+21atoms/cm3；
在所述有源层上沉积电子阻挡层；
在所述电子阻挡层上沉积P型GaN层。
5.根据权利要求4所述的发光二极管外延片的制备方法，其特征在于，所述复合量子阱层生长温度的范围为700℃-900℃，所述复合量子阱层的生长气氛N2/NH3的比例范围为1:1-1:10，所述复合量子阱层生长压力的范围为50torr-500torr。
6.根据权利要求5所述的发光二极管外延片的制备方法，其特征在于，所述量子垒层生长温度的范围为800℃-1000℃，所述量子垒层生长压力的范围为50torr-500torr。
7.根据权利要求5所述的发光二极管外延片的制备方法，其特征在于，所述缓冲层包括AlN缓冲层或者GaN缓冲层，所述缓冲层的厚度范围为10nm-50nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311188650.9A CN116960248B (zh) | 2023-09-15 | 2023-09-15 | 一种发光二极管外延片及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311188650.9A CN116960248B (zh) | 2023-09-15 | 2023-09-15 | 一种发光二极管外延片及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116960248A CN116960248A (zh) | 2023-10-27 |
| CN116960248B true CN116960248B (zh) | 2024-01-19 |
Family
ID=88449491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311188650.9A Active CN116960248B (zh) | 2023-09-15 | 2023-09-15 | 一种发光二极管外延片及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116960248B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5780867A (en) * | 1996-03-07 | 1998-07-14 | Sandia Corporation | Broadband light-emitting diode |
| WO2008022553A1 (fr) * | 2006-08-15 | 2008-02-28 | Institute Of Physics, Chinese Academy Of Sciences | Matériau épitaxial pour del à base de gan à faible effet de polaristion et procédé de fabrication |
| EP2037506A1 (en) * | 2007-09-17 | 2009-03-18 | Palo Alto Research Center Incorporated | Variable period, variable composition superlattice and devices including the same |
| KR20100033644A (ko) * | 2008-09-22 | 2010-03-31 | 광주과학기술원 | 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자 및 그 제조방법 |
| EP2348549A2 (en) * | 2010-01-25 | 2011-07-27 | Invenlux Corporation | Strain balanced light emitting device and method for fabricating the same |
| CN108899403A (zh) * | 2018-07-20 | 2018-11-27 | 西安电子科技大学 | 基于ScAlN/AlGaN超晶格p型层的高效发光二极管及制备方法 |
| CN110518104A (zh) * | 2018-05-21 | 2019-11-29 | 光电子株式会社 | 高效率1000nm红外线发光二极管及其制造方法 |
| CN112154547A (zh) * | 2018-02-20 | 2020-12-29 | 阿库斯蒂斯有限公司 | 通过杂质引入来增强应变界面区域的单晶电子设备的方法和结构 |
| WO2021243178A1 (en) * | 2020-05-28 | 2021-12-02 | The Regents Of The University Of California | Iii-nitride led with uv emission by auger carrier injection |
| CN114883462A (zh) * | 2022-07-12 | 2022-08-09 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
| CN114975704A (zh) * | 2022-08-02 | 2022-08-30 | 江西兆驰半导体有限公司 | 一种led外延片及制备方法 |
| WO2023010423A1 (zh) * | 2021-08-05 | 2023-02-09 | 重庆康佳光电技术研究院有限公司 | 发光芯片外延片及其制作方法、发光芯片 |
| CN115810674A (zh) * | 2022-12-08 | 2023-03-17 | 西安电子科技大学 | 多区域微分负阻特性的氮化镓基共振隧穿二极管及制作方法 |
| CN116454185A (zh) * | 2023-06-16 | 2023-07-18 | 江西兆驰半导体有限公司 | 一种高光效发光二极管外延片及其制备方法、发光二极管 |
| CN116632129A (zh) * | 2023-06-05 | 2023-08-22 | 江西兆驰半导体有限公司 | 发光二极管外延结构及其制备方法、发光二极管 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI466314B (zh) * | 2008-03-05 | 2014-12-21 | Advanced Optoelectronic Tech | 三族氮化合物半導體發光二極體 |
| WO2011008979A2 (en) * | 2009-07-17 | 2011-01-20 | Lockheed Martin Corporation | Strain-balanced extended-wavelength barrier detector |
| US10734512B2 (en) * | 2016-04-11 | 2020-08-04 | Qorvo Us, Inc. | High electron mobility transistor (HEMT) device |
| US20200303586A1 (en) * | 2020-06-10 | 2020-09-24 | Intel Corporation | Micro-led structures with improved internal quantum efficiency |
-
2023
- 2023-09-15 CN CN202311188650.9A patent/CN116960248B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5780867A (en) * | 1996-03-07 | 1998-07-14 | Sandia Corporation | Broadband light-emitting diode |
| WO2008022553A1 (fr) * | 2006-08-15 | 2008-02-28 | Institute Of Physics, Chinese Academy Of Sciences | Matériau épitaxial pour del à base de gan à faible effet de polaristion et procédé de fabrication |
| EP2037506A1 (en) * | 2007-09-17 | 2009-03-18 | Palo Alto Research Center Incorporated | Variable period, variable composition superlattice and devices including the same |
| KR20100033644A (ko) * | 2008-09-22 | 2010-03-31 | 광주과학기술원 | 스트레인 보상 하이브리드 양자우물 구조를 갖는 반도체 발광소자 및 그 제조방법 |
| EP2348549A2 (en) * | 2010-01-25 | 2011-07-27 | Invenlux Corporation | Strain balanced light emitting device and method for fabricating the same |
| CN112154547A (zh) * | 2018-02-20 | 2020-12-29 | 阿库斯蒂斯有限公司 | 通过杂质引入来增强应变界面区域的单晶电子设备的方法和结构 |
| CN110518104A (zh) * | 2018-05-21 | 2019-11-29 | 光电子株式会社 | 高效率1000nm红外线发光二极管及其制造方法 |
| CN108899403A (zh) * | 2018-07-20 | 2018-11-27 | 西安电子科技大学 | 基于ScAlN/AlGaN超晶格p型层的高效发光二极管及制备方法 |
| WO2021243178A1 (en) * | 2020-05-28 | 2021-12-02 | The Regents Of The University Of California | Iii-nitride led with uv emission by auger carrier injection |
| WO2023010423A1 (zh) * | 2021-08-05 | 2023-02-09 | 重庆康佳光电技术研究院有限公司 | 发光芯片外延片及其制作方法、发光芯片 |
| CN114883462A (zh) * | 2022-07-12 | 2022-08-09 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
| CN114975704A (zh) * | 2022-08-02 | 2022-08-30 | 江西兆驰半导体有限公司 | 一种led外延片及制备方法 |
| CN115810674A (zh) * | 2022-12-08 | 2023-03-17 | 西安电子科技大学 | 多区域微分负阻特性的氮化镓基共振隧穿二极管及制作方法 |
| CN116632129A (zh) * | 2023-06-05 | 2023-08-22 | 江西兆驰半导体有限公司 | 发光二极管外延结构及其制备方法、发光二极管 |
| CN116454185A (zh) * | 2023-06-16 | 2023-07-18 | 江西兆驰半导体有限公司 | 一种高光效发光二极管外延片及其制备方法、发光二极管 |
Non-Patent Citations (1)
| Title |
|---|
| In组分渐变提高InGaN/GaN多量子阱发光二极管发光性能;朱丽虹;蔡加法;李晓莹;邓彪;刘宝林;;物理学报(07);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116960248A (zh) | 2023-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115188863B (zh) | 发光二极管外延片及其制备方法 | |
| CN114649454B (zh) | 一种发光二极管的外延片结构及其制备方法 | |
| CN115863501B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN116825913A (zh) | 一种发光二极管外延片及制备方法、led | |
| CN115911201A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116454186A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117393667B (zh) | 发光二极管外延片及其制备方法、led | |
| CN109103312B (zh) | 一种氮化镓基发光二极管外延片及其制作方法 | |
| CN117253950B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116364820B (zh) | 发光二极管外延片及其制备方法、led | |
| CN117410405A (zh) | 深紫外发光二极管外延片及其制备方法、深紫外led | |
| CN117153964A (zh) | 深紫外发光二极管外延片及其制备方法、深紫外led | |
| CN116014041B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116845153A (zh) | 一种高光效发光二极管外延片、制备方法及led | |
| CN116632129A (zh) | 发光二极管外延结构及其制备方法、发光二极管 | |
| CN116598396A (zh) | 发光二极管外延片及其制备方法、led | |
| CN116960248B (zh) | 一种发光二极管外延片及制备方法 | |
| CN116936701B (zh) | 一种发光二极管外延片及制备方法、led芯片 | |
| CN117476827B (zh) | 一种低接触电阻的发光二极管的外延片及其制备方法 | |
| CN116995166B (zh) | 发光二极管外延片及其制备方法、led | |
| CN116130568B (zh) | 一种高光效发光二极管外延片及其制备方法、发光二极管 | |
| CN117239027B (zh) | 发光二极管外延片及其制备方法、led | |
| CN117691014A (zh) | 发光二极管外延片及其制备方法、led | |
| CN116885061A (zh) | 一种高光效发光二极管外延片及制备方法 | |
| CN117712249A (zh) | 一种发光二极管外延片及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |