CN116454185A - 一种高光效发光二极管外延片及其制备方法、发光二极管 - Google Patents

一种高光效发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN116454185A
CN116454185A CN202310713671.1A CN202310713671A CN116454185A CN 116454185 A CN116454185 A CN 116454185A CN 202310713671 A CN202310713671 A CN 202310713671A CN 116454185 A CN116454185 A CN 116454185A
Authority
CN
China
Prior art keywords
layer
dimensional
light
emitting diode
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310713671.1A
Other languages
English (en)
Inventor
程龙
郑文杰
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310713671.1A priority Critical patent/CN116454185A/zh
Publication of CN116454185A publication Critical patent/CN116454185A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明涉及半导体器件技术领域，特别涉及一种高光效发光二极管外延片及其制备方法、发光二极管，包括衬底和依次沉积在所述衬底上的缓冲层、非掺杂GaN层、n型GaN层、有源层、电子阻挡层和P型GaN层；所述有源层上设有V型坑，所述V型坑内沉积有缺陷屏蔽层，所述缺陷屏蔽层包括依次沉积的三维ScBN层、三维ScAlGaN层及二维超晶格层；其中，所述二维超晶格层包括周期性交替沉积的二维AlInN层和二维Mg掺杂GaN层，所述二维超晶格层的上端面与所述V型坑的上端面平齐。本发明提供的发光二极管外延片能够减少有源层V型坑内缺陷捕获载流子，提高量子阱层载流子辐射复合效率，提升发光二极管的发光效率。

Description

一种高光效发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及半导体器件技术领域，特别涉及一种高光效发光二极管外延片及其制备方法、发光二极管。
背景技术
目前认为V形坑不仅能促使空穴通过侧壁量子阱进入到平台量子阱，增加空穴注入的数量，还能增进空穴往 n-GaN 层注入的深度，提升量子阱区域空穴分布的均匀性。
但现有V型坑主要的来源是n型氮化镓层位错，因此对应的V型坑都包含有位错，而位错则会充当载流子非辐射复合中心，导致量子阱层非辐射复合增加，发光二极管光电转换效率下降，另外位错导致发光二极管漏电流增加，发光二极管电学性能下降。
发明内容
基于此，本发明的目的是提供一种高光效发光二极管外延片及其制备方法、发光二极管，以至少解决上述现有技术当中的不足。
本发明提供一种高光效发光二极管外延片，包括衬底和依次沉积在所述衬底上的缓冲层、非掺杂GaN层、n型GaN层、有源层、电子阻挡层和P型GaN层；所述有源层上设有V型坑，所述V型坑内沉积有缺陷屏蔽层，所述缺陷屏蔽层包括依次沉积的三维ScBN层、三维ScAlGaN层及二维超晶格层；其中，所述二维超晶格层包括周期性交替沉积的二维AlInN层和二维Mg掺杂GaN层，所述二维超晶格层的上端面与所述V型坑的上端面平齐。
本发明一实施例的高光效发光二极管外延片，由于沉积的三维ScBN层因BN的晶格常数小于GaN,因此可以在V型坑底部形成致密结构，阻挡位错向上延伸，另外掺杂的Sc元素可以促进晶格扭转，使位错延伸方向扭转；沉积的三维ScAlGaN层可以减少三维ScBN层与二维AlInN层的晶格失配，提高后续沉积外延层的晶体质量，另外也可以将外延层的部分缺陷延伸过三维ScBN层进行屏蔽，进一步提高外延层的晶体质量，减少缺陷捕获载流子，降低V型坑内部的非辐射复合效率；沉积由二维AlInN层与二维Mg掺杂GaN层交替沉积多个周期组成的二维超晶格层将V型坑填平，形成平整的外延层表面，另外二维Mg掺杂GaN层可以额外补充空穴数量，二维AlInN层可以促进空穴从V型坑侧壁注入到平台量子阱中，提高电子与空穴在量子阱层的辐射复合效率，从而提高发光二极管的发光效率。
进一步的，所述三维ScBN层厚度为1nm～50nm，所述三维ScAlGaN层厚度为1nm～100nm，所述二维超晶格层厚度为1nm～200nm，其中，所述二维AlInN层与所述二维Mg掺杂GaN层的厚度比为1:1～1:10。
进一步的，所述三维ScBN层的Sc组分为0.01～0.5，所述三维ScAlGaN层的Sc组分为0.01～0.1、Al组分为0.01～0.5，所述二维AlInN层的In组分为0.01～0.5。
进一步的，所述二维Mg掺杂GaN层的Mg掺杂浓度为1E+19atoms/cm3～1E+21atoms/cm3。
进一步的，所述二维超晶格层中所述二维AlInN层与所述二维Mg掺杂GaN层交替沉积的周期数为1～50个。
相应的，本发明还提供了一种高光效发光二极管外延片的制备方法，用于制备如上所述的高光效发光二极管外延片，所述制备方法包括：
提供一衬底；
在所述衬底上沉积缓冲层，并对已沉积所述缓冲层的所述衬底进行预处理；
在经预处理后的所述缓冲层上依次沉积非掺杂GaN层；
在所述非掺杂GaN层上沉积n型GaN层；
在所述n型GaN层上沉积有源层；其中，所述有源层具有V型坑，所述V型坑内沉积有缺陷屏蔽层，所述缺陷屏蔽层包括依次沉积的三维ScBN层、三维ScAlGaN层及二维超晶格层；其中，所述二维超晶格层包括周期性交替沉积的二维AlInN层和二维Mg掺杂GaN层，所述二维超晶格层的上端面与所述V型坑的上端面平齐；
在所述有源层上沉积电子阻挡层；
在所述电子阻挡层上沉积P型GaN层。
进一步的，所述三维ScBN层及所述三维ScAlGaN层的沉积压力大于所述二维超晶格层的沉积压力；
所述三维ScBN层及所述三维ScAlGaN层沉积压力为300torr～600torr；
所述二维超晶格层的沉积压力为50torr～280torr。
进一步的，所述三维ScBN层、所述三维ScAlGaN层及所述二维AlInN层的生长气氛为N2和NH3的混合气体，其中，N2和NH3的混合体积比例为1:1～1:10；
所述二维Mg掺杂GaN层生长气氛为N2、H2和NH3的混合气体，其中，N2、H2和NH3的混合体积比例为1:1:1～1:10:10。
进一步的，所述缺陷屏蔽层的沉积温度为800℃～1100℃。
相应的，本发明还提供了一种发光二极管，包括如上所述的高光效发光二极管外延片。
附图说明
图1为本发明第一实施例中的高光效发光二极管外延片的结构示意图；
图2为图1中局部A的放大示意图；
图3为本发明第一实施例中的高光效发光二极管外延片的制备方法的流程图。
附图标记说明：
100、衬底；200、缓冲层；300、非掺杂GaN层；400、n型GaN层；500、有源层；510、V型坑；600、缺陷屏蔽层；610、三维ScBN层；620、三维ScAlGaN层；630、二维超晶格层；640、二维AlInN层；650、二维Mg掺杂GaN层；700、电子阻挡层；800、p型GaN层。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例1
请参阅图1至图3，本发明提供一种高光效发光二极管外延片，包括衬底100和依次沉积在衬底100上的缓冲层200、非掺杂GaN层300、n型GaN层400、有源层500、电子阻挡层700和P型GaN层800；有源层500上设有V型坑510，V型坑510内沉积有缺陷屏蔽层600，缺陷屏蔽层600包括依次沉积的三维ScBN层610、三维ScAlGaN层620及二维超晶格层630；其中二维超晶格层630包括交替沉积的二维AlInN层640和二维Mg掺杂GaN层650，二维超晶格层630的上端面与V型坑510的上端面平齐。
本实施例中，衬底100选用蓝宝石衬底，蓝宝石是目前最常用的GaN基LED衬底材料，蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗和处理，高温下有很好的稳定性；缓冲层200为的AlN层，采用AlN层提供了与衬底100取向相同的成核中心，释放了GaN和衬底100之间的晶格失配产生的应力以及热膨胀系数失配所产生的热应力，进一步的生长提供了平整的成核表面，减少其成核生长的接触角使岛状生长的GaN晶粒在较小的厚度内能连成面，转变为二维外延生长。
非掺杂GaN层300生长温度为1100℃，生长压力为150torr，生长厚度为2um～3um，非掺杂GaN层300生长温度较高，压力较低，制备得到GaN的晶体质量较优，同时厚度随着GaN厚度的增加，压应力会通过堆垛层错释放，线缺陷减少，晶体质量提高，反向漏电降低，但提高GaN层厚度对Ga源材料消耗较大，大大提高了LED的外延成本，因此目前LED外延片通常非掺杂GaN层300生长2um～3um，不仅节约生产成本，而且GaN材料又具有较高的晶体质量；本实施例中，非掺杂GaN层300优选为2um。
n型GaN层400生长温度为1120℃，生长压力为100torr，生长厚度为2um～3um，Si掺杂浓度为2.5E+19atoms/cm3，首先n型GaN层400为LED发光提供充足电子，其次n型GaN层400的电阻率要比p-GaN上的透明电极的电阻率高，因此足够的Si掺杂，可以有效的降低n型GaN层400电阻率，最后n型GaN足够的厚度可以有效释放应力发光二极管的发光效率；本实施例中，n型GaN层400的厚度优选为2um。
有源层500为交替堆叠的InGaN量子阱层和AlGaN量子垒层，堆叠周期数6～12个，其中InGaN量子阱层生长温度为790℃～810℃，厚度为2nm～5nm，生长压力为50torr～300torr，AlGaN量子垒层生长温度为800℃～900℃，厚度为5nm～15nm，生长压力为50torr～300torr，Al组分为0.01～0.1；本实施例中，有源层500堆叠周期数优选为10个，InGaN量子阱层生长温度优选为795℃，厚度优选为3.5nm，生长压力优选为200torr，AlGaN量子垒层生长温度优选为855℃，厚度优选为9.8nm，生长压力优选为200torr，Al组分优选为0.05。
三维ScBN层610厚度为1nm～50nm，三维ScAlGaN层620厚度为1nm～100nm，二维超晶格层630厚度为1nm～200nm，其中，二维AlInN层640与二维Mg掺杂GaN层650的厚度比为1:1～1:10；本实施例中，三维ScBN层610厚度优选为20nm，三维ScAlGaN层620厚度优选为50nm，二维超晶格层630厚度优选为100nm,二维AlInN层640与二维Mg掺杂GaN层650的厚度优选比为1:5。三维ScBN层610合适厚度可以有效屏蔽缺陷，厚度太薄则不能屏蔽位错，厚度太厚则空穴注入效率下降；三维ScAlGaN层620合适厚度可减少三维ScBN层610与二维AlInN层640的晶格失配，太厚会导致空穴注入下降；二维AlInN层640与二维Mg掺杂GaN层650的厚度及比例既能进一步降低缺陷密度，也能提高空穴注入效率。
三维ScBN层610的Sc组分为0.01～0.5，三维ScAlGaN层620的Sc组分为0.01～0.1、Al组分为0.01～0.5，二维AlInN层640的In组分为0.01～0.5；本实施例中，三维ScBN层610的Sc组分优选为0.3，三维ScAlGaN层620的Sc组分优选为0.05、Al组分为0.1，二维AlInN层640的In组分优选为0.1。合适的Sc组分能够促进位错扭转，同时避免因组分过高造成晶格失配过大导致外延层晶体质量下降。
二维Mg掺杂GaN层650的Mg掺杂浓度为1E+19atoms/cm3～1E+21atoms/cm3；本实施例中，二维Mg掺杂GaN层650的Mg掺杂浓度优选为1E+20atoms/cm3。合适的Mg掺杂浓度可以提供充足的空穴，Mg掺杂浓度过高会形成Mg自补偿效应，其产生空穴浓度反而会降低。
二维超晶格层630中二维AlInN层640与二维Mg掺杂GaN层650交替沉积的周期数为1～50个；本实施例中，二维超晶格层630中二维AlInN层640与二维Mg掺杂GaN层650相互层叠的周期数优选为20个。沉积多个二维超晶格层630可以多次屏蔽缺陷，降低缺陷密度。
电子阻挡层700为AlInGaN层，厚度15nm，其中Al组分浓度延外延层生长方向由0.01渐变至0.05，In组分浓度为0.1，生长温度965℃，生长压力200torr，既可以有效地限制电子溢流，也可以减少对空穴的阻挡，提升空穴向量子阱的注入效率，减少载流子俄歇复合，提高发光二极管的发光效率。
P型GaN层800生长温度985℃，厚度15nm，生长压力200torr，Mg掺杂浓度2E+20atoms/cm3，Mg掺杂浓度过高会破坏晶体质量，而掺杂浓度较低则会影响空穴浓度。同时，对于含V形坑的LED结构来说，P型GaN层800较高的生长温度也有利于合并V形坑，得到表面光滑的LED外延片。
基于上述结构，由于沉积的三维ScBN层610因BN的晶格常数小于GaN,因此可以在V型坑510底部形成致密结构，阻挡位错向上延伸，另外掺杂的Sc元素可以促进晶格扭转，使位错延伸方向扭转；沉积的三维ScAlGaN层620可以减少三维ScBN层610与二维AlInN的晶格失配，提高后续沉积外延层的晶体质量，另外也可以将外延层的部分缺陷延伸过三维ScBN层610进行屏蔽，进一步提高外延层的晶体质量，减少缺陷捕获载流子，降低V型坑510内部的非辐射复合效率；沉积由二维AlInN层640与二维Mg掺杂GaN层650交替沉积多个周期组成的二维超晶格层630将V型坑510填平，形成平整的外延层表面，另外二维Mg掺杂GaN层650可以额外补充空穴数量，二维AlInN层640可以促进空穴从V型坑510侧壁注入到平台量子阱中，提高电子与空穴在量子阱层的辐射复合效率，从而提高发光二极管的发光效率。
相应的，本发明还提供了一种高光效发光二极管外延片的制备方法，制备方法包括：
S1：提供一衬底100；衬底100可选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种。
本实施例中，衬底100选用蓝宝石衬底，蓝宝石是目前最常用的GaN基LED衬底材料，蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗和处理，高温下有很好的稳定性。
S2：在衬底100上沉积缓冲层200，并对已沉积缓冲层200的衬底100进行预处理；缓冲层200为厚度在10nm～50nm的AlN层，采用AlN层提供了与衬底100取向相同的成核中心，释放了GaN和衬底100之间的晶格失配产生的应力以及热膨胀系数失配所产生的热应力，进一步的生长提供了平整的成核表面，减少其成核生长的接触角使岛状生长的GaN晶粒在较小的厚度内能连成面，转变为二维外延生长。具体实施时，缓冲层200厚度优选为30nm。
在本实施例中，采用中微A7 MOCVD(Metal-organic Chemical Vapor Deposition金属有机气相沉积，简称MOCVD)设备，选用高纯H2(氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中的一种作为载气，高纯NH3作为N源，三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，三甲基铟(TMIn)作为铟源，三甲基铝(TMAl)作为铝源，硅烷(SiH4)作为N型掺杂剂，二茂镁(CP2Mg)作为P型掺杂剂进行外延生长。
本实施例中，将已镀完缓冲层200的蓝宝石衬底转入MOCVD中，在H2气氛进行预处理1min～10min，处理温度为1000℃～1200℃，再对蓝宝石衬底进行氮化处理，提升AlN缓冲层200的晶体质量，并且可以有效提高后续沉积GaN外延层的晶体质量；具体实施时，在H2气氛进行预处理5min，处理温度为1100℃。
S3：在经预处理后的缓冲层200上依次沉积非掺杂GaN层300；非掺杂的GaN层生长温度为1050℃～1200℃，压力为100torr～600torr，厚度为1um～5um。
非掺杂GaN层300生长温度为1100℃，生长压力为150torr，生长厚度为2um～3um，非掺杂GaN层300生长温度较高，压力较低，制备得到GaN的晶体质量较优，同时厚度随着GaN厚度的增加，压应力会通过堆垛层错释放，线缺陷减少，晶体质量提高，反向漏电降低，但提高GaN层厚度对Ga源材料消耗较大，大大提高了LED的外延成本，因此目前LED外延片通常非掺杂GaN层300生长2um～3um，不仅节约生产成本，而且GaN材料又具有较高的晶体质量。具体实施时，非掺杂GaN层300生长厚度为2um。
S4：在非掺杂GaN层300上沉积n型GaN层400；n型GaN层400生长温度为1050℃～1200℃，压力为100torr～600torr，厚度为2um～3um，Si掺杂浓度为1E+19atoms/cm3～5E+19atoms/cm3。
n型GaN层400生长温度为1120℃，生长压力为100torr，生长厚度为2um～3um，Si掺杂浓度为2.5E+19atoms/cm3，首先n型GaN层400为LED发光提供充足电子，其次n型GaN层400的电阻率要比p-GaN上的透明电极的电阻率高，因此足够的Si掺杂，可以有效的降低n型GaN层400电阻率，最后n型GaN足够的厚度可以有效释放应力发光二极管的发光效率。本实施例中，n型GaN层400的厚度优选为2um。
S5：在n型GaN层400上沉积有源层500；其中，有源层500具有V型坑510，V型坑510内沉积有缺陷屏蔽层600，缺陷屏蔽层600包括依次沉积的三维ScBN层610、三维ScAlGaN层620及二维超晶格层630，其中，二维超晶格层630包括周期性交替沉积的二维AlInN层640与二维Mg掺杂GaN层650，二维超晶格层630的上端面与V型坑510的上端面平齐；
有源层500为交替堆叠的InGaN量子阱层和AlGaN量子垒层，堆叠周期数6～12个，其中InGaN量子阱层生长温度为790℃～810℃，厚度为2nm～5nm，生长压力为50torr～300torr，AlGaN量子垒层生长温度为800℃～900℃，厚度为5nm～15nm，生长压力为50torr～300torr，Al组分为0.01～0.1。
本实施例中，有源层500为交替堆叠的InGaN量子阱层和AlGaN量子垒层，堆叠周期数为10个，其中InGaN量子阱生长温度为795℃，厚度为3.5nm，压力为200torr，In组分为0.22，AlGaN量子垒层生长温度为855℃，厚度为9.8nm，生长压力为200torr，Al组分为0.05，多量子阱为电子和空穴复合的区域，合理的结构设计可以显著增加电子和空穴波函数交叠程度，从而提高LED器件发光效率。
三维ScBN层610厚度为1nm～50nm，三维ScAlGaN层620厚度为1nm～100nm，二维超晶格层630厚度为1nm～200nm，二维AlInN层640与二维Mg掺杂GaN层650厚度比为1:1～1:10；三维ScBN层610的Sc组分为0.01～0.5，三维ScAlGaN层620的Sc组分为0.01～0.1、Al组分为0.01～0.5，二维AlInN层640的In组分为0.01～0.5；二维Mg掺杂GaN层650的Mg掺杂浓度为1E+19atoms/cm3～1E+21atoms/cm3；二维超晶格层630沉积周期数1～50个；三维ScBN层610、三维ScAlGaN层620、二维AlInN层640生长气氛为N2与NH3的混合气体，体积比例在1:1～1:10，二维Mg掺杂GaN层650生长气氛为N2、H2、NH3的混合气体，体积比例在1:1:1～1:10:10；三维ScBN层610、三维ScAlGaN层620、二维超晶格层630沉积温度为800℃～1100℃；缺陷屏蔽层600的三维结构层沉积压力大于二维超晶格层630，三维ScBN层610、三维ScAlGaN层620沉积压力300torr～600torr，二维超晶格层630沉积压力50torr～280torr。
三维ScBN层610厚度为20nm，三维ScAlGaN层620厚度为50nm，二维超晶格层630厚度为100nm，二维AlInN层640与二维Mg掺杂GaN层650厚度比为1:5；三维ScBN层610的Sc组分为0.3，三维ScAlGaN层620的Sc组分为0.05、Al组分为0.1，二维AlInN层640的In组分为0.1；二维Mg掺杂GaN层650的Mg掺杂浓度为1E+20atoms/cm3；二维超晶格层630沉积周期数20个；二维Mg掺杂GaN层650生长气氛 N2/H2/NH3比例在1:6:3。
三维ScBN层610/三维ScAlGaN层620/二维AlInN层640生长气氛N2/NH3比例在2:3；三维ScBN层610/三维ScAlGaN层620/二维AlInN层640生长气氛 NH3比例较高，高V/III比能够提高外延层晶体质量，无H2则能减少Al源的寄生反应及AlInN的分解。
三维ScBN层610、三维ScAlGaN层620、二维超晶格层630沉积温度为950℃；合适的生长温度有利于提高外延层的晶体质量，温度太高破坏其他外延层的晶体质量，温度太低则自身晶体质量较差。
缺陷屏蔽层600的三维结构层沉积压力大于二维结构层，三维ScBN层610、三维ScAlGaN层620沉积压力为350torr，二维AlInN层640和二维Mg掺杂GaN层650沉积压力为150torr；高压原子前移率下降，有助于三维生长，低压提高原子迁移率，二维生长增强。
S6：在有源层500上沉积电子阻挡层700；电子阻挡层700为AlInGaN层，厚度为10nm～40nm，生长温度为900℃-1000℃,压力为100torr～300torr，其中Al组分为0.005<x<0.1,In组分浓度为0.01<y<0.2。
本实施例中，电子阻挡层700为AlInGaN层，厚度为15nm，其中Al组分浓度延外延层生长方向由0.01渐变至0.05，In组分浓度为0.1，生长温度为965℃，生长压力为200torr，既可以有效地限制电子溢流，也可以减少对空穴的阻挡，提升空穴向量子阱的注入效率，减少载流子俄歇复合，提高发光二极管的发光效率。
S7：在电子阻挡层700上沉积P型GaN层800；P型GaN层800生长温度为900℃～1050℃，厚度为10nm～50nm，生长压力为100torr～600torr,Mg掺杂浓度为1E+19atoms/cm3～1E+21atoms/cm3。
本实施例中，P型GaN层800生长温度985℃，厚度为15nm，生长压力为200torr，Mg掺杂浓度为2E+20atoms/cm3，Mg掺杂浓度过高会破坏晶体质量，而掺杂浓度较低则会影响空穴浓度。同时，对于含V形坑的LED结构来说，P型GaN层800较高的生长温度也有利于合并V形坑，得到表面光滑的LED外延片。
以实施例1和对照例制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片，分别抽取300颗LED芯片，在120mA/60mA电流下测试芯片的光电性能，经测试仪器测试实施例1相对于对照例的光效提升了5%，其他项电学性能良好，具体结果如表1所示。
本发明一实施例的高光效发光二极管外延片的制备方法，由于沉积的三维ScBN层610因BN的晶格常数小于GaN,因此可以在V型坑510底部形成致密结构，阻挡位错向上延伸，另外掺杂的Sc元素可以促进晶格扭转，使位错延伸方向扭转；沉积的三维ScAlGaN层620可以减少三维ScBN层610与二维AlInN层640的晶格失配，提高后续沉积外延层的晶体质量，另外也可以将外延层的部分缺陷延伸过三维ScBN层610进行屏蔽，进一步提高外延层的晶体质量，减少缺陷捕获载流子，降低V型坑510内部的非辐射复合效率；沉积由二维AlInN层640与二维Mg掺杂GaN层650相互层叠多个周期组成的二维超晶格层630将V型坑510填平，形成平整的外延层表面，另外二维Mg掺杂GaN层650可以额外补充空穴数量，二维AlInN层640可以促进空穴从V型坑510侧壁注入到平台量子阱中，提高电子与空穴在量子阱层的辐射复合效率，从而提高发光二极管的发光效率。
相应的，本发明还提供了一种发光二极管，包括如上述实施例1的高光效发光二极管外延片，该发光二极管的光电效率得到有效提升，且其他项电学性能良好。
实施例2
本实施例与实施例二的不同之处在于：本实施例中三维ScBN层610厚度为10nm，三维ScAlGaN层620厚度为30nm；二维AlInN层640与二维Mg掺杂GaN层650厚度比为1:3；三维ScBN层610的Sc组分为0.05，三维ScAlGaN层620的Sc组分为0.1、Al组分为0.2，二维AlInN层640的In组分为0.2；
以实施例2和对照例制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片，分别抽取300颗LED芯片，在120mA/60mA电流下测试芯片的光电性能，经测试仪器测试实施例2相对于对照例的光效提升了2%，其他项电学性能良好，具体结果如表1所示。
实施例3
本实施例与实施例1的不同之处在于：本实施例中三维ScBN层610厚度为30nm，三维ScAlGaN层620厚度为70nm，三维ScBN层610的Sc组分为0.1，三维ScAlGaN层620的Sc组分为0.02；二维超晶格层630沉积周期数10个；
以实施例3和对照例制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片，分别抽取300颗LED芯片，在120mA/60mA电流下测试芯片的光电性能，经测试仪器测试实施例3相对于对照例的光效提升了2.8%，其他项电学性能良好，具体结果如表1所示。
实施例4
本实施例与实施例1的不同之处在于：本实施例中二维超晶格层630厚度为150nm，二维AlInN层640与二维Mg掺杂GaN层650厚度比为1:8；三维ScAlGaN层620的Sc组分为0.04、Al组分为0.4，二维AlInN层640的In组分为0.4；二维超晶格层630沉积周期数40个；
以实施例4和对照例制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片，分别抽取300颗LED芯片，在120mA/60mA电流下测试芯片的光电性能，经测试仪器测试实施例4相对于对照例的光效提升了3.2%，其他项电学性能良好，具体结果如表1所示。
实施例5
本实施例与实施例1的不同之处在于：本实施例中三维ScBN层610厚度为40nm，二维超晶格层630厚度为50nm，二维AlInN层640与二维Mg掺杂GaN层650厚度比为1:1；三维ScAlGaN层620的Al组分为0.08，二维AlInN层640的In组分为0.08；
以实施例5和对照例制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片，分别抽取300颗LED芯片在120mA/60mA电流下测试芯片的光电性能，经测试仪器测试实施例5相对于对照例的光效提升了2%，其他项电学性能良好，具体结果如表1所示。
实施例6
本实施例与实施例1的不同之处在于：本实施例中三维ScAlGaN层620厚度为80nm，三维ScBN层610的Sc组分为0.4，三维ScAlGaN层620的Sc组分为0.07、Al组分为0.2，二维AlInN层640的In组分为0.2；
以实施例6和对照例制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片，分别抽取300颗LED芯片，在120mA/60mA电流下测试芯片的光电性能，经测试仪器测试实施例6相对于对照例的光效提升了3.5%，其他项电学性能良好，具体结果如表1所示。
实施例7
本实施例与实施例1的不同之处在于：本实施例中三维ScBN层610厚度为1nm，三维ScAlGaN层620厚度为1nm，二维超晶格层630厚度为200nm，二维AlInN层640与二维Mg掺杂GaN层650厚度比为1:1；三维ScBN层610的Sc组分为0.5，三维ScAlGaN层620的Sc组分为0.1、Al组分为0.01，二维AlInN层640的In组分为0.01；二维Mg掺杂GaN层650的Mg掺杂浓度为1E+19atoms/cm3；二维超晶格层630沉积周期数50个；
以实施例7和对照例制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片，分别抽取300颗LED芯片，在120mA/60mA电流下测试芯片的光电性能，经测试仪器测试实施例7相对于对照例的光效提升了1.8%，其他项电学性能良好，具体结果如表1所示。
实施例8
本实施例与实施例1的不同之处在于：本实施例中三维ScBN层610厚度为50nm，三维ScAlGaN层620厚度为100nm，二维超晶格层630厚度为1nm，二维AlInN层640与二维Mg掺杂GaN层650厚度比为1:10；三维ScBN层610的Sc组分为0.01，三维ScAlGaN层620的Sc组分为0.01、Al组分为0.5，二维AlInN层640的In组分为0.5；二维Mg掺杂GaN层650的Mg掺杂浓度为1E+21atoms/cm3；二维超晶格层630沉积周期数1个；
以实施例8和对照例制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片，分别抽取300颗LED芯片，在120mA/60mA电流下测试芯片的光电性能，经测试仪器测试实施例8相对于对照例的光效提升了1.5%，其他项电学性能良好，具体结果如表1所示。
实施例9
本实施例与实施例1的不同之处在于：本实施例中三维ScAlGaN层620的Sc组分为0.08、Al组分为0.3，二维AlInN层640的In组分为0.3；二维Mg掺杂GaN层650的Mg掺杂浓度为5E+20atoms/cm3；二维超晶格层630沉积周期数30个；
以实施例9和对照例制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片，分别抽取300颗LED芯片，在120mA/60mA电流下测试芯片的光电性能，经测试仪器测试实施例9相对于对照例的光效提升了3.5%，其他项电学性能良好，具体结果如表1所示。
对照例
本对照例与实施例1不同之处在于，其在V形坑中沉积150nm厚的GaN位错屏蔽层，而不是本申请中的缺陷屏蔽层600，其余皆与实施例1相同。
表1：各实施例及对照例的部分参数比对以及对应光效提升的对比表
由上表可知，本发明提供的发光二极管外延片，其在V型坑510内沉积有缺陷屏蔽层600，缺陷屏蔽层600包括依次沉积的三维ScBN层610、三维ScAlGaN层620、由二维AlInN层640与二维Mg掺杂GaN层650相互层叠多个周期组成的二维超晶格层630；其中，二维超晶格层630的上端面与V型坑510的上端面平齐。由于沉积的三维ScBN层610因BN的晶格常数小于GaN,因此可以在V型坑510底部形成致密结构，阻挡位错向上延伸，另外掺杂的Sc元素可以促进晶格扭转，使位错延伸方向扭转；沉积的三维ScAlGaN层620可以减少三维ScBN层610与二维AlInN层640的晶格失配，提高后续沉积外延层的晶体质量，另外也可以将外延层的部分缺陷延伸过三维ScBN层610进行屏蔽，进一步提高外延层的晶体质量，减少缺陷捕获载流子，降低V型坑510内部的非辐射复合效率；沉积由二维AlInN层640与二维Mg掺杂GaN层650相互层叠多个周期组成的二维超晶格层630将V型坑510填平，形成平整的外延层表面，另外二维Mg掺杂GaN层650可以额外补充空穴数量，AlInN层可以促进空穴从V型坑510侧壁注入到平台量子阱中，提高电子与空穴在量子阱层的辐射复合效率，从而提高发光二极管的发光效率。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种高光效发光二极管外延片，包括衬底和依次沉积在所述衬底上的缓冲层、非掺杂GaN层、n型GaN层、有源层、电子阻挡层和P型GaN层；其特征在于，所述有源层上设有V型坑，所述V型坑内沉积有缺陷屏蔽层，所述缺陷屏蔽层包括依次沉积的三维ScBN层、三维ScAlGaN层及二维超晶格层；其中，所述二维超晶格层包括周期性交替沉积的二维AlInN层和二维Mg掺杂GaN层，所述二维超晶格层的上端面与所述V型坑的上端面平齐。
2.根据权利要求1所述的高光效发光二极管外延片，其特征在于，所述三维ScBN层厚度为1nm～50nm，所述三维ScAlGaN层厚度为1nm～100nm，所述二维超晶格层厚度为1nm～200nm，其中，所述二维AlInN层与所述二维Mg掺杂GaN层的厚度比为1:1～1:10。
3.根据权利要求1所述的高光效发光二极管外延片，其特征在于，所述三维ScBN层的Sc组分为0.01～0.5，所述三维ScAlGaN层的Sc组分为0.01～0.1、Al组分为0.01～0.5，所述二维AlInN层的In组分为0.01～0.5。
4.根据权利要求1所述的高光效发光二极管外延片，其特征在于，所述二维Mg掺杂GaN层的Mg掺杂浓度为1E+19atoms/cm3～1E+21atoms/cm3。
5.根据权利要求1所述的高光效发光二极管外延片，其特征在于，所述二维超晶格层中所述二维AlInN层与所述二维Mg掺杂GaN层相互层叠的周期数为1～50个。
6.一种高光效发光二极管外延片的制备方法，用于制备如权利要求1～5任一项所述的高光效发光二极管外延片，其特征在于，所述制备方法包括：
提供一衬底；
在所述衬底上沉积缓冲层，并对已沉积所述缓冲层的所述衬底进行预处理；
在经预处理后的所述缓冲层上依次沉积非掺杂GaN层；
在所述非掺杂GaN层上沉积n型GaN层；
在所述n型GaN层上沉积有源层，所述有源层具有V型坑，所述V型坑内沉积有缺陷屏蔽层，所述缺陷屏蔽层包括依次沉积的三维ScBN层、三维ScAlGaN层及二维超晶格层；其中，所述二维超晶格层包括周期性交替沉积的二维AlInN层和二维Mg掺杂GaN层，所述二维超晶格层的上端面与所述V型坑的上端面平齐；
在所述有源层上沉积电子阻挡层；
在所述电子阻挡层上沉积P型GaN层。
7.根据权利要求6所述的高光效发光二极管外延片的制备方法，其特征在于，所述三维ScBN层及所述三维ScAlGaN层的沉积压力大于所述二维超晶格层的沉积压力；
所述三维ScBN层及所述三维ScAlGaN层沉积压力为300torr～600torr；
所述二维超晶格层的沉积压力为50torr～280torr。
8.根据权利要求6所述的高光效发光二极管外延片的制备方法，其特征在于，所述三维ScBN层、所述三维ScAlGaN层及所述二维AlInN层的生长气氛为N2和NH3的混合气体，其中，N2和NH3的混合体积比例为1:1～1:10；
所述二维Mg掺杂GaN层生长气氛为N2、H2和NH3的混合气体，其中，N2、H2和NH3的混合体积比例为1:1:1～1:10:10。
9.根据权利要求6所述的高光效发光二极管外延片的制备方法，其特征在于，所述缺陷屏蔽层的沉积温度为800℃～1100℃。
10.一种发光二极管，其特征在于，包括如权利要求1～5任一项所述的高光效发光二极管外延片。
CN202310713671.1A 2023-06-16 2023-06-16 一种高光效发光二极管外延片及其制备方法、发光二极管 Pending CN116454185A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310713671.1A CN116454185A (zh) 2023-06-16 2023-06-16 一种高光效发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310713671.1A CN116454185A (zh) 2023-06-16 2023-06-16 一种高光效发光二极管外延片及其制备方法、发光二极管

Publications (1)

Publication Number Publication Date
CN116454185A true CN116454185A (zh) 2023-07-18

Family

ID=87125975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310713671.1A Pending CN116454185A (zh) 2023-06-16 2023-06-16 一种高光效发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN116454185A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116960248A (zh) * 2023-09-15 2023-10-27 江西兆驰半导体有限公司 一种发光二极管外延片及制备方法
CN117878200A (zh) * 2024-03-11 2024-04-12 江西兆驰半导体有限公司 一种发光二极管外延片制备方法及外延片

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150053256A1 (en) * 2013-08-26 2015-02-26 E I Du Pont De Nemours And Company Solar cells and methods of making thereof
US20160149073A1 (en) * 2014-11-25 2016-05-26 Tianjin Sanan Optoelectronics Co., Ltd. Light-Emitting Diode Fabrication Method
CN109256445A (zh) * 2018-07-25 2019-01-22 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制作方法
CN109346563A (zh) * 2018-08-30 2019-02-15 华灿光电（浙江）有限公司 一种发光二极管外延片的制备方法及发光二极管外延片
CN109560191A (zh) * 2017-09-27 2019-04-02 三星电子株式会社 磁阻随机存取存储器件
CN112154547A (zh) * 2018-02-20 2020-12-29 阿库斯蒂斯有限公司 通过杂质引入来增强应变界面区域的单晶电子设备的方法和结构
CN114975704A (zh) * 2022-08-02 2022-08-30 江西兆驰半导体有限公司 一种led外延片及制备方法
CN116053378A (zh) * 2023-04-03 2023-05-02 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116230825A (zh) * 2023-05-08 2023-06-06 江西兆驰半导体有限公司 一种氢杂质调控空穴注入层的led外延片及其制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150053256A1 (en) * 2013-08-26 2015-02-26 E I Du Pont De Nemours And Company Solar cells and methods of making thereof
US20160149073A1 (en) * 2014-11-25 2016-05-26 Tianjin Sanan Optoelectronics Co., Ltd. Light-Emitting Diode Fabrication Method
CN109560191A (zh) * 2017-09-27 2019-04-02 三星电子株式会社 磁阻随机存取存储器件
CN112154547A (zh) * 2018-02-20 2020-12-29 阿库斯蒂斯有限公司 通过杂质引入来增强应变界面区域的单晶电子设备的方法和结构
CN109256445A (zh) * 2018-07-25 2019-01-22 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制作方法
CN109346563A (zh) * 2018-08-30 2019-02-15 华灿光电（浙江）有限公司 一种发光二极管外延片的制备方法及发光二极管外延片
CN114975704A (zh) * 2022-08-02 2022-08-30 江西兆驰半导体有限公司 一种led外延片及制备方法
CN116053378A (zh) * 2023-04-03 2023-05-02 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116230825A (zh) * 2023-05-08 2023-06-06 江西兆驰半导体有限公司 一种氢杂质调控空穴注入层的led外延片及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116960248A (zh) * 2023-09-15 2023-10-27 江西兆驰半导体有限公司 一种发光二极管外延片及制备方法
CN116960248B (zh) * 2023-09-15 2024-01-19 江西兆驰半导体有限公司 一种发光二极管外延片及制备方法
CN117878200A (zh) * 2024-03-11 2024-04-12 江西兆驰半导体有限公司 一种发光二极管外延片制备方法及外延片

Similar Documents

Publication Publication Date Title
CN116053369B (zh) 发光二极管外延片及其制备方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN116454185A (zh) 一种高光效发光二极管外延片及其制备方法、发光二极管
CN116314496B (zh) 一种高光效发光二极管外延片及其制备方法、led
CN116130569B (zh) 一种高效发光二极管及制备方法
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN116207197A (zh) 高光效的发光二极管外延片及其制备方法
CN116230823A (zh) 一种高效发光二极管外延片及制备方法
CN115881865A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
CN117476827B (zh) 一种低接触电阻的发光二极管的外延片及其制备方法
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN116565097A (zh) 一种发光二极管外延片及其制备方法
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN116387426A (zh) 一种发光二极管外延片及制备方法
CN117457824B (zh) 一种发光二极管外延片及其制备方法
CN116525730B (zh) 一种发光二极管外延片制备方法及外延片
CN117712253B (zh) 一种深紫外发光二极管及制备方法
CN116598395B (zh) 一种发光二极管及其制备方法
CN116230824B (zh) 一种高光效发光二极管外延片及其制备方法、led芯片
CN117727849B (zh) 一种发光二极管外延片及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination