CN116230825A - 一种氢杂质调控空穴注入层的led外延片及其制备方法 - Google Patents

一种氢杂质调控空穴注入层的led外延片及其制备方法 Download PDF

Info

Publication number
CN116230825A
CN116230825A CN202310505893.4A CN202310505893A CN116230825A CN 116230825 A CN116230825 A CN 116230825A CN 202310505893 A CN202310505893 A CN 202310505893A CN 116230825 A CN116230825 A CN 116230825A
Authority
CN
China
Prior art keywords
layer
hole injection
hydrogen
doped
hydrogen impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310505893.4A
Other languages
English (en)
Other versions
CN116230825B (zh
Inventor
程龙
郑文杰
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310505893.4A priority Critical patent/CN116230825B/zh
Publication of CN116230825A publication Critical patent/CN116230825A/zh
Application granted granted Critical
Publication of CN116230825B publication Critical patent/CN116230825B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供了一种氢杂质调控空穴注入层的LED外延片及其制备方法，该LED外延片包括衬底以及依次沉积在所述衬底上的第一半导体层、多量子阱层、空穴注入层以及第二半导体层；所述空穴注入层上通过外延制程形成有V型坑，所述V型坑内自下而上依次沉积有Mg掺ScAlN层、氢杂质调控层以及V型坑GaN层，所述氢杂质调控层的材料为镁掺氮化物，所述氢杂质调控层的氢杂质浓度范围为1E18 atoms/cm3~1E20atoms/cm3，本发明可提高活化Mg浓度，提高空穴浓度，提高空穴从V型坑侧壁注入效率，提升LED的发光效率。

Description

一种氢杂质调控空穴注入层的LED外延片及其制备方法
技术领域
本发明属于LED外延片的技术领域，具体地涉及一种氢杂质调控空穴注入层的LED外延片及其制备方法。
背景技术
目前，以GaN为主的III族氮化物半导体异质结构及相关电子器件得到了快速发展，这些III族氮化物半导体材料因为所具备的突出的物理、化学性能而被普遍应用于光、声、电等器件领域。
长期以来，P型材料的生长一直是人们比较关注的，由于GaN本身电子浓度仍高达1016atoms/cm3，因此获得P型材料要比获得N型材料困难得多。在MOCVD生长环境中氢总是存在，氢很容易会钝化MgGa，生成电学和光学性质不活拨的复合物，影响材料的光电性能，Mg-H络合物的存在会大大降低空穴浓度，然而，通过退火处理，可以重新激活。目前为得到高空穴浓度的P型材料，通入大量的Mg源实现高浓度的Mg掺杂。
为了得到高空穴浓度的P型材料，需要高浓度的Mg掺杂。而Mg在GaN中的溶解度却存在着限制。当掺杂浓度达到一定程度后，再增加Mg杂质浓度，当Mg掺杂浓度很大时，Mg原子会处于晶格的间隙位置，Mg会和GaN材料中大量的N空位组成Mg-N络合物，这些络合物均表现出施主的特性，这样就会产生严重的自补偿效应,反而降低了活化Mg浓度，进而降低了LED的发光效率。
发明内容
为了解决上述技术问题，本发明提供了一种氢杂质调控空穴注入层的LED外延片及其制备方法，提高活化Mg浓度，提高空穴浓度，提高空穴从V型坑侧壁注入效率，提升LED的发光效率。
第一方面，本发明实施例提供以下技术方案，一种氢杂质调控空穴注入层的LED外延片，包括衬底以及依次沉积在所述衬底上的第一半导体层、多量子阱层、空穴注入层以及第二半导体层；
所述空穴注入层上通过外延制程形成有V型坑，所述V型坑内自下而上依次沉积有Mg掺ScAlN层、氢杂质调控层以及V型坑GaN层，所述氢杂质调控层的材料为镁掺氮化物，所述氢杂质调控层的氢杂质浓度范围为1E18 atoms/cm3~1E20 atoms/cm3。
相比现有技术，本申请的有益效果为：本发明的空穴注入层具有V型坑，V型坑具有促进空穴注入、改善多量子阱层中空穴分布均匀性的作用，沉积的Mg掺ScAlN层，其禁带宽度更大，可减少电子从多量子阱层溢流进P型GaN层与空穴发生非辐射复合，另外适当的掺杂Mg可提高空穴的注入到量子阱的效率，氢杂质调控层的氢杂质浓度与Mg的掺杂浓度息息相关，当沉积温度较低时，Mg与H形成Mg-H复合体，并且Mg-H的键能很低，通过退火就可以激活Mg，因此通过适量掺杂氢杂质可以提高活化Mg的浓度以及提高空穴数量，沉积的V型坑GaN层可提高V型坑的侧壁面积，提高空穴从V型坑侧壁的注入效率，因此本发明可提高活化Mg浓度、提高空穴浓度、提高空穴从V型坑侧壁注入效率，以此提升LED的发光效率。
较佳的，所述氢杂质调控层的材料为镁氮、镁掺氮化镓、镁掺铝镓氮、镁掺铝铟镓氮中的其中一种。
较佳的，所述Mg掺ScAlN层的厚度范围为0.1nm~10nm，所述氢杂质调控层的厚度范围为1nm~100nm，所述V型坑GaN层的厚度范围为0.1nm~10nm。
较佳的，所述Mg掺ScAlN层中Mg浓度范围为1E17atoms/cm3~1E19atoms/cm3，所述氢杂质调控层中Mg浓度范围为1E19 atoms/cm3~1E21atoms/cm3。
较佳的，所述第一半导体层包括依次沉积在所述衬底上的缓冲层、非掺杂GaN层、N型GaN层，所述第二半导体层包括依次沉积于所述空穴注入层上的电子阻挡层、P型GaN层。
第二方面，本发明实施例还提供以下技术方案，一种氢杂质调控空穴注入层的LED外延片的制备方法，包括以下步骤：
提供一衬底；
在所述衬底上沉积第一半导体层；
在所述第一半导体层上沉积多量子阱层；
在所述多量子阱层上沉积空穴注入层，所述空穴注入层上具有外延制程形成的V型坑，自下而上在所述V型坑内依次沉积Mg掺ScAlN层、氢杂质调控层以及V型坑GaN层，所述氢杂质调控层的材料为镁掺氮化物，所述氢杂质调控层的氢杂质浓度范围为1E18 atoms/cm3~1E20 atoms/cm3；
在所述空穴注入层上沉积第二半导体层。
较佳的，所述Mg掺ScAlN层的生长气氛N2/NH3比例范围为1:1~1:10，所述氢杂质调控层的生长气氛N2/H2/NH3比例范围为1:1:1~1:10:10，所述V型坑GaN层的生长气氛N2/H2/NH3比例范围为1:1:1~1:5:10。
较佳的，所述Mg掺ScAlN层的生长温度范围为750℃~950℃，所述氢杂质调控层的生长温度范围为650℃~850℃，所述V型坑GaN层的生长温度范围为800℃~1000℃。
较佳的，所述Mg掺ScAlN层、所述氢杂质调控层、所述V型坑GaN层的生长压力范围均为50torr~500torr。
较佳的，所述在所述衬底上沉积第一半导体层的步骤中，在所述衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层，以形成第一半导体层；
所述在所述空穴注入层上沉积第二半导体层的步骤中，在所述空穴注入层上依次沉积电子阻挡层、P型GaN层，以形成第二半导体层。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的氢杂质调控空穴注入层的LED外延片的结构图；
图2为本发明实施例提供的氢杂质调控空穴注入层的LED外延片的制备方法的流程图。
附图标记说明：
Figure SMS_1
以下将结合说明书附图对本发明作进一步说明。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明的实施例，而不能理解为对本发明的限制。
在本发明实施例的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明实施例中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明实施例中的具体含义。
实施例一
如图1所示，本发明第一实施例提供了一种氢杂质调控空穴注入层的LED外延片，包括衬底1以及依次沉积在所述衬底1上的第一半导体层、多量子阱层5、空穴注入层6以及第二半导体层；
所述空穴注入层6上通过外延制程形成有V型坑60，所述V型坑60内自下而上依次沉积有Mg掺ScAlN层61、氢杂质调控层62以及V型坑GaN层63，所述氢杂质调控层62的材料为镁掺氮化物，所述氢杂质调控层62的氢杂质浓度范围为1E18atoms/cm3~1E20 atoms/cm3。
具体的，本发明的空穴注入层6具有V型坑60，V型坑60具有促进空穴注入、改善多量子阱层5中空穴分布均匀性的作用，沉积的Mg掺ScAlN层61，其禁带宽度更大，可减少电子从多量子阱层5溢流进P型GaN层8与空穴发生非辐射复合，另外适当的掺杂Mg可提高空穴的注入到量子阱的效率，氢杂质调控层62的氢杂质浓度与Mg的掺杂浓度息息相关，当沉积温度较低时，Mg与H形成Mg-H复合体，并且Mg-H的键能很低，通过退火就可以激活Mg，因此通过适量掺杂氢杂质可以提高活化Mg的浓度以及提高空穴数量，沉积的V型坑GaN层63可提高V型坑60的侧壁面积，提高空穴从V型坑60侧壁的注入效率，因此本发明可提高活化Mg浓度、提高空穴浓度、提高空穴从V型坑60侧壁注入效率，以此提升LED的发光效率。
在本实施例中，所述氢杂质调控层62的材料为镁氮、镁掺氮化镓、镁掺铝镓氮、镁掺铝铟镓氮中的一种。
在本实施例中，所述Mg掺ScAlN层61的厚度范围为0.1nm~10nm，所述氢杂质调控层62的厚度范围为1nm~100nm，所述V型坑GaN层63的厚度范围为0.1nm~10nm。
在本实施例中，所述Mg掺ScAlN层61中Mg浓度范围为1E17atoms/cm3~1E19atoms/cm3，所述氢杂质调控层62中Mg浓度范围为1E19 atoms/cm3~1E21atoms/cm3。
在本实施例中，所述第一半导体层包括依次沉积在所述衬底1上的缓冲层2、非掺杂GaN层3、N型GaN层4，所述第二半导体层包括依次沉积于所述空穴注入层6上的电子阻挡层7、P型GaN层8。
为了方便后续的光电测试以及便于理解，在本申请中引入若干实验组与对照组。
其中，实验组包括实验组一、实验组二、实验组三、实验组四、实验组五、实验组六、实验组七、实验组八、实验组九、实验组十、实验组十一，实验组一、实验组二、实验组三、实验组四、实验组五、实验组六、实验组七、实验组八、实验组九、实验组十、实验组十一均采用如实施例一所述的氢杂质调控空穴注入层的LED外延片，且其均包括如实施例一所述的空穴注入层6、V型坑60、Mg掺ScAlN层61、氢杂质调控层62以及V型坑GaN层63，对照组则采用现有技术中的LED外延片，其结构与实施例一大致相同，但区别如下：对照组中包括空穴注入层6，但其并不包括V型坑60、Mg掺ScAlN层61、氢杂质调控层62以及V型坑GaN层63；
具体的，实验组一中的Mg掺ScAlN层61的厚度为1.4nm，氢杂质调控层62的厚度为20nm，V型坑GaN层63的厚度为5nm，氢杂质调控层62的氢杂质浓度为2E19atoms/cm3，Mg掺ScAlN层61中的Mg浓度为1E18atoms/cm3，氢杂质调控层62中Mg浓度为1E20atoms/cm3；
实验组二中的Mg掺ScAlN层61的厚度为10nm，氢杂质调控层62的厚度为20nm，V型坑GaN层63的厚度为5nm，氢杂质调控层62的氢杂质浓度为2E19atoms/cm3，Mg掺ScAlN层61中的Mg浓度为1E18atoms/cm3，氢杂质调控层62中Mg浓度为1E20atoms/cm3；
实验组三中的Mg掺ScAlN层61的厚度为0.1nm，氢杂质调控层62的厚度为20nm，V型坑GaN层63的厚度为5nm，氢杂质调控层62的氢杂质浓度为2E19atoms/cm3，Mg掺ScAlN层61中的Mg浓度为1E18atoms/cm3，氢杂质调控层62中Mg浓度为1E20atoms/cm3；
实验组四中的Mg掺ScAlN层61的厚度为1.4nm，氢杂质调控层62的厚度为100nm，V型坑GaN层63的厚度为5nm，氢杂质调控层62的氢杂质浓度为2E19atoms/cm3，Mg掺ScAlN层61中的Mg浓度为1E18atoms/cm3，氢杂质调控层62中Mg浓度为1E20atoms/cm3；
实验组五中的Mg掺ScAlN层61的厚度为1.4nm，氢杂质调控层62的厚度为1nm，V型坑GaN层63的厚度为5nm，氢杂质调控层62的氢杂质浓度为2E19atoms/cm3，Mg掺ScAlN层61中的Mg浓度为1E18atoms/cm3，氢杂质调控层62中Mg浓度为1E20atoms/cm3；
实验组六中的Mg掺ScAlN层61的厚度为1.4nm，氢杂质调控层62的厚度为20nm，V型坑GaN层63的厚度为0.1nm，氢杂质调控层62的氢杂质浓度为2E19atoms/cm3，Mg掺ScAlN层61中的Mg浓度为1E18atoms/cm3，氢杂质调控层62中Mg浓度为1E20atoms/cm3；
实验组七中的Mg掺ScAlN层61的厚度为1.4nm，氢杂质调控层62的厚度为20nm，V型坑GaN层63的厚度为10nm，氢杂质调控层62的氢杂质浓度为2E19atoms/cm3，Mg掺ScAlN层61中的Mg浓度为1E18atoms/cm3，氢杂质调控层62中Mg浓度为1E20atoms/cm3；
实验组八中的Mg掺ScAlN层61的厚度为1.4nm，氢杂质调控层62的厚度为20nm，V型坑GaN层63的厚度为5nm，氢杂质调控层62的氢杂质浓度为1E18atoms/cm3，Mg掺ScAlN层61中的Mg浓度为1E18atoms/cm3，氢杂质调控层62中Mg浓度为1E20atoms/cm3；
实验组九中的Mg掺ScAlN层61的厚度为1.4nm，氢杂质调控层62的厚度为20nm，V型坑GaN层63的厚度为5nm，氢杂质调控层62的氢杂质浓度为1E20atoms/cm3，Mg掺ScAlN层61中的Mg浓度为1E18atoms/cm3，氢杂质调控层62中Mg浓度为1E20atoms/cm3；
实验组十中的Mg掺ScAlN层61的厚度为1.4nm，氢杂质调控层62的厚度为20nm，V型坑GaN层63的厚度为5nm，氢杂质调控层62的氢杂质浓度为2E19atoms/cm3，Mg掺ScAlN层61中的Mg浓度为1E17atoms/cm3，氢杂质调控层62中Mg浓度为1E19atoms/cm3；
实验组十一中的Mg掺ScAlN层61的厚度为1.4nm，氢杂质调控层62的厚度为20nm，V型坑GaN层63的厚度为5nm，氢杂质调控层62的氢杂质浓度为2E19atoms/cm3，Mg掺ScAlN层61中的Mg浓度为1E19atoms/cm3，氢杂质调控层62中Mg浓度为1E21atoms/cm3。
将上述若干实验组以及对照组中的LED外延片制备为10×24mil尺寸的芯片，并在120 mA/ 60 mA电流下测试，测试结果表1所示。
表1
Figure SMS_2
将对照组所提供的LED外延片的光效作为基准，因此其提升光效为0%，而实验组一相比对照组，其光效提升了5.0%，实验组二相比对照组，其光效提升了3.6%，实验组三相比对照组，其光效提升了2.7%，实验组四相比对照组，其光效提升了3.4%，实验组五相比对照组，其光效提升了2.3%，实验组六相比对照组，其光效提升了3.3%，实验组七相比对照组，其光效提升了2.6%，实验组八相比对照组，其光效提升了2.8%，实验组九相比对照组，其光效提升了3.1%，实验组十相比对照组，其光效提升了1.8%，实验组十一相比对照组，其光效提升了2.2%。
因此可知，实验组一所提供的氢杂质调控空穴注入层的LED外延片相比对照组，其光效提升最大，提升了5.0%，且对应的，Mg掺ScAlN层61的厚度优选为1.4nm，氢杂质调控层62的厚度优选为20nm，V型坑GaN层63的厚度优选为5nm，氢杂质调控层62的氢杂质浓度优选为2E19atoms/cm3，Mg掺ScAlN层61中的Mg浓度优选为1E18atoms/cm3，氢杂质调控层62中Mg浓度优选为1E20atoms/cm3。
值得说明的是，在本发明的另一些实施例中，还提供以下方案，一种LED，包括如实施例一所述的氢杂质调控空穴注入层的LED外延片。
实施例二
如图2所示，本发明第二实施例提供了一种氢杂质调控空穴注入层的LED外延片的制备方法，包括以下步骤：
S01、提供一衬底1；
其中，所述衬底1可选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种；
具体的，在本实施例中衬底1选用蓝宝石衬底，蓝宝石是目前最常用的GaN基LED衬底材料，蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗和处理，高温下有很好的稳定性。
在本实施例中，采用中微A7 MOCVD(Metal-organic Chemical Vapor Deposition金属有机气相沉积，简称MOCVD)设备，高纯H2(氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中的一种作为载气，高纯NH3作为N源，三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，三甲基铟(TMIn)作为铟源，三甲基铝(TMAl)作为铝源，硅烷(SiH4)作为N型掺杂剂，二茂镁(CP2Mg)作为P型掺杂剂进行外延生长。
S02、在所述衬底1上沉积第一半导体层；
其中，在所述衬底1上依次沉积缓冲层2、非掺杂GaN层3、N型GaN层4，以形成所述第一半导体层。
首先，在所述衬底1上沉积缓冲层2；
具体的，缓冲层2具体为AlN/GaN缓冲层，选用在应用材料PVD中沉积缓冲层，其厚度为15 nm，采用AlN/GaN缓冲层提供了与衬底1取向相同的成核中心，释放了GaN和衬底1之间的晶格失配产生的应力以及热膨胀系数失配所产生的热应力，进一步的生长提供了平整的成核表面，减少其成核生长的接触角使岛状生长的GaN晶粒在较小的厚度内能连成面，转变为二维外延生长。
之后，需要对已沉积缓冲层2的衬底1进行预处理；
具体地，将已镀完缓冲层2的衬底1转入MOCVD中，在H2气氛进行预处理1min~10min，处理温度为1000℃～1200℃，再对衬底1进行氮化处理，提升缓冲层2的晶体质量，并且可以有效提高后续沉积GaN外延层的晶体质量。
接着，在缓冲层2上沉积非掺杂GaN层3；
其中，非掺杂GaN层3生长温度为1050℃~1200℃，压力100torr~600 torr，厚度为1um~5um；
具体的，非掺杂GaN层3生长温度1100℃，生长压力150 torr，生长厚度2um~3um，非掺杂GaN层3生长温度较高，压力较低，制备的到GaN的晶体质量较优，同时厚度随着GaN厚度的增加，压应力会通过堆垛层错释放，线缺陷减少，晶体质量提高，反向漏电降低，但提高GaN层厚度对Ga源材料消耗较大，大大提高了LED的外延成本，因此目前LED外延片通常非掺杂GaN生长2um~3um，不仅节约生产成本，而且GaN材料又具有较高的晶体质量。
最后，在非掺杂GaN层3上沉积N型GaN层4；
其中，N型GaN层4生长温度为1050℃~1200℃，压力100torr~600torr，厚度为2um~3um，Si掺杂浓度为1E19atoms/cm3~5E19 atoms/cm3；
具体的，N型GaN层4生长温度为1120℃，生长压力100torr，生长厚度为2um~3um，Si掺杂浓度为2.5E19atoms/cm3，首先N型GaN层4为LED发光提供充足电子，其次N型GaN层4的电阻率要比P-GaN上的透明电极的电阻率高，因此足够的Si掺杂，可以有效的降低N型GaN层4的电阻率，最后N型GaN层4足够的厚度可以有效释放应力LED的发光效率。
S03、在所述第一半导体层上沉积多量子阱层5；
其中，多量子阱层5为交替堆叠的InGaN量子阱层和AlGaN量子垒层，堆叠周期数6~12个，其中InGaN量子阱层生长温度为790℃~810℃，厚度为2nm~5nm，生长压力50torr~300torr，In组分为0.01~0.3，AlGaN量子垒层生长温度为800℃~900℃，厚度为5nm ~15nm，生长压力50torr~300torr，Al组分为0.01~0.1；
具体的，InGaN量子阱层和AlGaN量子垒层的堆叠周期数为10个，其中InGaN量子阱生长温度具体为795℃，厚度具体为3.5nm，生长压力具体为200torr，In组分具体为0.22，AlGaN量子垒层生长温度具体为855℃，厚度具体为9.8nm，生长压力具体为200torr，Al组分具体为0.05，多量子阱层5为电子和空穴复合的区域，合理的结构设计可以显著增加电子和空穴波函数交叠程度，从而提高 LED 器件发光效率。
S04、在所述多量子阱层5上沉积空穴注入层6，所述空穴注入层6上具有外延制程形成的V型坑60，自下而上在所述V型坑60内依次沉积Mg掺ScAlN层61、氢杂质调控层62以及V型坑GaN层63，所述氢杂质调控层62的材料为镁掺氮化物，所述氢杂质调控层62的氢杂质浓度范围为1E18 atoms/cm3~1E20 atoms/cm3；
其中，氢杂质调控层62的材料具体为镁氮、镁掺氮化镓、镁掺铝镓氮、镁掺铝铟镓氮中的其中一种；
且所述Mg掺ScAlN层的生长气氛N2/NH3比例范围为1:1~1:10，所述氢杂质调控层的生长气氛N2/H2/NH3比例范围为1:1:1~1:10:10，所述V型坑GaN层的生长气氛N2/H2/NH3比例范围为1:1:1~1:5:10，所述Mg掺ScAlN层的生长温度范围为750℃~950℃，所述氢杂质调控层的生长温度范围为650℃~850℃，所述V型坑GaN层的生长温度范围为800℃~1000℃，所述Mg掺ScAlN层、所述氢杂质调控层、所述V型坑GaN层的生长压力范围均为50torr~500torr；
同时，所述Mg掺ScAlN层61的厚度范围为0.1nm~10nm，所述氢杂质调控层62的厚度范围为1nm~100nm，所述V型坑GaN层63的厚度范围为0.1nm~10nm，所述Mg掺ScAlN层61中Mg浓度范围为1E17atoms/cm3~1E19atoms/cm3，所述氢杂质调控层62中Mg浓度范围为1E19atoms/cm3~1E21atoms/cm3，在本实施例中，Mg掺ScAlN层61的厚度优选为1.4nm，氢杂质调控层62的厚度优选为20nm，V型坑GaN层63的厚度优选为5nm，氢杂质调控层62的氢杂质浓度优选为2E19atoms/cm3，Mg掺ScAlN层61中的Mg浓度优选为1E18atoms/cm3，氢杂质调控层62中Mg浓度优选为1E20atoms/cm3。
S05、在所述空穴注入层上沉积第二半导体层；
其中，在空穴注入层6上依次沉积电子阻挡层7和P型GaN层8，以形成所述第二半导体层。
首先，在空穴注入层6上沉积电子阻挡层7；
其中，电子阻挡层7为AlInGaN层，其厚度10nm~40nm，生长温度900℃~1000℃，压力100torr~300torr，其中Al组分0.005<x<0.1，In组分浓度为0.01<y<0.2；
具体的，电子阻挡层7厚度15 nm，其中Al组分浓度延外延层生长方向由0.01渐变至0.05，In组分浓度为0.01，生长温度965℃，生长压力200torr，电子阻挡层7既可以有效地限制电子溢流，也可以减少对空穴的阻挡，提升空穴向量子阱的注入效率，减少载流子俄歇复合，提高LED的发光效率。
最后，在所述电子阻挡层7上沉积P型GaN层8；
其中，P型GaN层8生长温度900℃~1050℃，厚度10nm~50nm，生长压力100torr~600torr，Mg掺杂浓度1E19atoms/cm3~1E21atoms/cm3；
具体的，P型GaN层8生长温度985℃，厚度15nm，生长压力200torr，Mg掺杂浓度2E20atoms/cm3，Mg掺杂浓度过高会破坏晶体质量，而掺杂浓度较低则会影响空穴浓度，同时，P型GaN层8较高的生长温度也有利于合并V型坑60，得到表面光滑的LED外延片。
综上，本发明的空穴注入层6具有V型坑60，V型坑60具有促进空穴注入、改善多量子阱层5中空穴分布均匀性的作用，沉积的Mg掺ScAlN层61，其禁带宽度更大，可减少电子从多量子阱层5溢流进P型GaN层8与空穴发生非辐射复合，另外适当的掺杂Mg可提高空穴的注入到量子阱的效率，氢杂质调控层62的氢杂质浓度与Mg的掺杂浓度息息相关，当沉积温度较低时，Mg与H形成Mg-H复合体，并且Mg-H的键能很低，通过退火就可以激活Mg，因此通过适量掺杂氢杂质可以提高活化Mg的浓度以及提高空穴数量，沉积的V型坑GaN层63可提高V型坑60的侧壁面积，提高空穴从V型坑60侧壁的注入效率，因此本发明可提高活化Mg浓度、提高空穴浓度、提高空穴从V型坑60侧壁注入效率，以此提升LED的发光效率。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种氢杂质调控空穴注入层的LED外延片，其特征在于，包括衬底以及依次沉积在所述衬底上的第一半导体层、多量子阱层、空穴注入层以及第二半导体层；
所述空穴注入层上通过外延制程形成有V型坑，所述V型坑内自下而上依次沉积有Mg掺ScAlN层、氢杂质调控层以及V型坑GaN层，所述氢杂质调控层的材料为镁掺氮化物，所述氢杂质调控层的氢杂质浓度范围为1E18 atoms/cm3~1E20 atoms/cm3。
2.根据权利要求1所述的氢杂质调控空穴注入层的LED外延片，其特征在于，所述氢杂质调控层的材料为镁氮、镁掺氮化镓、镁掺铝镓氮、镁掺铝铟镓氮中的其中一种。
3.根据权利要求1所述的氢杂质调控空穴注入层的LED外延片，其特征在于，所述Mg掺ScAlN层的厚度范围为0.1nm~10nm，所述氢杂质调控层的厚度范围为1nm~100nm，所述V型坑GaN层的厚度范围为0.1nm~10nm。
4. 根据权利要求1所述的氢杂质调控空穴注入层的LED外延片，其特征在于，所述Mg掺ScAlN层中Mg浓度范围为1E17atoms/cm3~1E19atoms/cm3，所述氢杂质调控层中Mg浓度范围为1E19 atoms/cm3~1E21atoms/cm3。
5.根据权利要求1-4任一所述的氢杂质调控空穴注入层的LED外延片，其特征在于，所述第一半导体层包括依次沉积在所述衬底上的缓冲层、非掺杂GaN层、N型GaN层，所述第二半导体层包括依次沉积于所述空穴注入层上的电子阻挡层、P型GaN层。
6.一种如权利要求1-5任一所述的氢杂质调控空穴注入层的LED外延片的制备方法，其特征在于，包括以下步骤：
提供一衬底；
在所述衬底上沉积第一半导体层；
在所述第一半导体层上沉积多量子阱层；
在所述多量子阱层上沉积空穴注入层，所述空穴注入层上具有外延制程形成的V型坑，自下而上在所述V型坑内依次沉积Mg掺ScAlN层、氢杂质调控层以及V型坑GaN层，所述氢杂质调控层的材料为镁掺氮化物，所述氢杂质调控层的氢杂质浓度范围为1E18 atoms/cm3~1E20 atoms/cm3；
在所述空穴注入层上沉积第二半导体层。
7.根据权利要求6所述的氢杂质调控空穴注入层的LED外延片的制备方法，其特征在于，所述Mg掺ScAlN层的生长气氛N2/NH3比例范围为1:1~1:10，所述氢杂质调控层的生长气氛N2/H2/NH3比例范围为1:1:1~1:10:10，所述V型坑GaN层的生长气氛N2/H2/NH3比例范围为1:1:1~1:5:10。
8.根据权利要求6所述的氢杂质调控空穴注入层的LED外延片的制备方法，其特征在于，所述Mg掺ScAlN层的生长温度范围为750℃~950℃，所述氢杂质调控层的生长温度范围为650℃~850℃，所述V型坑GaN层的生长温度范围为800℃~1000℃。
9.根据权利要求6所述的氢杂质调控空穴注入层的LED外延片的制备方法，其特征在于，所述Mg掺ScAlN层、所述氢杂质调控层、所述V型坑GaN层的生长压力范围均为50torr~500torr。
10.根据权利要求6-9任一所述的氢杂质调控空穴注入层的LED外延片的制备方法，其特征在于，所述在所述衬底上沉积第一半导体层的步骤中，在所述衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层，以形成第一半导体层；
所述在所述空穴注入层上沉积第二半导体层的步骤中，在所述空穴注入层上依次沉积电子阻挡层、P型GaN层，以形成第二半导体层。
CN202310505893.4A 2023-05-08 2023-05-08 一种氢杂质调控空穴注入层的led外延片及其制备方法 Active CN116230825B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310505893.4A CN116230825B (zh) 2023-05-08 2023-05-08 一种氢杂质调控空穴注入层的led外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310505893.4A CN116230825B (zh) 2023-05-08 2023-05-08 一种氢杂质调控空穴注入层的led外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN116230825A true CN116230825A (zh) 2023-06-06
CN116230825B CN116230825B (zh) 2023-07-11

Family

ID=86584588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310505893.4A Active CN116230825B (zh) 2023-05-08 2023-05-08 一种氢杂质调控空穴注入层的led外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN116230825B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116454185A (zh) * 2023-06-16 2023-07-18 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法、发光二极管
CN116565087A (zh) * 2023-07-07 2023-08-08 江西兆驰半导体有限公司 一种发光二极管及制备方法
CN116581217A (zh) * 2023-07-13 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026387A (ja) * 2000-07-03 2002-01-25 Nobuhiko Sawaki 半導体素子およびその製造方法
CN101740360A (zh) * 2009-12-02 2010-06-16 中国科学院半导体研究所 一种提高镁在ⅲ-ⅴ族氮化物中掺杂效率的方法
US20130082273A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. P-type doping layers for use with light emitting devices
KR20150120268A (ko) * 2014-04-17 2015-10-27 서울바이오시스 주식회사 질화물 반도체 소자 및 그 제조 방법
CN105006503A (zh) * 2015-06-30 2015-10-28 聚灿光电科技股份有限公司 Led外延结构及其制备方法
CN106299038A (zh) * 2015-06-04 2017-01-04 东莞市中镓半导体科技有限公司 一种制备具有掺杂浓度及Al组分阶梯式变化的p型AlGaN/AlInGaN电子阻挡层近紫外LED的方法
CN107887485A (zh) * 2017-09-27 2018-04-06 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN108550676A (zh) * 2018-05-29 2018-09-18 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN109346583A (zh) * 2018-08-31 2019-02-15 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法
CN115000263A (zh) * 2022-08-03 2022-09-02 江西兆驰半导体有限公司 Led外延结构及其制备方法
CN115336014A (zh) * 2020-03-26 2022-11-11 波主有限公司 半导体发光器件的制造方法
CN115360277A (zh) * 2022-10-21 2022-11-18 江西兆驰半导体有限公司 一种深紫外发光二极管外延片、制备方法及led
CN115692571A (zh) * 2022-09-29 2023-02-03 江西兆驰半导体有限公司 氮化镓铝外延片及其制备方法
CN115692565A (zh) * 2022-09-07 2023-02-03 厦门士兰明镓化合物半导体有限公司 发光二极管及其制造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026387A (ja) * 2000-07-03 2002-01-25 Nobuhiko Sawaki 半導体素子およびその製造方法
CN101740360A (zh) * 2009-12-02 2010-06-16 中国科学院半导体研究所 一种提高镁在ⅲ-ⅴ族氮化物中掺杂效率的方法
US20130082273A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. P-type doping layers for use with light emitting devices
KR20150120268A (ko) * 2014-04-17 2015-10-27 서울바이오시스 주식회사 질화물 반도체 소자 및 그 제조 방법
CN106299038A (zh) * 2015-06-04 2017-01-04 东莞市中镓半导体科技有限公司 一种制备具有掺杂浓度及Al组分阶梯式变化的p型AlGaN/AlInGaN电子阻挡层近紫外LED的方法
CN105006503A (zh) * 2015-06-30 2015-10-28 聚灿光电科技股份有限公司 Led外延结构及其制备方法
CN107887485A (zh) * 2017-09-27 2018-04-06 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN108550676A (zh) * 2018-05-29 2018-09-18 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN109346583A (zh) * 2018-08-31 2019-02-15 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法
CN115336014A (zh) * 2020-03-26 2022-11-11 波主有限公司 半导体发光器件的制造方法
CN115000263A (zh) * 2022-08-03 2022-09-02 江西兆驰半导体有限公司 Led外延结构及其制备方法
CN115692565A (zh) * 2022-09-07 2023-02-03 厦门士兰明镓化合物半导体有限公司 发光二极管及其制造方法
CN115692571A (zh) * 2022-09-29 2023-02-03 江西兆驰半导体有限公司 氮化镓铝外延片及其制备方法
CN115360277A (zh) * 2022-10-21 2022-11-18 江西兆驰半导体有限公司 一种深紫外发光二极管外延片、制备方法及led

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116454185A (zh) * 2023-06-16 2023-07-18 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法、发光二极管
CN116565087A (zh) * 2023-07-07 2023-08-08 江西兆驰半导体有限公司 一种发光二极管及制备方法
CN116565087B (zh) * 2023-07-07 2023-09-12 江西兆驰半导体有限公司 一种发光二极管及制备方法
CN116581217A (zh) * 2023-07-13 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116581217B (zh) * 2023-07-13 2023-09-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN116230825B (zh) 2023-07-11

Similar Documents

Publication Publication Date Title
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN116053369B (zh) 发光二极管外延片及其制备方法
CN116314496B (zh) 一种高光效发光二极管外延片及其制备方法、led
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116207197A (zh) 高光效的发光二极管外延片及其制备方法
CN116454185A (zh) 一种高光效发光二极管外延片及其制备方法、发光二极管
CN116504895A (zh) 发光二极管外延片及其制备方法、led
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
CN114695610A (zh) 一种GaN基LED外延片、外延生长方法及LED芯片
CN116154072B (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN115863503B (zh) 深紫外led外延片及其制备方法、深紫外led
CN116565097A (zh) 一种发光二极管外延片及其制备方法
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN116525730B (zh) 一种发光二极管外延片制备方法及外延片
CN116230824B (zh) 一种高光效发光二极管外延片及其制备方法、led芯片
CN117457824B (zh) 一种发光二极管外延片及其制备方法
CN116544327B (zh) 一种发光二极管及制备方法
CN116314508A (zh) 一种高光效led外延片及其制备方法、led芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant