CN116314508A - 一种高光效led外延片及其制备方法、led芯片 - Google Patents

一种高光效led外延片及其制备方法、led芯片 Download PDF

Info

Publication number
CN116314508A
CN116314508A CN202310572005.0A CN202310572005A CN116314508A CN 116314508 A CN116314508 A CN 116314508A CN 202310572005 A CN202310572005 A CN 202310572005A CN 116314508 A CN116314508 A CN 116314508A
Authority
CN
China
Prior art keywords
layer
ingan
substrate
epitaxial wafer
led epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310572005.0A
Other languages
English (en)
Inventor
程龙
郑文杰
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310572005.0A priority Critical patent/CN116314508A/zh
Publication of CN116314508A publication Critical patent/CN116314508A/zh
Priority to CN202311399648.6A priority patent/CN117199204A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种高光效LED外延片及其制备方法、LED芯片,包含衬底,在衬底上依次沉积缓冲层、非掺杂GaN层、n型GaN层、应力释放层、多量子阱层、电子阻挡层和P型GaN层,其中应力释放层包括CrxAl1‑xN层、交替堆叠GryGa1‑yN/InGaN超晶格结构。借助应力释放层中的CrxAl1‑xN层引入压应力,以此缓解GaN外延层与衬底产生的张应力,引入的Cr成分可以降低晶轴扭转的势垒和应变驰豫,以此提高发光二极管的电学性能;交替堆叠GryGa1‑yN/InGaN超晶格结构可以有效缓解有源区中的失配应力,防止能带弯曲并降低多量子阱层的极化效应,有效提高发光二极管的发光效率。

Description

一种高光效LED外延片及其制备方法、LED芯片
技术领域
本发明属于LED制备工艺技术领域,具体涉及一种高光效LED外延片及其制备方法、LED芯片。
背景技术
目前,LED发光效率已经达到相当高的水平。在所有需要单色光的应用中,LED的性能已优于经过过滤的白炽灯。由于较高的发光效率和可调的禁带宽度(0.7~3.4 eV),InGaN 基 LED 在固态照明领域已吸引了研究人员们的大量关注。
在InGaN/GaN异质结构中,还存在极化的另一种类型,即压电极化,由于自发极化强度较弱,压电极化在InGaN/GaN LED 中起着更为重要作用,此压电场是由晶格失配(InN与GaN之间失配约为11%)导致异质界面产生极大应力而造成阳离子子晶格和阴离子子晶格移动引起的。对于传统InGaN/GaN量子阱LED来说,当有源区的失配应力导致压电极强度过高时,会对发光二极管造成诸多不良影响。强极化电场带来的主要问题有:第一,从某种程度上来说,InGaN量子阱有源区的巨大压电场会导致能带弯曲,造成有效禁带宽度变窄,发射波长红移;第二,InGaN 量子阱有源区的巨大压电场会造成多量子阱层的极化效应,导致平台量子阱中的电子和空穴产生空间分离,电子和空穴波函数重叠减少,振子强度减弱,辐射复合效率降低,从而致使 LED 内量子效率下降,降低发光二极管的发光效率,因此,需要一种新的技术方案加以改善。
发明内容
针对上述现有技术中的问题,本发明提供了一种高光效LED外延片及其制备方法、LED芯片,从而有效释放有源区的失配应力,防止能带弯曲并降低多量子阱层的极化效应,提升发光二极管的发光效率。
本发明通过以下技术方案实施:一种高光效LED外延片,包括衬底及依次沉积在所述衬底上的缓冲层、非掺杂GaN层、n型GaN层、应力释放层、多量子阱层、电子阻挡层和P型GaN层,其中,所述应力释放层包括依次沉积在所述n型GaN层上的CrxAl1-xN层、GryGa1-yN/InGaN超晶格层,所述GryGa1-yN/InGaN超晶格层包括周期性交替层叠的GryGa1-yN层和InGaN层。
进一步的,所述CrxAl1-xN层厚度为1nm~100nm,所述GryGa1-yN层的厚度为5nm~500nm,所述InGaN层的厚度为0.5nm~10nm。
进一步的,所述CrxAl1-xN层Cr组分为0.01~0.5,即x符合0.01~0.5,所述GryGa1-yN层Cr组分为0.01~0.1,即y符合0.01~0.1。
进一步的,所述GryGa1-yN/InGaN超晶格层的周期数为1~20。
进一步的,所述衬底为蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的任一种;
所述缓冲层为AlN层或GaN层;
所述多量子阱层包括周期性交替堆叠的InGaN量子阱层和AlGaN量子垒层;
所述电子阻挡层为AlInGaN层。
本发明还提供了一种高光效LED外延片的制备方法,用于制备上述的高光效LED外延片,所述高光效LED外延片的制备方法包括:
提供一衬底;
在所述衬底上依次沉积缓冲层、非掺杂GaN层及、n型GaN层、应力释放层、多量子阱层、电子阻挡层和P型GaN层;
其中,所述应力释放层包括依次沉积在所述n型GaN层上的CrxAl1-xN层、GryGa1-yN/InGaN超晶格层,所述GryGa1-yN/InGaN超晶格层包括周期性交替层叠的GryGa1-yN层和InGaN层。
进一步的,所述CrxAl1-xN层生长温度为900℃~1100℃,所述GryGa1-yN/InGaN超晶格层的生长温度为800℃~1000℃。
进一步的,所述应力释放层的生长压力为50torr~300torr。
进一步的,所述应力释放层的生长气氛为N2/NH3混合气,N2与NH3的流量体积比为2:3~3:2。
本发明还提供了一种LED芯片,包括上述的高光效LED外延片。
本发明的有益效果是:通过在n型GaN层上沉积形成的应力释放层,以应力释放层中的CrxAl1-xN层引入压应力,以此缓解GaN外延层与衬底产生的张应力,引入的Cr成分可以降低晶轴扭转的势垒和应变驰豫,提升沉积外延层的晶体质量,以此提高发光二极管的电学性能;同时,交替堆叠GryGa1-yN/InGaN超晶格结构可以有效缓解因有源区中InGaN量子阱中的In含量较高InGaN阱与n型GaN之间存在较大的失配应力,提升电子空穴波函数的空间重叠度,可解决InGaN阱中的In组分并入难、晶体缺陷多和极化电场大等问题,防止能带弯曲并降低多量子阱层的极化效应,有效提高发光二极管的发光效率。
附图说明
图1为本发明实施例中高光效LED外延片的结构示意图。
图2为本发明实施例中高光效LED外延片的制备流程图;
附图标记:100-衬底、200-缓冲层、300-非掺杂GaN层、400-n型GaN层、500-应力释放层、510-CrxAl1-xN层、520-GryGa1-yN/InGaN超晶格结构、600-多量子阱层、700-电子阻挡层、800-P型GaN层。
具体实施方式
下面针对说明书附图及实施例对本发明作进一步的详细描述。
需要说明的是,在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例1
如图1所示,本实施例提供一种高光效LED外延片,包括衬底100及依次沉积在所述衬底100上的缓冲层200、非掺杂GaN层300、n型GaN层400、应力释放层500、多量子阱层600、电子阻挡层700和P型GaN层800,其中,所述应力释放层500包括依次沉积在所述n型GaN层400上的CrxAl1-xN层510、GryGa1-yN/InGaN超晶格层520,所述GryGa1-yN/InGaN超晶格层520包括周期性交替层叠的GryGa1-yN层和InGaN层。利用交替堆叠GryGa1-yN/InGaN超晶格结构,可以有效缓解因有源区中InGaN量子阱中的In含量较高InGaN阱与n型GaN之间存在较大的失配应力,提升电子空穴波函数的空间重叠度,防止能带弯曲并降低多量子阱层的极化效应,以此制成的发光二极管可获得良好的光效性能。
本实施例还提供了一种高光效LED外延片的制备方法,用于制备上述的高光效LED外延片,包括以下步骤:
S1:提供一衬底,衬底选用蓝宝石衬底,以此制成图形化衬底,由于蓝宝石是目前最常用的GaN基LED衬底材料,蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗和处理,且高温下有很好的稳定性,以此作为后续工艺提供良好的作业条件;
S2:将衬底送入PVD设备中,在应用材料PVD中沉积AlN缓冲层,其厚度为15 nm,采用AlN缓冲层提供了与衬底取向相同的成核中心,释放了GaN和衬底之间的晶格失配产生的应力以及热膨胀系数失配所产生的热应力,进一步的生长提供了平整的成核表面,减少其成核生长的接触角使岛状生长的GaN晶粒在较小的厚度内能连成面,转变为二维外延生长;
S3:采用中微A7 MOCVD(Metal-organic Chemical Vapor Deposition金属有机气相沉积,简称MOCVD)设备,高纯H2(氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中的一种作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,三甲基铝(TMAl)作为铝源,硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂进行外延生长作业;
将已镀完AlN缓冲层的蓝宝石衬底转入MOCVD中,在H2气氛进行预处理5min,处理温度为1100℃,再对蓝宝石衬底进行氮化处理,以此提升AlN缓冲层的晶体质量,并可有效提高后续沉积GaN外延层的晶体质量;
S4:在缓冲层上沉积非掺杂GaN层,其中非掺杂的GaN层生长温度为1100℃,压力150torr,厚度为2.5um;通过设置沉积生长条件,令非掺杂GaN层生长温度较高、压力较低,以此制备得到GaN的晶体质量较优,同时厚度随着GaN厚度的增加,压应力会通过堆垛层错释放,线缺陷减少,晶体质量提高,反向漏电降低,在沉积过程中随着厚度增加,相当于同质外延,其晶格失配大幅下降,因此可令压应力得到有效释放;
但提高GaN层厚度对Ga源材料消耗较大,大大提高了LED的外延成本,因此,目前LED外延片通常非掺杂GaN生长2~3um,不仅节约生产成本,而且可确保GaN材料又具有较高的晶体质量;
S5:在非掺杂GaN层上沉积Si掺杂n型GaN层,其中n型GaN层生长温度为1120℃,压力100torr,厚度为2.5um,n型GaN层中的Si掺杂浓度为2.5E19atoms/cm3,其中,n型GaN层为LED发光提供充足电子,其次n型GaN层的电阻率要比p-GaN上的透明电极的电阻率高,因此足够的Si掺杂,可以有效的降低n型GaN层电阻率,最后n型GaN足够的厚度可以有效释放应力,确保发光二极管的发光效率;
S6:在n型GaN层上沉积形成CrxAl1-xN层,然后在CrxAl1-xN层上沉积InGaN层,继续在InGaN层上沉积GryGa1-yN层,依例重复实施InGaN层、GryGa1-yN层的沉积作业,以此交替堆叠方式形成GryGa1-yN/InGaN超晶格层,以CrxAl1-xN层、GryGa1-yN/InGaN超晶格层共同组成应力释放层;
在本实施例中,CrxAl1-xN层生长温度为1000℃,交替堆叠GryGa1-yN/InGaN超晶格层生长温度为870℃;CrxAl1-xN层、交替堆叠GryGa1-yN/InGaN超晶格层生长压力200torr,生长气氛中N2/NH3流量体积比为2:3,以此交替堆叠GryGa1-yN/InGaN超晶格层的周期数为6个,CrxAl1-xN层Cr组分为0.1,GryGa1-yN层Cr组分为0.05;
通过本实施例的生长条件,制成CrxAl1-xN层厚度35nm,GryGa1-yN层厚度25nm,InGaN层厚度3nm;同时,得到以下技术效果:
1.借助CrxAl1-xN层引入压应力,以此缓解GaN外延层与衬底产生的张应力,引入Cr可以降低晶轴扭转的势垒和应变驰豫,提高沉积外延层的晶体质量,有效提升发光二极管的电学性能;
2.交替堆叠GryGa1-yN/InGaN超晶格层可以有效缓解因有源区中InGaN量子阱中的In含量较高InGaN阱与n型GaN之间存在较大的失配应力,导致InGaN阱中的In组分并入难、晶体缺陷多和极化电场大等问题,提高电子空穴波函数的空间重叠度,有效提升发光二极管发光效率;
S7:在应力释放层上沉积多量子阱层,多量子阱层由交替堆叠的InGaN量子阱层和AlGaN量子垒层形成,其堆叠周期数为10个,其中InGaN量子阱生长温度为795℃,厚度为3.5nm,压力200torr,In组分为0.22,AlGaN量子垒层生长温度为855℃,厚度为9.8nm,生长压力为200torr,Al组分为0.05,多量子阱为电子和空穴复合的区域,合理的结构设计可以显著增加电子和空穴波函数交叠程度,从而提高 LED 器件发光效率;
S8:在多量子阱层上沉积电子阻挡层AlInGaN,其厚度为15 nm,其中Al组分按照外延层的生长方向由0.01渐变至0.05,In组分浓度为0.01,生长温度965℃,生长压力200torr,既可以有效地限制电子溢流,也可以减少对空穴的阻挡,提升空穴向量子阱的注入效率,减少载流子俄歇复合,提高发光二极管的发光效率;
S9:在电子阻挡层上沉积Mg掺杂P型GaN层,其中P型GaN层的生长温度985℃,厚度15nm,生长压力200 torr,Mg掺杂浓度2E+20 atoms/cm3,由于Mg掺杂浓度过高会破坏晶体质量,而掺杂浓度较低则会影响空穴浓度,通过设置合适的Mg掺杂浓度以同时确保晶体质量及空穴浓度;
同时,对于含V 形坑的LED结构来说,P型GaN层较高的生长温度也有利于合并V形坑,以此得到表面光滑的LED外延片,并可确保LED外延片具有较好的轴向光高光效性质。
本实施例还包括一种LED芯片,所述LED芯片由本实施例中的LED外延片制成,以此获得高光效的LED芯片产品。
实施例2
本实施例提供不同生长条件及参数的设置,具体包括以下步骤:
在n型GaN层上沉积形成CrxAl1-xN层,然后在CrxAl1-xN层上沉积InGaN层,继续在InGaN层上沉积GryGa1-yN层,依例重复实施InGaN层、GryGa1-yN层的沉积作业,以此交替堆叠方式形成GryGa1-yN/InGaN超晶格层,以CrxAl1-xN层、GryGa1-yN/InGaN超晶格层共同组成应力释放层;
在本实施例中,CrxAl1-xN层生长温度为1100℃,交替堆叠GryGa1-yN/InGaN超晶格层生长温度为1000℃;CrxAl1-xN层、交替堆叠GryGa1-yN/InGaN超晶格层生长压力300torr,生长气氛中N2/NH3流量体积比为2:3,以此交替堆叠GryGa1-yN/InGaN超晶格层的周期数为6个,CrxAl1-xN层Cr组分为0.1,GryGa1-yN层Cr组分为0.05;
通过本实施例的生长条件,制成CrxAl1-xN层厚度50nm,GryGa1-yN层厚度30nm,InGaN层厚度3.5nm。
实施例3
本实施例提供不同生长条件及参数的设置,具体包括以下步骤:
在n型GaN层上沉积形成CrxAl1-xN层,然后在CrxAl1-xN层上沉积InGaN层,继续在InGaN层上沉积GryGa1-yN层,依例重复实施InGaN层、GryGa1-yN层的沉积作业,以此交替堆叠方式形成GryGa1-yN/InGaN超晶格层,以CrxAl1-xN层、GryGa1-yN/InGaN超晶格层共同组成应力释放层;
在本实施例中,CrxAl1-xN层生长温度为900℃,交替堆叠GryGa1-yN/InGaN超晶格层生长温度为800℃;CrxAl1-xN层、交替堆叠GryGa1-yN/InGaN超晶格层生长压力50torr,生长气氛中N2/NH3流量体积比为2:3,以此交替堆叠GryGa1-yN/InGaN超晶格层的周期数为6个,CrxAl1-xN层Cr组分为0.1,GryGa1-yN层Cr组分为0.05;
通过本实施例的生长条件,制成CrxAl1-xN层厚度20nm,GryGa1-yN层厚度20nm,InGaN层厚度2.5nm。
实施例4
本实施例提供不同生长条件及参数的设置,具体包括以下步骤:
在n型GaN层上沉积形成CrxAl1-xN层,然后在CrxAl1-xN层上沉积InGaN层,继续在InGaN层上沉积GryGa1-yN层,依例重复实施InGaN层、GryGa1-yN层的沉积作业,以此交替堆叠方式形成GryGa1-yN/InGaN超晶格层,以CrxAl1-xN层、GryGa1-yN/InGaN超晶格层共同组成应力释放层;
在本实施例中,CrxAl1-xN层生长温度为1000℃,交替堆叠GryGa1-yN/InGaN超晶格层生长温度为870℃;CrxAl1-xN层、交替堆叠GryGa1-yN/InGaN超晶格层生长压力200torr,生长气氛中N2/NH3流量体积比为2:3,以此交替堆叠GryGa1-yN/InGaN超晶格层的周期数为6个,CrxAl1-xN层Cr组分为0.15,GryGa1-yN层Cr组分为0.07;
通过本实施例的生长条件,制成CrxAl1-xN层厚度35nm,GryGa1-yN层厚度25nm,InGaN层厚度3nm。
实施例5
本实施例提供不同生长条件及参数的设置,具体包括以下步骤:
在n型GaN层上沉积形成CrxAl1-xN层,然后在CrxAl1-xN层上沉积InGaN层,继续在InGaN层上沉积GryGa1-yN层,依例重复实施InGaN层、GryGa1-yN层的沉积作业,以此交替堆叠方式形成GryGa1-yN/InGaN超晶格层,以CrxAl1-xN层、GryGa1-yN/InGaN超晶格层共同组成应力释放层;
在本实施例中,CrxAl1-xN层生长温度为1000℃,交替堆叠GryGa1-yN/InGaN超晶格层生长温度为870℃;CrxAl1-xN层、交替堆叠GryGa1-yN/InGaN超晶格层生长压力200torr,生长气氛中N2/NH3流量体积比为2:3,以此交替堆叠GryGa1-yN/InGaN超晶格层的周期数为6个,CrxAl1-xN层Cr组分为0.05,GryGa1-yN层Cr组分为0.02;
通过本实施例的生长条件,制成CrxAl1-xN层厚度35nm,GryGa1-yN层厚度25nm,InGaN层厚度3nm。
实施例6
本实施例提供不同生长条件及参数的设置,具体包括以下步骤:
在n型GaN层上沉积形成CrxAl1-xN层,然后在CrxAl1-xN层上沉积InGaN层,继续在InGaN层上沉积GryGa1-yN层,依例重复实施InGaN层、GryGa1-yN层的沉积作业,以此交替堆叠方式形成GryGa1-yN/InGaN超晶格层,以CrxAl1-xN层、GryGa1-yN/InGaN超晶格层共同组成应力释放层;
在本实施例中,CrxAl1-xN层生长温度为1000℃,交替堆叠GryGa1-yN/InGaN超晶格层生长温度为870℃;CrxAl1-xN层、交替堆叠GryGa1-yN/InGaN超晶格层生长压力200torr,生长气氛中N2/NH3流量体积比为1:1,以此交替堆叠GryGa1-yN/InGaN超晶格层的周期数为6个,CrxAl1-xN层Cr组分为0.1,GryGa1-yN层Cr组分为0.05;
通过本实施例的生长条件,制成CrxAl1-xN层厚度35nm,GryGa1-yN层厚度25nm,InGaN层厚度3nm。
实施例7
本实施例提供不同生长条件及参数的设置,具体包括以下步骤:
在n型GaN层上沉积形成CrxAl1-xN层,然后在CrxAl1-xN层上沉积InGaN层,继续在InGaN层上沉积GryGa1-yN层,依例重复实施InGaN层、GryGa1-yN层的沉积作业,以此交替堆叠方式形成GryGa1-yN/InGaN超晶格层,以CrxAl1-xN层、GryGa1-yN/InGaN超晶格层共同组成应力释放层;
在本实施例中,CrxAl1-xN层生长温度为1000℃,交替堆叠GryGa1-yN/InGaN超晶格层生长温度为870℃;CrxAl1-xN层、交替堆叠GryGa1-yN/InGaN超晶格层生长压力200torr,生长气氛中N2/NH3流量体积比为3:2,以此交替堆叠GryGa1-yN/InGaN超晶格层的周期数为6个,CrxAl1-xN层Cr组分为0.1,GryGa1-yN层Cr组分为0.05;
通过本实施例的生长条件,制成CrxAl1-xN层厚度35nm,GryGa1-yN层厚度25nm,InGaN层厚度3nm。
实施例8
本实施例提供不同生长条件及参数的设置,具体包括以下步骤:
在n型GaN层上沉积形成CrxAl1-xN层,然后在CrxAl1-xN层上沉积InGaN层,继续在InGaN层上沉积GryGa1-yN层,依例重复实施InGaN层、GryGa1-yN层的沉积作业,以此交替堆叠方式形成GryGa1-yN/InGaN超晶格层,以CrxAl1-xN层、GryGa1-yN/InGaN超晶格层共同组成应力释放层;
在本实施例中,CrxAl1-xN层生长温度为1000℃,交替堆叠GryGa1-yN/InGaN超晶格层生长温度为870℃;CrxAl1-xN层、交替堆叠GryGa1-yN/InGaN超晶格层生长压力200torr,生长气氛中N2/NH3流量体积比为2:3,以此交替堆叠GryGa1-yN/InGaN超晶格层的周期数为10个,CrxAl1-xN层Cr组分为0.1,GryGa1-yN层Cr组分为0.05;
通过本实施例的生长条件,制成CrxAl1-xN层厚度35nm,GryGa1-yN层厚度25nm,InGaN层厚度3nm。
实施例9
本实施例提供不同生长条件及参数的设置,具体包括以下步骤:
在n型GaN层上沉积形成CrxAl1-xN层,然后在CrxAl1-xN层上沉积InGaN层,继续在InGaN层上沉积GryGa1-yN层,依例重复实施InGaN层、GryGa1-yN层的沉积作业,以此交替堆叠方式形成GryGa1-yN/InGaN超晶格层,以CrxAl1-xN层、GryGa1-yN/InGaN超晶格层共同组成应力释放层;
在本实施例中,CrxAl1-xN层生长温度为1000℃,交替堆叠GryGa1-yN/InGaN超晶格层生长温度为870℃;CrxAl1-xN层、交替堆叠GryGa1-yN/InGaN超晶格层生长压力200torr,生长气氛中N2/NH3流量体积比为2:3,以此交替堆叠GryGa1-yN/InGaN超晶格层的周期数为3个,CrxAl1-xN层Cr组分为0.1,GryGa1-yN层Cr组分为0.05;
通过本实施例的生长条件,制成CrxAl1-xN层厚度35nm,GryGa1-yN层厚度25nm,InGaN层厚度3nm。
对比例1
通过目前常规量产技术制备得到LED外延片结构(无应力释放层结构),以此制成的LED芯片作为A样品,其光效性质与现阶段产品性能持平(光效提升0%)。
将实施例1中LED外延片制备得到的LED芯片作为B样品,将对比例1的A样品与实施例1的B样品使用相同芯片工艺条件制备成10 mil*24 mil芯片,两个样品分别抽取300颗LED芯片,在120 mA/ 60 mA电流下测试,得出B样品光电效率提升5%,同时,其他项电学性能良好,因此,实施例1所提供的制备方法可有效提高发光二极管的发光效率。
将实施例1~实施例9提供制备方法得到的LED外延片制成LED芯片样品,通过电流测试光电效率,得出光效提升率如下表所示:
Figure SMS_1
通过表中光效提升率可知,相对于现有技术(对比例1),实施例1~实施例9的LED芯片样品具有明显的光效提升优势,随CrxAl1-xN层厚度、GryGa1-yN层/InGaN层厚度、CrxAl1- xN层/堆叠GryGa1-yN层Cr组分、应力释放层N2/NH3流量体积比及GryGa1-yN/InGaN超晶格层周期数量的差异变化,只需变化量符合设定范围内,均能获得良好的光效提升效果。因此,借助本发明中应力释放层结构的性质,以应力释放层中的CrxAl1-xN层引入压应力,缓解GaN外延层与衬底产生的张应力,引入Cr可以降低晶轴扭转的势垒和应变驰豫,提高沉积外延层的晶体质量,提高发光二极管的电学性能。交替堆叠GryGa1-yN/InGaN超晶格层可以有效缓解因有源区中InGaN量子阱中的In含量较高InGaN阱与n型GaN之间存在较大的失配应力,导致InGaN阱中的In组分并入难、晶体缺陷多和极化电场大等问题,提高电子空穴波函数的空间重叠度,有效提升发光二极管产品的发光效率。
以上所述仅为本发明的优选实施例,并非针对本发明作出形式上的限制,应当理解,在权利要求书所限定的特征范围下,实施例还可作出其它等同形式的修改、变动,这些都应涵盖于本发明的保护范围之内。

Claims (10)

1.一种高光效LED外延片,包括衬底及依次沉积在所述衬底上的缓冲层、非掺杂GaN层、n型GaN层、应力释放层、多量子阱层、电子阻挡层和P型GaN层,其特征在于,所述应力释放层包括依次沉积在所述n型GaN层上的CrxAl1-xN层、GryGa1-yN/InGaN超晶格层,所述GryGa1-yN/InGaN超晶格层包括周期性交替层叠的GryGa1-yN层和InGaN层。
2.如权利要求1所述的高光效LED外延片,其特征在于,所述CrxAl1-xN层厚度为1nm~100nm,所述GryGa1-yN层的厚度为5nm~500nm,所述InGaN层的厚度为0.5nm~10nm。
3.如权利要求1所述的高光效LED外延片,其特征在于,所述CrxAl1-xN层Cr组分为0.01~0.5,所述GryGa1-yN层Cr组分为0.01~0.1。
4.如权利要求1所述的高光效LED外延片,其特征在于,所述GryGa1-yN/InGaN超晶格层的周期数为1~20。
5.如权利要求1~4任一项所述的高光效LED外延片,其特征在于,所述衬底为蓝宝石衬底、SiO2 蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的任一种;
所述缓冲层为AlN层或GaN层;
所述多量子阱层包括周期性交替堆叠的InGaN量子阱层和AlGaN量子垒层;
所述电子阻挡层为AlInGaN层。
6.一种高光效LED外延片的制备方法,其特征在于,用于制备权利要求1~5任一项所述的高光效LED外延片,所述高光效LED外延片的制备方法包括:
提供一衬底;
在所述衬底上依次沉积缓冲层、非掺杂GaN层及、n型GaN层、应力释放层、多量子阱层、电子阻挡层和P型GaN层;
其中,所述应力释放层包括依次沉积在所述n型GaN层上的CrxAl1-xN层、GryGa1-yN/InGaN超晶格层,所述GryGa1-yN/InGaN超晶格层包括周期性交替层叠的GryGa1-yN层和InGaN层。
7.如权利要求6所述的高光效LED外延片的制备方法,其特征在于,所述CrxAl1-xN层生长温度为900℃~1100℃,所述GryGa1-yN/InGaN超晶格层的生长温度为800℃~1000℃。
8.如权利要求6所述的高光效LED外延片的制备方法,其特征在于,所述应力释放层的生长压力为50torr~300torr。
9.如权利要求6所述的高光效LED外延片的制备方法,其特征在于,所述应力释放层的生长气氛为N2/NH3混合气,N2与NH3的流量体积比为2:3~3:2。
10.一种LED芯片,其特征在于,包括权利要求1~5任一项所述的高光效LED外延片。
CN202310572005.0A 2023-05-22 2023-05-22 一种高光效led外延片及其制备方法、led芯片 Pending CN116314508A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310572005.0A CN116314508A (zh) 2023-05-22 2023-05-22 一种高光效led外延片及其制备方法、led芯片
CN202311399648.6A CN117199204A (zh) 2023-05-22 2023-10-26 一种高光效led外延片及其制备方法、led芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310572005.0A CN116314508A (zh) 2023-05-22 2023-05-22 一种高光效led外延片及其制备方法、led芯片

Publications (1)

Publication Number Publication Date
CN116314508A true CN116314508A (zh) 2023-06-23

Family

ID=86796399

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310572005.0A Pending CN116314508A (zh) 2023-05-22 2023-05-22 一种高光效led外延片及其制备方法、led芯片
CN202311399648.6A Pending CN117199204A (zh) 2023-05-22 2023-10-26 一种高光效led外延片及其制备方法、led芯片

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311399648.6A Pending CN117199204A (zh) 2023-05-22 2023-10-26 一种高光效led外延片及其制备方法、led芯片

Country Status (1)

Country Link
CN (2) CN116314508A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020036286A1 (en) * 2000-01-05 2002-03-28 Jin-Kuo Ho Gallium nitride based II-V group compound semiconductor device
CN101378015A (zh) * 2007-08-28 2009-03-04 东北技术使者株式会社 Iii族氮化物半导体和其制造方法
CN103779471A (zh) * 2012-10-18 2014-05-07 Lg伊诺特有限公司 发光器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020036286A1 (en) * 2000-01-05 2002-03-28 Jin-Kuo Ho Gallium nitride based II-V group compound semiconductor device
CN101378015A (zh) * 2007-08-28 2009-03-04 东北技术使者株式会社 Iii族氮化物半导体和其制造方法
CN103779471A (zh) * 2012-10-18 2014-05-07 Lg伊诺特有限公司 发光器件

Also Published As

Publication number Publication date
CN117199204A (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
CN114975704B (zh) 一种led外延片及制备方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN114883462B (zh) 发光二极管外延片及其制备方法
CN116314496B (zh) 一种高光效发光二极管外延片及其制备方法、led
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN115911202A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN117476827B (zh) 一种低接触电阻的发光二极管的外延片及其制备方法
CN117393667B (zh) 发光二极管外延片及其制备方法、led
CN116154072B (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN115863503B (zh) 深紫外led外延片及其制备方法、深紫外led
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN116314508A (zh) 一种高光效led外延片及其制备方法、led芯片
CN117810324B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116230824B (zh) 一种高光效发光二极管外延片及其制备方法、led芯片
CN116130568B (zh) 一种高光效发光二极管外延片及其制备方法、发光二极管
CN116525730B (zh) 一种发光二极管外延片制备方法及外延片
CN117810325B (zh) 一种高光效的发光二极管外延片及其制备方法
CN116344696B (zh) 复合三维成核层及其制备方法、外延片及发光二极管
CN116722085A (zh) 调控势垒层碳杂质的led外延片及其制备方法、led
CN118099301A (zh) 复合N型GaN层及制备方法、外延片及LED
CN118099307A (zh) 高光效led外延片及其制备方法、高光效led
CN118016777A (zh) 一种提高应力释放的发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20230623