CN115911202A - 发光二极管外延片及其制备方法、发光二极管 - Google Patents
发光二极管外延片及其制备方法、发光二极管 Download PDFInfo
- Publication number
- CN115911202A CN115911202A CN202211519856.0A CN202211519856A CN115911202A CN 115911202 A CN115911202 A CN 115911202A CN 202211519856 A CN202211519856 A CN 202211519856A CN 115911202 A CN115911202 A CN 115911202A
- Authority
- CN
- China
- Prior art keywords
- layer
- quantum barrier
- quantum
- barrier layer
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管外延片及其制备方法、发光二极管，所述发光二极管外延片包括衬底及依次层叠于所述衬底上的缓冲层、N型GaN层、应力释放层、有源层、电子阻挡层、P型GaN层；所述有源层包括依次层叠于所述应力释放层上的第一有源层、第二有源层和第三有源层，所述第一有源层包括周期性层叠的第一量子阱层和第一量子垒层，所述第二有源层包括周期性层叠的第二量子阱层和第二量子垒层，所述第三有源层包括周期性层叠的第三量子阱层和第三量子垒层。本发明提供的发光二极管外延片能够进一步改善droop效应，提升辐射复合几率，获得更佳的光电性能。
Description
技术领域
本发明涉及光电技术领域，尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
二极管内量子效率随着注入电流的增加，会出现先升高后降低的现象，此现象称之为Efficiency Droop现象。目前Ⅲ族氮化物LED其最大发光效率落在相对较小的流密度下，约在2A/cm2-10A/cm2电流密度之间。而普通照明产品应用端的工作电流密度范围在20A/cm2-80A/cm2之间，此电流密度下的内量子效率正处于下降阶段。如果能减缓甚至消除效率下降现象，LED便能在高电流操作下也能保持高发光效率，如此更能节省照明应用的成本。造成droop效应几个主要的影响因素包括极化电场影响的载子溢流、电子传输造成的载子溢流、俄歇复合带来的效率下降以及空穴注入效率下等。为了减少droop效应，现有技术中普遍使用InGaN/GaN超晶格或者量子阱结构作为应力释放层来减少由应力带来的极化效应，同时增大电子与空穴辐射复合几率。另一方面，通过在量子阱和P型GaN之间插入AlGaN电子阻挡层，来阻挡电子溢流到P型GaN层中发生非辐射复合。虽然通过应力释放层和电子阻挡层的设计减少了部分载子的溢流，但对于droop效应仍然有很大的改善空间。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片，其能够进一步改善droop效应，提升辐射复合几率，获得更佳的光电性能。
本发明所要解决的技术问题还在于，提供一种发光二极管外延片的制备方法，其工艺简单，能够稳定制得上述性能良好的发光二极管外延片。
为了解决上述技术问题，本发明提供了一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、N型GaN层、应力释放层、有源层、电子阻挡层、P型GaN层；
所述有源层包括依次层叠于所述应力释放层上的第一有源层、第二有源层和第三有源层，所述第一有源层包括周期性层叠的第一量子阱层和第一量子垒层，所述第二有源层包括周期性层叠的第二量子阱层和第二量子垒层，所述第三有源层包括周期性层叠的第三量子阱层和第三量子垒层；
所述第一量子阱层为InxGa1-xN层，所述第一量子垒层包含AlyGa1-yN层和GaN层，所述第二量子阱层和第三量子阱层均为InzGa1-zN层，所述第二量子垒层和和第三量子垒层均为GaN层，其中，x的取值范围为0.01-0.1，y的取值范围为0.001-0.01，z的取值范围为0.1-0.5。
在一种实施方式中，所述第一量子阱层和第一量子垒层的层叠周期为5-10；
所述第二量子阱层和第二量子垒层的层叠周期为2-6；
所述第三量子阱层和第三量子垒层的层叠周期为1-3。
在一种实施方式中，所述第二量子垒层的厚度小于所述第一量子垒层的厚度；
所述第二量子垒层的厚度小于所述第三量子垒层的厚度。
在一种实施方式中，所述第二量子垒的厚度：所述第一量子垒层的厚度的值≤0.8；
所述第二量子垒的厚度：所述第三量子垒层的厚度的值≤0.8。
在一种实施方式中，所述第二量子垒层的Si掺杂浓度为1×1017atoms/cm3-1×1018atoms/cm3；
所述第三量子垒层的Si掺杂浓度为1×1017atoms/cm3-1×1018atoms/cm3。
在一种实施方式中，所述第二量子垒层的Si掺杂浓度是所述第三量子垒层的Si掺杂浓度的1.3倍-1.5倍。
本发明还提供了一种发光二极管外延片的制备方法，包括以下步骤：
准备衬底；
在所述衬底上依次沉积缓冲层、N型GaN层、应力释放层、有源层、电子阻挡层、P型GaN层；
所述有源层包括依次层叠于所述应力释放层上的第一有源层、第二有源层和第三有源层，所述第一有源层包括周期性层叠的第一量子阱层和第一量子垒层，所述第二有源层包括周期性层叠的第二量子阱层和第二量子垒层，所述第三有源层包括周期性层叠的第三量子阱层和第三量子垒层；
所述第一量子阱层为InxGa1-xN层，所述第一量子垒层包含AlyGa1-yN层和GaN层，所述第二量子阱层和第三量子阱层均为InzGa1-zN层，所述第二量子垒层和和第三量子垒层均为GaN层，其中，x的取值范围为0.01-0.1，y的取值范围为0.001-0.01，z的取值范围为0.1-0.5。
在一种实施方式中，在所述应力释放层上沉淀所述有源层包括以下步骤：
将反应室温度控制在800℃-900℃，压力控制在100torr-200torr，通入N2和H2作载气，依次在所述应力释放层上沉积所述第一有源层、第二有源层和第三有源层。
在一种实施方式中，所述第一有源层的所述第一量子垒层的沉积过程中N2/H2的气体通入比为(3-5)：1；
所述第二有源层的所述第二量子垒层的沉积过程中N2/H2的气体通入比为(5-8)：1；
所述第三有源层的所述第三量子垒层的沉积过程中N2/H2的气体通入比为(3-5)：1。
相应地，本发明还提供一种发光二极管，所述发光二极管包括上文所述的发光二极管外延片。
实施本发明，具有如下有益效果：
本发明所述第一量子垒层插入AlyGa1-yN层，这样势垒相对较高，使更多的载流子局限在有效发光阱层中，增加有效辐射复合几率，提升发光效率。所述第二有源层作为主要发光层，第二量子垒设计成薄垒的目的是使其对第二量子阱层的压应力减弱，相应的减少QCES效应，提升所述第二有源层中电子与空穴波函数之间的耦合度，进而提升器件的发光效率。同时，薄垒结构可促进空穴注入到发光阱中，提升载流子复合几率。而所述第一有源层和所述第三有源层作为载流子局限层，厚垒结构能够提升晶体质量，减少因晶格质量变差导致的非辐射复合。
附图说明
图1为本发明提供的发光二极管外延片的结构示意图。
其中：衬底1、缓冲层2、N型GaN层3、应力释放层4、有源层5、电子阻挡层6、P型GaN层7、第一有源层51、第二有源层52和第三有源层53。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
除非另外说明或存在矛盾之处，本文中使用的术语或短语具有以下含义：
本发明中，所使用的“其组合”、“其任意组合”、“其任意组合方式”等中包括所列项目中任两个或任两个以上项目的所有合适的组合方式。
本发明中，“优选”仅为描述效果更好的实施方式或实施例，应当理解，并不构成对本发明保护范围的限制。
本发明中，以开放式描述的技术特征中，包括所列举特征组成的封闭式技术方案，也包括包含所列举特征的开放式技术方案。
本发明中，涉及到数值区间，如无特别说明，则包括数值区间的两个端点。
为解决上述问题，本发明提供了一种发光二极管外延片，如图1所示，包括衬底1及依次层叠于所述衬底1上的缓冲层2、N型GaN层3、应力释放层4、有源层5、电子阻挡层6、P型GaN层7；
所述有源层5包括依次层叠于所述应力释放层4上的第一有源层51、第二有源层52和第三有源层53，所述第一有源层包括周期性层叠的第一量子阱层和第一量子垒层，所述第二有源层包括周期性层叠的第二量子阱层和第二量子垒层，所述第三有源层包括周期性层叠的第三量子阱层和第三量子垒层；
所述第一量子阱层为InxGa1-xN层，所述第一量子垒层包含AlyGa1-yN层和GaN层，所述第二量子阱层和第三量子阱层均为InzGa1-zN层，所述第二量子垒层和和第三量子垒层均为GaN层，其中，x的取值范围为0.01-0.1，y的取值范围为0.001-0.01，z的取值范围为0.1-0.5。
本发明所述第一量子垒层插入AlyGa1-yN层，这样势垒相对较高，使更多的载流子局限在有效发光阱层中，增加有效辐射复合几率，提升发光效率。所述第二有源层作为主要发光层，第二量子垒设计成薄垒的目的是使其对第二量子阱层的压应力减弱，相应的减少QCES效应，提升所述第二有源层中电子与空穴波函数之间的耦合度，进而提升器件的发光效率。同时，薄垒结构可促进空穴注入到发光阱中，提升载流子复合几率。而所述第一有源层和所述第三有源层作为载流子局限层，厚垒结构能够提升晶体质量，减少因晶格质量变差导致的非辐射复合。
在一种实施方式中，所述第一量子阱层和第一量子垒层的层叠周期为5-10；所述第二量子阱层和第二量子垒层的层叠周期为2-6；所述第三量子阱层和第三量子垒层的层叠周期为1-3。需要说明的是，受载流子的特殊传输机制的影响，发光阱主要集中在靠近P侧倒数第2-5个量子阱中，因此，为了满足所述第二有源层中的所有周期层叠的量子阱层都刚好成为主要发光阱层，特将三段式有源层各个周期数设计成由多到少的结构，即第一有源层周期数最多，第二有源层周期数居中，第三有源层周期数最少。
在一种实施方式中，所述第二量子垒层的厚度小于所述第一量子垒层的厚度；所述第二量子垒层的厚度小于所述第三量子垒层的厚度。优选地，所述第二量子垒的厚度：所述第一量子垒层的厚度的值≤0.8；所述第二量子垒的厚度：所述第三量子垒层的厚度的值≤0.8。所述第二有源层作为主要发光层，第二量子垒设计成薄垒的目的是使其对第二量子阱的压应力减弱，相应的减少QCES效应，提升第二有源层中电子与空穴波函数之间的耦合度，进而提升器件的发光效率。同时，薄垒结构可促进空穴注入到发光阱中，提升载流子复合几率。而第一有源层和第三有源层作为载流子局限层，厚垒结构能够提升晶体质量，减少因晶格质量变差导致的非辐射复合。
在一种实施方式中，所述第二量子垒层的Si掺杂浓度为1×1017atoms/cm3-1×1018atoms/cm3；所述第三量子垒层的Si掺杂浓度为1×1017atoms/cm3-1×1018atoms/cm3。优选地，所述第二量子垒层的Si掺杂浓度是所述第三量子垒层的Si掺杂浓度的1.3倍-1.5倍。
需要说明的是，在GaN结构的量子垒中Si作为施主，使有源区的能带结构受费米能级的影响而降低，增大了对空穴的势垒高度，阻碍了空穴向N侧传输。第二量子垒层到第三量子垒层Si的掺杂浓度由高到低，能够促使空穴在第二有源层到第三有源层的分布也由多变少，进而使更多的空穴被局限在第二有源层即发光层，提升辐射复合几率，提升发光效率。
除了上述有源层外，本发明的其它层状结构的特点如下：
在一种实施方式中，所述衬底选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种。
优选地，衬底选用蓝宝石衬底，蓝宝石是目前最常用的GaN基LED衬底材料，市场上大部分GaN基LED都是使用蓝宝石作为衬底材料。蓝宝石衬底的最大优点是技术成熟，稳定性好，生产成本低。
在一种实施方式中，所述缓冲层为AlGaN缓冲层或AlN缓冲层。优选地，所述缓冲层为AlN缓冲层，采用AlN缓冲层控制晶体缺陷，能够改善后续生长晶体的质量，缓解衬底与外延层之间由于晶格失配和热失配引起的应力。在一种实施方式中，所述缓冲层的厚度为10nm-30nm。
在一种实施方式中，所述N型GaN层的厚度为2μm-3μm，所述N型GaN层为Si掺杂，所述Si的掺杂浓度为1×1019cm-3-1×1020cm-3。
在一种实施方式中，所述应力释放层是GaN与InGaN更替生长的周期性结构，Si掺杂浓度控制为1×1015cm-3-1×1017cm-3；周期数为5-8；
在一种实施方式中，所述电子阻挡层为AlInGaN层，所述电子阻挡层的厚度为10nm-40nm。
在一种实施方式中，所述P型GaN层的厚度50nm-80nm；所述N型GaN层为Mg掺杂，所述Mg的掺杂浓度为1×1019cm-3-1×1020cm-3。
相应地，本发明还提供了上述发光二极管外延片的制备方法，包括以下步骤：
S1、准备衬底；
在一种实施方式中，所述衬底选用蓝宝石衬底。
在所述衬底上依次沉积缓冲层、N型GaN层、应力释放层、有源层、电子阻挡层、P型GaN层；
所述有源层包括依次层叠于所述应力释放层上的第一有源层、第二有源层和第三有源层，所述第一有源层包括周期性层叠的第一量子阱层和第一量子垒层，所述第二有源层包括周期性层叠的第二量子阱层和第二量子垒层，所述第三有源层包括周期性层叠的第三量子阱层和第三量子垒层；
所述第一量子阱层为InxGa1-xN层，所述第一量子垒层包含AlyGa1-yN层和GaN层，所述第二量子阱层和第三量子阱层均为InzGa1-zN层，所述第二量子垒层和和第三量子垒层均为GaN层，其中，x的取值范围为0.01-0.1，y的取值范围为0.001-0.01，z的取值范围为0.1-0.5。
在一种实施方式中，所述步骤S2包含以下步骤：
S21、在所述衬底的正面沉积所述缓冲层：
在一种实施方式中，在应用材料PVD中沉积厚度为15nm的AlN缓冲层。
S22、在所述缓冲层上沉积所述N型GaN层：
将反应室温度控制在1000℃-1200℃，通入Si源、N源、Ga源，完成沉积。
S23、在所述N型GaN层上沉积所述应力释放层：
将反应室温度控制在800℃-900℃，通入N源、Si源和Ga源完成GaN层的沉积；再通入N源、Si源、In源和Ga源完成InGaN层的沉积；GaN层与InGaN层更替叠加生长5-8个周期。
S24、在所述N型GaN层上沉积所述有源层：
将反应室温度控制在800℃-900℃，压力控制在100torr-200torr，通入N2和H2作载气，依次在所述应力释放层上沉积所述第一有源层、第二有源层和第三有源层。
所述第一有源层的沉积步骤包括：通入N源、Si源、In源和Ga源完成InxGa1-xN层的沉积，形成第一量子阱层；再通入N源、Si源、Al源和Ga源完成AlyGa1-yN层和GaN层的沉积，形成第一量子垒层；所述第一量子阱层和第一量子垒层更替叠加生长。
所述第二有源层的沉积步骤包括：通入N源、Si源、In源和Ga源完成InzGa1-zN层的沉积，形成第二量子阱层；再通入N源、Si源和Ga源完成GaN层的沉积，形成第二量子垒层；所述第二量子阱层和第二量子垒层更替叠加生长。
所述第三有源层的沉积步骤包括：通入N源、Si源、In源和Ga源完成InzGa1-zN层的沉积，形成第三量子阱层；再通入N源、Si源和Ga源完成GaN层的沉积，形成第三量子垒层；所述第三量子阱层和第三量子垒层更替叠加生长。
在一种实施方式中，所述第一有源层的所述第一量子垒层的沉积过程中N2/H2的气体通入比为(3-5)：1；所述第二有源层的所述第二量子垒层的沉积过程中N2/H2的气体通入比为(5-8)：1；所述第三有源层的所述第三量子垒层的沉积过程中N2/H2的气体通入比为(3-5)：1。
需要说明的是，受InGaN/GaN量子阱富In团簇的影响，阱垒界面通常会产生非常多的失配位错和堆垛层错，在第一量子垒和第三量子垒中N2/H2比例在上述条件下的H2气氛可以有效促进阱垒界面In原子的热脱附，进而改善阱垒界面的晶体质量。另一方面，所述第二有源层作为主要发光区域，过多的H2原子使外延层表面的Ga原子迁移率变高，更多的Ga原子填补到V型pits中，导致V型pits的开口变小，阻碍了空穴从V型侧壁的注入能力。而N2/H2比例在(5-8)：1时可有效降低Ga原子的表面迁移率，最终获得更高的空穴注效率。
S25、在所述有源层上沉积所述电子阻挡层：
先将反应室温度控制在900℃-1000℃，通入N源、Ga源、In源和Al源完成AlInGaN层沉积。
S26、在所述电子阻挡层上沉积所述P型GaN层：
在一种实施方式中，所述P型GaN层生长温度800℃-980℃，通入N源、Ga源和Mg源完成P型GaN层沉积，Mg掺杂浓度1×1019cm-3-1×1020cm-3。
相应地、本发明还提供一种发光二极管，所述发光二极管包括上文所述的发光二极管外延片。
以上采用MOCVD设备、CVD设备或PVD设备完成沉积过程，本发明对沉积方法不作限定。采用高纯N2(氮气)和H2(氢气)作为载气。高纯NH3(氨气)提供N(氮)源，铝源选用的是TMAl(三甲基铝)，镁源选用的是Cp2Mg(二茂镁)，分别采用TMGa(三甲基镓)和TEGa(三乙基镓)作为镓源，铟源选用的是TMIn(三甲基铟)，硅烷(SiH4)作为N型掺杂剂，不限于以上列举。
下面以具体实施例进一步说明本发明：
实施例1
本实施例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、N型GaN层、应力释放层、有源层、电子阻挡层、P型GaN层；
所述有源层包括依次层叠于所述应力释放层上的第一有源层、第二有源层和第三有源层，所述第一有源层包括周期性层叠的第一量子阱层和第一量子垒层，所述第二有源层包括周期性层叠的第二量子阱层和第二量子垒层，所述第三有源层包括周期性层叠的第三量子阱层和第三量子垒层；
所述第一量子阱层为InxGa1-xN层，所述第一量子垒层包含AlyGa1-yN层和GaN层，所述第二量子阱层和第三量子阱层均为InzGa1-zN层，所述第二量子垒层和和第三量子垒层均为GaN层，其中，x为0.005，y的取值范围为0.005，z的取值范围为0.3。
其中，所述第二量子垒的厚度：所述第一量子垒层的厚度的值为0.8；
所述第二量子垒层的Si掺杂浓度为2×1017atoms/cm3；
所述第三量子垒层的Si掺杂浓度在1.3×1017atoms/cm3。
上述发光二极管外延片的制备方法，包括以下步骤：
S1、准备衬底；
S2、在所述衬底上依次沉积缓冲层、N型GaN层、应力释放层、有源层、电子阻挡层、P型GaN层；
所述步骤S2包含以下步骤：
S21、在所述衬底的正面沉积所述缓冲层：在应用材料PVD中沉积厚度为15nm的AlN缓冲层。
S22、在所述缓冲层上沉积所述N型GaN层：
将反应室温度控制在1100℃，通入Si源、N源、Ga源，完成沉积。
S23、在所述N型GaN层上沉积所述应力释放层：
将反应室温度控制在850℃，通入N源、Si源和Ga源完成GaN层的沉积；再通入N源、Si源、In源和Ga源完成InGaN层的沉积；GaN层与InGaN层更替叠加生长6个周期。
S24、在所述N型GaN层上沉积所述有源层：
将反应室温度控制在850℃，压力控制在150torr，通入N2和H2作载气，依次在所述应力释放层上沉积所述第一有源层、第二有源层和第三有源层。
所述第一有源层的沉积步骤包括：通入N源、Si源、In源和Ga源完成InxGa1-xN层的沉积，形成第一量子阱层；再通入N源、Si源、Al源和Ga源完成AlyGa1-yN层和GaN层的沉积，形成第一量子垒层；所述第一量子阱层和第一量子垒层更替叠加8个周期。
所述第二有源层的沉积步骤包括：通入N源、Si源、In源和Ga源完成InzGa1-zN层的沉积，形成第二量子阱层；再通入N源、Si源和Ga源完成GaN层的沉积，形成第二量子垒层；所述第二量子阱层和第二量子垒层更替叠加4个周期。
所述第三有源层的沉积步骤包括：通入N源、Si源、In源和Ga源完成InzGa1-zN层的沉积，形成第三量子阱层；再通入N源、Si源和Ga源完成GaN层的沉积，形成第三量子垒层；所述第三量子阱层和第三量子垒层更替叠加2个周期。
其中，所述第一量子垒层的沉积过程中N2/H2的气体通入比为3：1；所述第二量子垒层的沉积过程中N2/H2的气体通入比为6：1；所述第三量子垒层的沉积过程中N2/H2的气体通入比为3：1。
S25、在所述有源层上沉积所述电子阻挡层：
先将反应室温度控制在950℃，通入N源、Ga源、In源和Al源完成AlInGaN层沉积。
S26、在所述电子阻挡层上沉积所述P型GaN层：
在一种实施方式中，所述P型GaN层生长温度900℃，通入N源、Ga源和Mg源完成P型GaN层沉积，Mg掺杂浓度5×1019cm-3。
实施例2
本实施例提供一种发光二极管外延片，其与实施例1不同之处在于：所述第二量子垒层的Si掺杂浓度为4×1017atoms/cm3；所述第三量子垒层的Si掺杂浓度为2.7×1017atoms/cm3。其余参照实施例1。
实施例3
本实施例提供一种发光二极管外延片，其与实施例1不同之处在于：所述第一量子垒层的沉积过程中N2/H2的气体通入比为4：1；所述第二量子垒层的沉积过程中N2/H2的气体通入比为7：1；所述第三量子垒层的沉积过程中N2/H2的气体通入比为4：1。其余参照实施例1。
实施例4
本实施例提供一种发光二极管外延片，其与实施例1不同之处在于：：所述第二量子垒层的Si掺杂浓度为4×1017atoms/cm3；所述第三量子垒层的Si掺杂浓度为2.7×1017atoms/cm3；所述第一量子垒层的沉积过程中N2/H2的气体通入比为4：1；所述第二量子垒层的沉积过程中N2/H2的气体通入比为7：1；所述第三量子垒层的沉积过程中N2/H2的气体通入比为4：1。其余参照实施例1。
实施例5
本对比例提供一种发光二极管外延片，其与实施例1不同之处在于：所述第二量子垒的厚度：所述第一量子垒层的厚度的值为0.9。其余均与实施例1相同。
实施例6
本对比例提供一种发光二极管外延片，其与实施例1不同之处在于：所述第一量子垒层的沉积过程中N2/H2的气体通入比为2：1；所述第二量子垒层的沉积过程中N2/H2的气体通入比为9：1；所述第三量子垒层的沉积过程中N2/H2的气体通入比为2：1。其余均与实施例1相同。
对比例1
本对比例提供一种发光二极管外延片，其与实施例1不同之处在于：所述第一量子垒层不设有AlyGa1-yN层，仅为GaN层。其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片，其与实施例1不同之处在于：所述有源层为交替周期生长的InGaN层和GaN层。其余均与实施例1相同。
以实施例1-实施例6和对比例1-对比例2制得发光二极管外延片制作芯片进行性能测试，测试方法为使用相同芯片工艺条件将上述发光二极管外延片制备成芯片，进行测试，然后以对比例为基准，计算PO提升幅度和EQE提升幅度，具体测试结果如表1所示。
表1为实施例1-实施例6和对比例1制得发光二极管外延片性能测试结果
由上述结果可知，本发明所述第一量子垒层插入AlyGa1-yN层，这样势垒相对较高，使更多的载流子局限在有效发光阱层中，增加有效辐射复合几率，提升发光效率。所述第二有源层作为主要发光层，第二量子垒设计成薄垒的目的是使其对第二量子阱层的压应力减弱，相应的减少QCES效应，提升所述第二有源层中电子与空穴波函数之间的耦合度，进而提升器件的发光效率。同时，薄垒结构可促进空穴注入到发光阱中，提升载流子复合几率。而所述第一有源层和所述第三有源层作为载流子局限层，厚垒结构能够提升晶体质量，减少因晶格质量变差导致的非辐射复合。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种发光二极管外延片，其特征在于，包括衬底及依次层叠于所述衬底上的缓冲层、N型GaN层、应力释放层、有源层、电子阻挡层、P型GaN层；
所述有源层包括依次层叠于所述应力释放层上的第一有源层、第二有源层和第三有源层，所述第一有源层包括周期性层叠的第一量子阱层和第一量子垒层，所述第二有源层包括周期性层叠的第二量子阱层和第二量子垒层，所述第三有源层包括周期性层叠的第三量子阱层和第三量子垒层；
所述第一量子阱层为InxGa1-xN层，所述第一量子垒层包含AlyGa1-yN层和GaN层，所述第二量子阱层和第三量子阱层均为InzGa1-zN层，所述第二量子垒层和和第三量子垒层均为GaN层，其中，x的取值范围为0.01-0.1，y的取值范围为0.001-0.01，z的取值范围为0.1-0.5。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述第一量子阱层和第一量子垒层的层叠周期为5-10；
所述第二量子阱层和第二量子垒层的层叠周期为2-6；
所述第三量子阱层和第三量子垒层的层叠周期为1-3。
3.如权利要求1所述的发光二极管外延片，其特征在于，所述第二量子垒层的厚度小于所述第一量子垒层的厚度；
所述第二量子垒层的厚度小于所述第三量子垒层的厚度。
4.如权利要求1所述的发光二极管外延片，其特征在于，所述第二量子垒的厚度：所述第一量子垒层的厚度的值≤0.8；
所述第二量子垒的厚度：所述第三量子垒层的厚度的值≤0.8。
5.如权利要求1所述的发光二极管外延片，其特征在于，所述第二量子垒层的Si掺杂浓度为1×1017atoms/cm3-1×1018atoms/cm3；
所述第三量子垒层的Si掺杂浓度为1×1017atoms/cm3-1×1018atoms/cm3。
6.如权利要求5所述的发光二极管外延片，其特征在于，所述第二量子垒层的Si掺杂浓度是所述第三量子垒层的Si掺杂浓度的1.3倍-1.5倍。
7.一种如权利要求1-6任一项所述的发光二极管外延片的制备方法，其特征在于，包括以下步骤：
准备衬底；
在所述衬底上依次沉积缓冲层、N型GaN层、应力释放层、有源层、电子阻挡层、P型GaN层；
所述有源层包括依次层叠于所述应力释放层上的第一有源层、第二有源层和第三有源层，所述第一有源层包括周期性层叠的第一量子阱层和第一量子垒层，所述第二有源层包括周期性层叠的第二量子阱层和第二量子垒层，所述第三有源层包括周期性层叠的第三量子阱层和第三量子垒层；
所述第一量子阱层为InxGa1-xN层，所述第一量子垒层包含AlyGa1-yN层和GaN层，所述第二量子阱层和第三量子阱层均为InzGa1-zN层，所述第二量子垒层和和第三量子垒层均为GaN层，其中，x的取值范围为0.01-0.1，y的取值范围为0.001-0.01，z的取值范围为0.1-0.5。
8.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，在所述应力释放层上沉淀所述有源层包括以下步骤：
将反应室温度控制在800℃-900℃，压力控制在100torr-200torr，通入N2和H2作载气，依次在所述应力释放层上沉积所述第一有源层、第二有源层和第三有源层。
9.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，所述第一有源层的所述第一量子垒层的沉积过程中N2/H2的气体通入比为(3-5)：1；
所述第二有源层的所述第二量子垒层的沉积过程中N2/H2的气体通入比为(5-8)：1；
所述第三有源层的所述第三量子垒层的沉积过程中N2/H2的气体通入比为(3-5)：1。
10.一种发光二极管，其特征在于，所述发光二极管包括如权利要求1-6中任一项所述的发光二极管外延片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211519856.0A CN115911202A (zh) | 2022-11-30 | 2022-11-30 | 发光二极管外延片及其制备方法、发光二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211519856.0A CN115911202A (zh) | 2022-11-30 | 2022-11-30 | 发光二极管外延片及其制备方法、发光二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115911202A true CN115911202A (zh) | 2023-04-04 |
Family
ID=86491003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211519856.0A Pending CN115911202A (zh) | 2022-11-30 | 2022-11-30 | 发光二极管外延片及其制备方法、发光二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115911202A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116344691A (zh) * | 2023-05-25 | 2023-06-27 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
| CN116525735A (zh) * | 2023-07-04 | 2023-08-01 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及制备方法 |
| CN116995166A (zh) * | 2023-09-26 | 2023-11-03 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
| CN117976786A (zh) * | 2024-03-28 | 2024-05-03 | 江西兆驰半导体有限公司 | 一种发光二极管的外延结构及制备方法 |
-
2022
- 2022-11-30 CN CN202211519856.0A patent/CN115911202A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116344691A (zh) * | 2023-05-25 | 2023-06-27 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
| CN116344691B (zh) * | 2023-05-25 | 2023-08-11 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
| CN116525735A (zh) * | 2023-07-04 | 2023-08-01 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及制备方法 |
| CN116525735B (zh) * | 2023-07-04 | 2023-10-17 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及制备方法 |
| CN116995166A (zh) * | 2023-09-26 | 2023-11-03 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
| CN116995166B (zh) * | 2023-09-26 | 2023-12-15 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
| CN117976786A (zh) * | 2024-03-28 | 2024-05-03 | 江西兆驰半导体有限公司 | 一种发光二极管的外延结构及制备方法 |
| CN117976786B (zh) * | 2024-03-28 | 2024-06-04 | 江西兆驰半导体有限公司 | 一种发光二极管的外延结构及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110718612B (zh) | 发光二极管外延片及其制造方法 | |
| CN115911202A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN114975704B (zh) | 一种led外延片及制备方法 | |
| CN115458650A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| TWI766403B (zh) | 一種微發光二極體外延結構及其製備方法 | |
| CN116053369A (zh) | 发光二极管外延片及其制备方法 | |
| CN115986018B (zh) | 一种外延片、外延片制备方法及发光二极管 | |
| CN108447952B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN114574959B (zh) | 一种氮化物外延层制备方法及其半导体外延片 | |
| CN116646431A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115295693A (zh) | 一种发光二极管外延片及其制备方法 | |
| CN117476827B (zh) | 一种低接触电阻的发光二极管的外延片及其制备方法 | |
| CN113161453B (zh) | 发光二极管外延片及其制造方法 | |
| CN112366256B (zh) | 发光二极管外延片及其制造方法 | |
| CN116364820B (zh) | 发光二极管外延片及其制备方法、led | |
| CN109473521B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN116845153A (zh) | 一种高光效发光二极管外延片、制备方法及led | |
| CN218351492U (zh) | 外延片及发光二极管 | |
| CN116435424A (zh) | 一种辐射复合效率高的发光二极管外延片及其制备方法 | |
| CN113451462B (zh) | 一种led外延结构及其制备方法与led芯片 | |
| CN113113515B (zh) | 发光二极管外延片的生长方法 | |
| CN117832348B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116230824B (zh) | 一种高光效发光二极管外延片及其制备方法、led芯片 | |
| CN117810324B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117727849B (zh) | 一种发光二极管外延片及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |