CN115458650A - 发光二极管外延片及其制备方法、发光二极管 - Google Patents

发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN115458650A
CN115458650A CN202211401899.9A CN202211401899A CN115458650A CN 115458650 A CN115458650 A CN 115458650A CN 202211401899 A CN202211401899 A CN 202211401899A CN 115458650 A CN115458650 A CN 115458650A
Authority
CN
China
Prior art keywords
layer
gan
source
emitting diode
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211401899.9A
Other languages
English (en)
Other versions
CN115458650B (zh
Inventor
程龙
郑文杰
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202211401899.9A priority Critical patent/CN115458650B/zh
Publication of CN115458650A publication Critical patent/CN115458650A/zh
Application granted granted Critical
Publication of CN115458650B publication Critical patent/CN115458650B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、发光二极管,所述发光二极管外延片包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、阱前准备层、多量子阱层、电子阻挡层、P型GaN层;所述阱前准备层包括依次层叠于所述N型GaN层上的GaN缺陷调制层、GaN孔洞层、GaN填平层和应力调制层。本发明提供的发光二极管外延片,能够降低缺陷密度,减少位错延伸至量子阱层,并且能减少所述多量子阱层的应力累积,提高电子与空穴辐射复合效率,最终提高光电效率。

Description

发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及光电技术领域,尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
发光二极管已经在我们的生产生活中扮演着不可或缺的角色。目前户外照明、室内照明、移动照明、液晶背光源、户内外显示屏等领域大部分已经被LED所占据。LED作为新型的固态光源,和传统的光源相比,其除了具有节能、环保等优点外,还具有体积小、寿命长、可瞬间点亮、颜色可调等优点,因此在智能照明、建筑照明、通讯、安防、植物工厂等领域又开辟了新的市场。
目前高效GaN基发光二极管采用InGaN/GaN多量子阱作为有源区。因此高质量的InGaN/GaN多量子阱是实现高效率、高亮度发光二极管的关键。所以在量子阱前生长的外延层的晶体质量至关重要,一来可以降低缺陷密度,减少位错延伸至量子阱层,提高量子阱层晶体质量,减少因缺陷产生的非辐射复合,二是减少量子阱InGaN/GaN层的应力累积,提高空穴与电子空间波函数的重叠,提高电子与空穴辐射复合效率。
目前量子阱前准备层是由InGaN/GaN超晶格层构成,使晶格常数从N型GaN渐变过渡到InGaN/GaN多量子阱层,促进InGaN量子阱中In原子并入,减少量子阱应力累积,提升器件发光效率。此种方法不能有效降低缺陷密度,减少位错延伸至量子阱层,提高量子阱层晶体质量,减少因缺陷产生的非辐射复合。
发明内容
本发明所要解决的技术问题在于,提供一种发光二极管外延片,其能够降低缺陷密度,减少位错延伸至量子阱层,并且能减少所述多量子阱层的应力累积,提高电子与空穴辐射复合效率。
本发明所要解决的技术问题还在于,提供一种发光二极管外延片的制备方法,其工艺简单,能够稳定制得上述性能良好的发光二极管外延片。
为了解决上述技术问题,本发明提供了一种发光二极管外延片,包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、阱前准备层、多量子阱层、电子阻挡层、P型GaN层;
所述阱前准备层包括依次层叠于所述N型GaN层上的GaN缺陷调制层、GaN孔洞层、GaN填平层和应力调制层。
在一种实施方式中,所述应力调制层包括交替设置的AlxGa1-xN垒层和InyGa1-yN阱层,其中,x的取值范围为0.01-0.1,y的取值范围为0.02-0.2;
所述应力调制层包括1-10个交叠周期的AlxGa1-xN垒层和InyGa1-yN阱层。
在一种实施方式中,所述GaN缺陷调制层的厚度为10nm-50nm;
所述GaN孔洞层的厚度为10nm-50nm;
所述GaN填平层的厚度为50nm-500nm;
所述AlxGa1-xN垒层的厚度为5nm-20nm,所述InyGa1-yN阱层的厚度为1nm-5nm。
在一种实施方式中,所述GaN孔洞层中孔洞的直径为10nm-50nm;所述GaN缺陷调制层的C浓度为5×1017cm-3-1×1018cm-3
在一种实施方式中,所述缓冲层的厚度为10nm-50nm;
所述本征GaN层的厚度为1μm-5μm;
所述N型GaN层的厚度为1μm-3μm,所述N型GaN层为Si掺杂,所述Si的掺杂浓度为1×1019cm-3-5×1019cm-3
所述多量子阱层的厚度为40nm-240nm;
所述电子阻挡层的厚度为10nm-40nm;
所述P型GaN层的厚度为10nm-50nm,所述N型GaN层为Mg掺杂,所述Mg的掺杂浓度为1×1019cm-3-1×1021cm-3
在一种实施方式中,所述多量子阱层是由InGaN量子阱层和AlGaN量子垒层交替层叠的周期性结构,所述多量子阱层的周期数为6-12;
所述InGaN量子阱层的厚度为2nm-5nm;
所述AlGaN量子垒的厚度为5nm-15nm。
为解决上述问题,本发明还提供了一种发光二极管外延片的制备方法,包括以下步骤:
准备衬底;
在所述衬底上依次沉积缓冲层、本征GaN层、N型GaN层、阱前准备层、多量子阱层、电子阻挡层、P型GaN层;
所述阱前准备层包括依次层叠于所述N型GaN层上的GaN缺陷调制层、GaN孔洞层、GaN填平层和应力调制层。
在一种实施方式中,在所述N型GaN层上的沉积GaN缺陷调制层包括以下步骤:
将反应室温度控制在850℃-950℃,压力控制在300Torr-600Torr,N2/H2/NH3气氛的比例为1:(1-5):(1-5),通入NH3做N源,通入TMGa做Ga源,完成沉积。
在一种实施方式中,在所述GaN缺陷调制层上沉积所述GaN孔洞层包括以下步骤:
将反应室温度控制在900℃-1100℃,压力控制在300Torr-600Torr,N2/H2/NH3气氛的比例为1:(1-5):(1-5),通入NH3做N源,通入TMGa做Ga源,完成沉积;
完成沉积后在N2气氛中在1100℃-1500℃下处理,形成直径为10nm-50nm的孔洞。
在一种实施方式中,在所述GaN孔洞层上沉积所述GaN填平层包括以下步骤:
将反应室温度控制在950℃-1050℃,压力控制在100Torr-300Torr,N2/H2/NH3气氛的比例为1:(1-5):(1-10),通入NH3做N源,通入TMGa做Ga源,完成沉积。
在一种实施方式中,在所述GaN填平层上沉积所述应力调制层包括以下步骤:
交替沉积AlxGa1-xN垒层和InyGa1-yN阱层以完成所述应力调制层的沉积,其中,x的取值范围为0.01-0.1,y的取值范围为0.02-0.2;
其中,所述AlxGa1-xN垒层的沉积包括以下步骤:
将反应室温度控制在850℃-950℃,压力控制在100Torr-300Torr,N2/NH3气氛的比例为1:(1-5),通入NH3做N源,通入TMAl做Al源,通入TMGa做Ga源,完成沉积;
和/或,所述InyGa1-yN阱层的沉积包括以下步骤:
将反应室温度控制在850℃-950℃,压力控制在100Torr-300Torr,N2/NH3气氛的比例为1:(1-5),通入NH3做N源,通入TMIn做In源,通入TMGa做Ga源,完成沉积。
相应地,本发明还提供一种发光二极管,所述发光二极管包括上文所述的发光二极管外延片。
实施本发明,具有如下有益效果:
本发明在所述多量子阱层前生长阱前准备层,所述阱前准备层能够降低缺陷密度,减少位错延伸至量子阱层,提高量子阱层晶体质量,减少因缺陷产生的非辐射复合;并且能够减少所述多量子阱层的应力累积,提高空穴与电子空间波函数的重叠,提高电子与空穴辐射复合效率。
附图说明
图1为本发明提供的发光二极管外延片的结构示意图;
图2为本发明提供的发光二极管外延片中阱前准备层的结构示意图。
其中:衬底为1、缓冲层为2、本征GaN层为3、N型GaN层为4、阱前准备层为5、多量子阱层为6、电子阻挡层为7、P型GaN层为8、GaN缺陷调制层为51、GaN孔洞层为52、GaN填平层为53、应力调制层为54。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
除非另外说明或存在矛盾之处,本文中使用的术语或短语具有以下含义:
本发明中,所使用的“其组合”、“其任意组合”、“其任意组合方式”等中包括所列项目中任两个或任两个以上项目的所有合适的组合方式。
本发明中,“优选”仅为描述效果更好的实施方式或实施例,应当理解,并不构成对本发明保护范围的限制。
本发明中,以开放式描述的技术特征中,包括所列举特征组成的封闭式技术方案,也包括包含所列举特征的开放式技术方案。
本发明中,涉及到数值区间,如无特别说明,则包括数值区间的两个端点。
现有的量子阱前准备层是由InGaN/GaN超晶格层构成,使晶格常数从N型GaN渐变过渡到InGaN/GaN多量子阱层,促进InGaN量子阱中In原子并入,减少量子阱应力累积,提升器件发光效率。此种方法不能有效降低缺陷密度,减少位错延伸至量子阱层,提高量子阱层晶体质量,减少因缺陷产生的非辐射复合。
为解决上述问题,本发明提供了一种发光二极管外延片,如图1-图2所示,包括衬底及依次层叠于所述衬底1上的缓冲层2、本征GaN层3、N型GaN层4、阱前准备层5、多量子阱层6、电子阻挡层7、P型GaN层8;
所述阱前准备层5包括依次层叠于所述N型GaN层4的GaN缺陷调制层51、GaN孔洞层52、GaN填平层53和应力调制层54。
本发明在所述多量子阱层前生长阱前准备层,所述阱前准备层能够降低缺陷密度,减少位错延伸至量子阱层,提高量子阱层晶体质量,减少因缺陷产生的非辐射复合;并且能够减少所述多量子阱层的应力累积,提高空穴与电子空间波函数的重叠,提高电子与空穴辐射复合效率。
具体地,在一种实施方式中,所述应力调制层包括交替设置的AlxGa1-xN垒层和InyGa1-yN阱层,其中,x的取值范围为0.01-0.1,y的取值范围为0.02-0.2;
所述应力调制层包括1-10个交叠周期的AlxGa1-xN垒层和InyGa1-yN阱层。
在一种实施方式中,所述GaN缺陷调制层的厚度为10nm-50nm;所述GaN孔洞层的厚度为10nm-50nm;所述GaN填平层的厚度为50nm-500nm;所述AlxGa1-xN垒层的厚度为5nm-20nm,所述InyGa1-yN阱层的厚度为1nm-5nm。
在一种实施方式中,所述GaN孔洞层中孔洞的直径为10nm-50nm;所述GaN缺陷调制层的C浓度为5×1017cm-3-1×1018cm-3
需要说明的是,GaN外延以蓝宝石,SiC等衬底进行的异质外延,由于GaN与衬底之间存在的热失配及晶格失配导致GaN外延层产生位错沿外延层沉积方向扩散延伸至量子阱,影响量子阱晶体质量,降低量子阱辐射复合效率。因此降低位错密度及阻挡位错向量子阱延伸对于提升量子阱发光效率至关重要。本发明设置所述GaN缺陷调制层,沉积温度较低,其C含量较高,诱导位错汇集在所述GaN缺陷调制层内,所述GaN孔洞层沉积之后,经高温N2处理,促进位错进一步迁移在一起,位错与位错之间湮灭,形成孔洞,降低位错密度。沉积的所述GaN填平层沉积温度较高,提高原子迁移率,利用GaN外延的侧向外延技术,将孔洞层填平,沉积的交叠AlxGa1-xN垒层/InyGa1-yN阱层的所述应力调制层,其中AlxGa1-xN垒层可以阻挡剩余位错向量子阱层延伸,提高量子阱层的晶体质量,同时AlxGa1-xN垒层提供压应力,InyGa1-yN阱层提供张应力,交替沉积垒层及阱层,压应力与张应力多次释放,减少量子阱的极化效应,提高电子与空穴在量子阱复合效率。
除了上述阱前准备层外,本发明的其它层状结构的特点如下:
在一种实施方式中,所述衬底选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种。
优选地,衬底选用蓝宝石衬底,蓝宝石是目前最常用的GaN基LED衬底材料,市场上大部分GaN基LED都是使用蓝宝石作为衬底材料。蓝宝石衬底的最大优点是技术成熟,稳定性好,生产成本低。
在一种实施方式中,所述缓冲层为AlGaN缓冲层或AlN缓冲层。优选地,所述缓冲层为AlN缓冲层,采用AlN缓冲层控制晶体缺陷,能够改善后续生长晶体的质量,缓解衬底与外延层之间由于晶格失配和热失配引起的应力。在一种实施方式中,所述缓冲层的厚度为10nm-50nm。
所述本征GaN层为未掺杂的GaN层,在一种实施方式中,所述本征GaN层的厚度为1μm-5μm。优选地,所述本征GaN层的生长温度为1100℃,生长压力150torr;生长厚度为2μm-3μm。所述本征GaN层的生长温度较高,压力较低,制备得到GaN的晶体质量较优,同时厚度随着GaN厚度的增加,压应力会通过堆垛层错释放,线缺陷减少,晶体质量提高,反向漏电降低,但提高GaN层厚度对Ga源材料消耗较大,大大提高了LED的外延成本,因此选择生长厚度为2μm-3μm,不仅节约生产成本,而且GaN材料又具有较高的晶体质量。
在一种实施方式中,所述N型GaN层的厚度为1μm-3μm,所述N型GaN层为Si掺杂,所述Si的掺杂浓度为1×1019 cm-3-5×1019cm-3。优选地,所述N型GaN层的生长温度为1120℃,生长压力100torr;生长厚度为2μm-3μm,Si掺杂浓度为2.5×1019cm-3。首先,所述N型GaN层能够为LED发光提供充足电子;其次,所述N型GaN层的电阻率要比P型GaN层上的透明电极的电阻率高,因此足够的Si掺杂,可以有效的降低N型GaN层的电阻率,最后N型GaN层足够的厚度可以有效释放应力发光二极管的发光效率。
在一种实施方式中,所述多量子阱层是由InGaN量子阱层和AlGaN量子垒层交替层叠的周期性结构,所述多量子阱层的周期数为6-12;所述多量子阱层的厚度为40nm-240nm;所述InGaN量子阱层的厚度为2nm-5nm;所述AlGaN量子垒的厚度为5nm-15nm。
优选地,所述多量子阱层的周期数为10个;其中,所述InGaN量子阱生长温度为795℃;厚度为3.5nm;压力200torr;In组分为0.22;所述AlGaN量子垒层生长温度为855℃;厚度为9.8nm;生长压力为200torr;Al组分为0.05。多量子阱有源区为电子和空穴复合的区域,合理的结构设计可以显著增加电子和空穴波函数交叠程度,从而提高LED器件发光效率。
在一种实施方式中,所述电子阻挡层为AlInGaN层;所述电子阻挡层的厚度为10nm-40nm;生长温度900-1000℃,压力100-300torr,其中,Al组分0.005<x<0.1,In组分浓度为0.01<y<0.2。
优选地,所述电子阻挡层厚度为15nm,其中Al组分浓度延外延层生长方向由0.01渐变至0.05,In组分浓度为0.01,生长温度965℃,生长压力200torr,既可以有效地限制电子溢流,也可以减少对空穴的阻挡,提升空穴向量子阱的注入效率,减少载流子俄歇复合,提高发光二极管的发光效率。
在一种实施方式中,所述P型GaN层生长温度900℃-1050℃;厚度10nm-50nm;生长压力100 torr-600 torr;所述N型GaN层为Mg掺杂,所述Mg的掺杂浓度为1×1019 cm-3-1×1021cm-3
优选地,所述P型GaN层的生长温度为985℃;厚度15nm;生长压力200torr;Mg掺杂浓度1×1020cm-3。Mg掺杂浓度过高会破坏晶体质量,而掺杂浓度较低则会影响空穴浓度。同时,对于含V形坑的LED结构来说,P型GaN层较高的生长温度也有利于合并V形坑,得到表面光滑的LED外延片。
相应地,本发明还提供了上述发光二极管外延片的制备方法,包括以下步骤:
S1、准备衬底;
在一种实施方式中,所述衬底选用蓝宝石衬底。
S2、在所述衬底上依次沉积缓冲层、本征GaN层、N型GaN层、阱前准备层、多量子阱层、电子阻挡层、P型GaN层;
所述阱前准备层包括依次层叠于所述N型GaN层上的GaN缺陷调制层、GaN孔洞层、GaN填平层和应力调制层。
在一种实施方式中,所述步骤S2包含以下步骤:
S21、在所述衬底的正面沉积所述缓冲层:
优选地,所述缓冲层为AlN缓冲层,所述AlN缓冲层采用下述方法制得:选用在应用材料PVD中沉积AlN缓冲层,其厚度为10nm-50nm。
进一步地,对已沉积缓冲层的蓝宝石衬底进行预处理。
在一种实施方式中,将已镀完AlN缓冲层的蓝宝石衬底转入MOCVD中,在H2气氛进行预处理1min-10min,处理温度为1000℃-1200℃,再对蓝宝石衬底进行氮化处理,提升AlN缓冲层的晶体质量,并且可以有效提高后沉积GaN外延层的晶体质量。
S22、在所述缓冲层上沉积所述本征GaN层:
将反应室温度控制在1050℃-1200℃,压力100torr-600torr,通入NH3作为N源,通入TMGa作为Ga源,完成在所述缓冲层上沉积所述本征GaN层。
S23、在所述本征GaN层上沉积所述N型GaN层:
将反应室温度控制在1050℃-1200℃,压力100torr-600torr,通入SiH4作为Si源,通入NH3作为N源,通入TMGa作为Ga源,完成在所述插入层上沉积所述N型GaN层;
S24、在所述N型GaN层上沉积所述阱前准备层:
在一种实施方式中,在所述N型GaN层上依次沉积所述GaN缺陷调制层、GaN孔洞层、GaN填平层和应力调制层。
其中,采用下述方法完成所述GaN缺陷调制层的沉积:
将反应室温度控制在850℃-950℃,压力控制在300Torr-600Torr,N2/H2/NH3气氛的比例为1:(1-5):(1-5),通入NH3做N源,通入TMGa做Ga源,完成沉积。
和/或,采用下述方法完成所述GaN孔洞层的沉积:
将反应室温度控制在900℃-1100℃,压力控制在300Torr-600Torr,N2/H2/NH3气氛的比例为1:(1-5):(1-5),通入NH3做N源,通入TMGa做Ga源,完成沉积;
完成沉积后在N2气氛中在1100℃-1500℃下处理,形成直径为10nm-50nm的孔洞。
和/或,采用下述方法完成所述GaN填平层的沉积:
将反应室温度控制在950℃-1050℃,压力控制在100Torr-300Torr,N2/H2/NH3气氛的比例为1:(1-5):(1-10),通入NH3做N源,通入TMGa做Ga源,完成沉积。
和/或,采用下述方法完成所述应力调制层的沉积:
交替沉积AlxGa1-xN垒层和InyGa1-yN阱层以完成所述应力调制层的沉积,其中,x的取值范围为0.01-0.1,y的取值范围为0.02-0.2;
其中,采用下述方法完成所述AlxGa1-xN垒层的沉积:
将反应室温度控制在850℃-950℃,压力控制在100Torr-300Torr,N2/NH3气氛的比例为1:(1-5),通入NH3做N源,通入TMAl做Al源,通入TMGa做Ga源,完成沉积;
和/或,采用下述方法完成所述InyGa1-yN阱层的沉积:
将反应室温度控制在850℃-950℃,压力控制在100Torr-300Torr,N2/NH3气氛的比例为1:(1-5),通入NH3做N源,通入TMIn做In源,通入TMGa做Ga源,完成沉积。
需要说明的是,本发明所述GaN缺陷调制层的沉积温度较低,其C含量较高,诱导位错汇集在所述GaN缺陷调制层;所述GaN孔洞层沉积之后,经高温N2处理,促进位错进一步迁移在一起,位错与位错之间湮灭,形成孔洞,降低位错密度。沉积的所述GaN填平层的沉积温度较高,提高原子迁移率,利用GaN外延的侧向外延技术,将孔洞层填平;沉积的所述应力调制层,其中AlxGa1-xN垒层可以阻挡剩余位错向量子阱层延伸,提高量子阱层的晶体质量,同时AlxGa1-xN垒层提供压应力;InyGa1-yN阱层提供张应力,交替沉积垒层及阱层,压应力与张应力多次释放,减少量子阱的极化效应,提高电子与空穴在量子阱复合效率。
S25、在所述阱前准备层上沉积所述多量子阱层:
在一种实施方式中,在所述阱前准备层上依次重复层叠InGaN量子阱层和AlGaN量子垒层,堆叠周期数6~12个。其中,所述InGaN量子阱层生长温度为790℃-810℃,厚度为2nm-5nm,生长压力50torr-300torr;所述AlGaN量子垒层生长温度为800℃-900℃,厚度为5nm-15nm,生长压力50torr-300torr,Al组分为0.01-0.1。
S26、在所述多量子阱层上沉积所述电子阻挡层:
在一种实施方式中,所述电子阻挡层为AlInGaN;厚度为10nm-40nm;生长温度900℃-1000℃,压力100torr-300torr,其中Al组分0.005<x<0.1,In组分浓度为0.01<y<0.2。
S27、在所述电子阻挡层上沉积所述P型GaN层:
在一种实施方式中,所述P型GaN层生长温度900℃-1050℃,厚度10nm-50nm,生长压力100torr~600torr,Mg掺杂浓度1×1019 cm-3-1×1021cm-3
相应地、本发明还提供一种发光二极管,所述发光二极管包括上文所述的发光二极管外延片。
以上采用MOCVD设备、CVD设备或PVD设备完成沉积过程,本发明对沉积方法不作限定。并且,以上Al源、N源、Ga源、Si源、Mg源、In源为示范性说明,不限于上述列举。
下面以具体实施例进一步说明本发明:
实施例1
本实施例提供一种发光二极管外延片,包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、阱前准备层、多量子阱层、电子阻挡层、P型GaN层;
所述阱前准备层包括依次层叠于所述N型GaN层上的GaN缺陷调制层、GaN孔洞层、GaN填平层和应力调制层。
上述发光二极管外延片的制备方法,包括以下步骤:
S1、准备衬底;所述衬底选用蓝宝石衬底。
S2、在所述衬底上依次沉积缓冲层、本征GaN层、N型GaN层、阱前准备层、多量子阱层、电子阻挡层、P型GaN层;
所述阱前准备层包括依次层叠于所述N型GaN层上的GaN缺陷调制层、GaN孔洞层、GaN填平层和应力调制层。
具体地,S2包括以下步骤:
S21、在所述衬底的正面沉积所述缓冲层:
选用在应用材料PVD中沉积AlN缓冲层,其厚度为15nm。
进一步地,采用下述方法对已沉积缓冲层的蓝宝石衬底进行预处理:
将已镀完AlN缓冲层的蓝宝石衬底转入MOCVD中,在H2气氛进行预处理5min,处理温度为1100℃。
S22、在所述缓冲层上沉积所述本征GaN层:
将反应室温度控制在1100℃,压力150torr,通入NH3作为N源,通入TMGa作为Ga源,完成沉积并控制沉积厚度为3μm;
S23、在所述本征GaN层上沉积所述N型GaN层:
将反应室温度控制在1120℃,压力100torr,通入SiH4作为Si源,通入NH3作为N源,通入TMGa作为Ga源,完成沉积并控制沉积厚度为2μm,Si掺杂浓度为2.5×1019cm-3
S24、在所述N型GaN层上沉积所述阱前准备层:
在所述N型GaN层上依次沉积所述GaN缺陷调制层、GaN孔洞层、GaN填平层和应力调制层。
其中,采用下述方法完成所述GaN缺陷调制层的沉积:
将反应室温度控制在890℃,压力控制在400Torr,N2/H2/NH3气氛的比例为1:3:5,通入NH3做N源,通入TMGa做Ga源,完成沉积并控制厚度为25nm,所述GaN缺陷调制层的C浓度为5×1017cm-3
和/或,采用下述方法完成所述GaN孔洞层的沉积:
将反应室温度控制在950℃,压力控制在400Torr,N2/H2/NH3气氛的比例为1:3:5,通入NH3做N源,通入TMGa做Ga源,完成沉积并控制厚度为30nm;
完成沉积后在N2气氛中在1250℃下处理,形成直径为20nm的孔洞。
和/或,采用下述方法完成所述GaN填平层的沉积:
将反应室温度控制在1020℃,压力控制在200Torr,N2/H2/NH3气氛的比例为1:5:8,通入NH3做N源,通入TMGa做Ga源,完成沉积并控制厚度为100nm。
和/或,采用下述方法完成所述应力调制层的沉积:
交替沉积5个周期的AlxGa1-xN垒层和InyGa1-yN阱层以完成所述应力调制层的沉积,其中,x为0.07,y为0.15;
其中,采用下述方法完成所述AlxGa1-xN垒层的沉积:
将反应室温度控制在870℃,压力控制在200Torr,N2/NH3气氛的比例为1:1.5,通入NH3做N源,通入TMAl做Al源,通入TMGa做Ga源,完成沉积并控制厚度为15nm;
和/或,采用下述方法完成所述InyGa1-yN阱层的沉积:
将反应室温度控制在870℃,压力控制在200Torr,N2/NH3气氛的比例为1:1.5,通入NH3做N源,通入TMIn做In源,通入TMGa做Ga源,完成沉积并控制厚度为3.5nm。
S25、在所述阱前准备层上沉积所述多量子阱层:
在所述阱前准备层上依次重复层叠10个周期的InGaN量子阱层和AlGaN量子垒层。其中,所述InGaN量子阱层生长温度为795℃,厚度为3.5nm,生长压力200torr;所述AlGaN量子垒层生长温度为855℃,厚度为9.8nm,生长压力200torr,Al组分为0.05。
S26、在所述多量子阱层上沉积所述电子阻挡层:
所述电子阻挡层为AlInGaN层,厚度为15nm,其中Al组分浓度延外延层生长方向由0.01渐变至0.05,In组分浓度为0.01,生长温度965℃,生长压力200torr。
S27、在所述电子阻挡层上沉积所述P型GaN层:
所述P型GaN层的生长温度为985℃;厚度15nm;生长压力200torr;Mg掺杂浓度1×1020cm-3
实施例2
本实施例提供一种发光二极管外延片,其与实施例1不同之处在于:GaN缺陷调制层的厚度为10nm、GaN孔洞层的厚度为20nm,其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片,其与实施例1不同之处在于:GaN填平层的厚度为150nm、AlxGa1-xN垒层的厚度为10nm、InyGa1-yN阱层的厚度为2nm,其余均与实施例1相同。
实施例4
本实施例提供一种发光二极管外延片,其与实施例1不同之处在于:GaN孔洞层孔洞直径为10nm,其余均与实施例1相同。
实施例5
本实施例提供一种发光二极管外延片,其与实施例1不同之处在于:GaN孔洞层孔洞直径为50nm,其余均与实施例1相同。
实施例6
本实施例提供一种发光二极管外延片,其与实施例1不同之处在于:GaN缺陷调制层的C浓度为1×1017cm-3,其余均与实施例1相同。
实施例7
本实施例提供一种发光二极管外延片,其与实施例1不同之处在于:GaN缺陷调制层的C浓度为1×1018cm-3,其余均与实施例1相同。
实施例8
本实施例提供一种发光二极管外延片,其与实施例1不同之处在于:应力调制层的周期数为3个,其余均与实施例1相同。
实施例9
本实施例提供一种发光二极管外延片,其与实施例1不同之处在于:应力调制层的周期数为8个,其余均与实施例1相同。
对比例1
本对比例提供一种发光二极管外延片,包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、阱前准备层、多量子阱层、电子阻挡层、P型GaN层;
与实施例1不同之处在于,本对比例的所述阱前准备层为150nm厚的Al0.15Ga0.85N缺陷阻挡层。
上述发光二极管外延片的制备方法参照实施例1。
以实施例1-实施例9和对比例1制得发光二极管外延片制作芯片进行性能测试,测试方法为使用相同芯片工艺条件将实施例1-实施例9和对比例1制得发光二极管外延片制备成10mil×24mil芯片,每个测试类别分别抽取300颗LED芯片,在120mA/60mA电流下测试,计算各实施例相比对比例1而言的光电效率提升率,具体测试结果如表1所示。
表1为实施例1-实施例9制得发光二极管外延片性能测试结果
Figure 697506DEST_PATH_IMAGE001
由上述结果可知,使用本发明提出发光二级管外延片,其具有特定结构的阱前准备层,所述阱前准备层能够降低缺陷密度,减少位错延伸至量子阱层,提高量子阱层晶体质量,减少因缺陷产生的非辐射复合;并且能够减少所述多量子阱层的应力累积,提高空穴与电子空间波函数的重叠,提高电子与空穴辐射复合效率,最终本实施例提供的发光二级管外延片制得的芯片相比于现有产品光电效率能够提升1%~2%,且其他项电学性能良好。
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片,其特征在于,包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、阱前准备层、多量子阱层、电子阻挡层、P型GaN层;
所述阱前准备层包括依次层叠于所述N型GaN层上的GaN缺陷调制层、GaN孔洞层、GaN填平层和应力调制层。
2.如权利要求1所述的发光二极管外延片,其特征在于,所述应力调制层包括交替设置的AlxGa1-xN垒层和InyGa1-yN阱层,其中,x的取值范围为0.01-0.1,y的取值范围为0.02-0.2;
所述应力调制层包括1-10个交叠周期的AlxGa1-xN垒层和InyGa1-yN阱层。
3.如权利要求2所述的发光二极管外延片,其特征在于,所述GaN缺陷调制层的厚度为10nm-50nm;
所述GaN孔洞层的厚度为10nm-50nm;
所述GaN填平层的厚度为50nm-500nm;
所述AlxGa1-xN垒层的厚度为5nm-20nm,所述InyGa1-yN阱层的厚度为1nm-5nm。
4.如权利要求1所述的发光二极管外延片,其特征在于,所述GaN孔洞层中孔洞的直径为10nm-50nm;
所述GaN缺陷调制层的C浓度为5×1017cm-3-1×1018cm-3
5.一种如权利要求1~4任一项所述的发光二极管外延片的制备方法,其特征在于,包括以下步骤:
准备衬底;
在所述衬底上依次沉积缓冲层、本征GaN层、N型GaN层、阱前准备层、多量子阱层、电子阻挡层、P型GaN层;
所述阱前准备层包括依次层叠于所述N型GaN层上的GaN缺陷调制层、GaN孔洞层、GaN填平层和应力调制层。
6.如权利要求5所述的发光二极管外延片的制备方法,其特征在于,在所述N型GaN层上的沉积GaN缺陷调制层包括以下步骤:
将反应室温度控制在850℃-950℃,压力控制在300Torr-600Torr,N2/H2/NH3气氛的比例为1:(1-5):(1-5),通入NH3做N源,通入TMGa做Ga源,完成沉积。
7.如权利要求5所述的发光二极管外延片的制备方法,其特征在于,在所述GaN缺陷调制层上沉积所述GaN孔洞层包括以下步骤:
将反应室温度控制在900℃-1100℃,压力控制在300Torr-600Torr,N2/H2/NH3气氛的比例为1:(1-5):(1-5),通入NH3做N源,通入TMGa做Ga源,完成沉积;
完成沉积后在N2气氛中在1100℃-1500℃下处理,形成直径为10nm-50nm的孔洞。
8.如权利要求5所述的发光二极管外延片的制备方法,其特征在于,在所述GaN孔洞层上沉积所述GaN填平层包括以下步骤:
将反应室温度控制在950℃-1050℃,压力控制在100Torr-300Torr,N2/H2/NH3气氛的比例为1:(1-5):(1-10),通入NH3做N源,通入TMGa做Ga源,完成沉积。
9.如权利要求5所述的发光二极管外延片的制备方法,其特征在于,在所述GaN填平层上沉积所述应力调制层包括以下步骤:
交替沉积AlxGa1-xN垒层和InyGa1-yN阱层以完成所述应力调制层的沉积,其中,x的取值范围为0.01-0.1,y的取值范围为0.02-0.2;
其中,所述AlxGa1-xN垒层的沉积包括以下步骤:
将反应室温度控制在850℃-950℃,压力控制在100Torr-300Torr,N2/NH3气氛的比例为1:(1-5),通入NH3做N源,通入TMAl做Al源,通入TMGa做Ga源,完成沉积;
和/或,所述InyGa1-yN阱层的沉积包括以下步骤:
将反应室温度控制在850℃-950℃,压力控制在100Torr-300Torr,N2/NH3气氛的比例为1:(1-5),通入NH3做N源,通入TMIn做In源,通入TMGa做Ga源,完成沉积。
10.一种发光二极管,其特征在于,所述发光二极管包括如权利要求1-4中任一项所述的发光二极管外延片。
CN202211401899.9A 2022-11-10 2022-11-10 发光二极管外延片及其制备方法、发光二极管 Active CN115458650B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211401899.9A CN115458650B (zh) 2022-11-10 2022-11-10 发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211401899.9A CN115458650B (zh) 2022-11-10 2022-11-10 发光二极管外延片及其制备方法、发光二极管

Publications (2)

Publication Number Publication Date
CN115458650A true CN115458650A (zh) 2022-12-09
CN115458650B CN115458650B (zh) 2023-03-24

Family

ID=84295708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211401899.9A Active CN115458650B (zh) 2022-11-10 2022-11-10 发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN115458650B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115842077A (zh) * 2023-02-10 2023-03-24 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115842075A (zh) * 2023-02-27 2023-03-24 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法
CN116053369A (zh) * 2023-03-31 2023-05-02 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN116072784A (zh) * 2023-03-29 2023-05-05 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、led
CN116130567A (zh) * 2023-04-13 2023-05-16 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116845158A (zh) * 2023-09-04 2023-10-03 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116845164A (zh) * 2023-08-31 2023-10-03 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN117153974A (zh) * 2023-10-26 2023-12-01 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050139818A1 (en) * 2003-12-24 2005-06-30 Lee Jae H. Gallium nitride semiconductor light emitting device and method of manufacturing the same
CN1697134A (zh) * 2004-05-14 2005-11-16 中国科学院物理研究所 一种利用SiN膜原位制备图形衬底的方法
CN101702418A (zh) * 2009-10-23 2010-05-05 山东华光光电子有限公司 降低位错缺陷的GaN基LED芯片外延生长方法
CN102332510A (zh) * 2011-09-21 2012-01-25 东莞市中镓半导体科技有限公司 采用金属有机化合物气相外延技术生长高抗静电能力发光二极管的方法
JP2012079720A (ja) * 2010-09-30 2012-04-19 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子の製造方法
US20120286241A1 (en) * 2011-05-13 2012-11-15 The Regents Of The University Of California SUPPRESSION OF INCLINED DEFECT FORMATION AND INCREASE IN CRITICAL THICKNESS BY SILICON DOPING ON NON-C-PLANE (Al,Ga,In)N
JP2015005534A (ja) * 2013-06-18 2015-01-08 学校法人立命館 縦型発光ダイオードおよび結晶成長方法
CN104576852A (zh) * 2015-01-26 2015-04-29 合肥彩虹蓝光科技有限公司 一种GaN基LED外延结构的发光量子阱应力调控方法
CN105552182A (zh) * 2016-03-09 2016-05-04 太原理工大学 一种高发光效率氮化镓基led外延片的制备方法
CN105742428A (zh) * 2016-02-03 2016-07-06 华灿光电(苏州)有限公司 一种发光二极管外延片及其制备方法
CN107845708A (zh) * 2017-09-27 2018-03-27 华中科技大学鄂州工业技术研究院 一种深紫外发光二极管外延片、芯片及其制备方法
CN113690350A (zh) * 2021-07-29 2021-11-23 华灿光电(浙江)有限公司 微型发光二极管外延片及其制造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050139818A1 (en) * 2003-12-24 2005-06-30 Lee Jae H. Gallium nitride semiconductor light emitting device and method of manufacturing the same
CN1697134A (zh) * 2004-05-14 2005-11-16 中国科学院物理研究所 一种利用SiN膜原位制备图形衬底的方法
CN101702418A (zh) * 2009-10-23 2010-05-05 山东华光光电子有限公司 降低位错缺陷的GaN基LED芯片外延生长方法
JP2012079720A (ja) * 2010-09-30 2012-04-19 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子の製造方法
US20120286241A1 (en) * 2011-05-13 2012-11-15 The Regents Of The University Of California SUPPRESSION OF INCLINED DEFECT FORMATION AND INCREASE IN CRITICAL THICKNESS BY SILICON DOPING ON NON-C-PLANE (Al,Ga,In)N
CN102332510A (zh) * 2011-09-21 2012-01-25 东莞市中镓半导体科技有限公司 采用金属有机化合物气相外延技术生长高抗静电能力发光二极管的方法
JP2015005534A (ja) * 2013-06-18 2015-01-08 学校法人立命館 縦型発光ダイオードおよび結晶成長方法
CN104576852A (zh) * 2015-01-26 2015-04-29 合肥彩虹蓝光科技有限公司 一种GaN基LED外延结构的发光量子阱应力调控方法
CN105742428A (zh) * 2016-02-03 2016-07-06 华灿光电(苏州)有限公司 一种发光二极管外延片及其制备方法
CN105552182A (zh) * 2016-03-09 2016-05-04 太原理工大学 一种高发光效率氮化镓基led外延片的制备方法
CN107845708A (zh) * 2017-09-27 2018-03-27 华中科技大学鄂州工业技术研究院 一种深紫外发光二极管外延片、芯片及其制备方法
CN113690350A (zh) * 2021-07-29 2021-11-23 华灿光电(浙江)有限公司 微型发光二极管外延片及其制造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115842077B (zh) * 2023-02-10 2023-04-28 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115842077A (zh) * 2023-02-10 2023-03-24 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115842075A (zh) * 2023-02-27 2023-03-24 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法
CN115842075B (zh) * 2023-02-27 2023-04-25 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法
CN116072784B (zh) * 2023-03-29 2023-06-02 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、led
CN116072784A (zh) * 2023-03-29 2023-05-05 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、led
CN116053369A (zh) * 2023-03-31 2023-05-02 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN116130567A (zh) * 2023-04-13 2023-05-16 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116845164A (zh) * 2023-08-31 2023-10-03 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116845164B (zh) * 2023-08-31 2023-12-08 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116845158A (zh) * 2023-09-04 2023-10-03 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN117153974A (zh) * 2023-10-26 2023-12-01 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN117153974B (zh) * 2023-10-26 2024-02-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Also Published As

Publication number Publication date
CN115458650B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
CN115458650B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114975704B (zh) 一种led外延片及制备方法
CN115472718B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115188863B (zh) 发光二极管外延片及其制备方法
CN115832131A (zh) 深紫外发光二极管外延片及其制备方法、深紫外发光二极管
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN115911202A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN116190519A (zh) 发光二极管外延片及其制备方法、led
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN115911201A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117276440A (zh) 发光二极管外延片及其制备方法、led
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN117133841B (zh) InGaN基绿光发光二极管外延片及其制备方法、LED
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN116344684A (zh) 一种发光二极管制备方法及二极管
CN114497306B (zh) 一种GaN基LED外延片、外延生长方法及LED芯片
CN116995166B (zh) 发光二极管外延片及其制备方法、led
CN117712253B (zh) 一种深紫外发光二极管及制备方法
CN118231541B (zh) Led外延片及其制备方法、led
CN116344696B (zh) 复合三维成核层及其制备方法、外延片及发光二极管
CN117810324B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant