CN117153974B - 发光二极管外延片及其制备方法、led - Google Patents
发光二极管外延片及其制备方法、led Download PDFInfo
- Publication number
- CN117153974B CN117153974B CN202311394102.1A CN202311394102A CN117153974B CN 117153974 B CN117153974 B CN 117153974B CN 202311394102 A CN202311394102 A CN 202311394102A CN 117153974 B CN117153974 B CN 117153974B
- Authority
- CN
- China
- Prior art keywords
- layer
- doped porous
- gan layer
- doped
- porous gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000000903 blocking effect Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 35
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 abstract description 57
- 238000000605 extraction Methods 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 29
- 239000007789 gas Substances 0.000 description 23
- 230000000052 comparative effect Effects 0.000 description 12
- 230000007547 defect Effects 0.000 description 11
- 239000013078 crystal Substances 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010348 incorporation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 238000009827 uniform distribution Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004038 photonic crystal Substances 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000784303 Ochrosia compta Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管外延片及其制备方法、LED，所述发光二极管外延片包括衬底，所述衬底上依次设有缓冲层、N型半导体层、应力释放层、多量子阱发光层、电子阻挡层、P型半导体层；所述N型半导体层包括依次层叠在所述缓冲层上的第一Si掺杂多孔GaN层、第二Si掺杂多孔GaN层、非掺杂GaN合并层、金属反射层和Si掺杂GaN层。本发明提供的发光二极管外延片能够提升发光二极管的内量子效率，同时能够提高有源区中光子逸出体材料的占比，即提高芯片的光提取效率。
Description
技术领域
本发明涉及光电技术领域，尤其涉及一种发光二极管外延片及其制备方法、LED。
背景技术
发光二极管简称LED，是一种将电能直接转化为光能的半导体发光器件，具有较高的转换效率。为了获得高亮度的LED，关键要提高器件的内量子效率和外量子效率。而现今应用于市场上的发光二极管均是采用异质衬底外延制备，由于异质衬底（包括蓝宝石衬底、碳化硅衬底、硅衬底等）与外延材料之间存在较大的晶格失配和热失配，导致外延材料在生长过程中会受到较大的应力，且容易形成位错产生缺陷，从而降低发光二极管的光效。另外，蓝光GaN基的LED内量子效率可达80%以上，但大功率LED芯片的外量子效率通常只有40%左右。制约外量子效率提高的主要因素是芯片的光提取效率较低，这是因为GaN材料的折射率与空气的折射率和蓝宝石衬底的折射率相差较大，导致空气与GaN界面以及蓝宝石与GaN界面发生全反射的临界角分别只有23.6°和44.4°，有源区产生的光只有少数能够逃逸出体材料。为了提高芯片的光提取效率，目前国内外采用的主要技术方案有生长分布布拉格反射层结构、图形化衬底技术、表面粗化技术和光子晶体技术等。图形化衬底对图形的规则度要求很高，加之蓝宝石衬底比较坚硬，无论是干法刻蚀还是湿法刻蚀工艺，在整片图形的一致性和均匀性上都有一定的难度，且制作过程对设备和工艺要求很高，导致成本偏高。布拉格反射层结构和光子晶体制作工艺相对复杂、成本较高，而表面粗化技术采用干法刻蚀或者湿法腐蚀工艺，也存在很大挑战。因此，为了提高发光二极管的发光效率，即提高器件的内量子效率和外量子效率，通过优化发光二极管的外延结构和工艺来提高外延材料的质量以及提高有源区中光子逸出体材料的占比是十分必要的。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片，其能够提升发光二极管的内量子效率，同时能够提高有源区中光子逸出体材料的占比，即提高芯片的光提取效率。
本发明所要解决的技术问题还在于，提供一种发光二极管外延片的制备方法，其工艺简单，能够稳定制得发光效率良好的发光二极管外延片。
为了解决上述技术问题，本发明提供了一种发光二极管外延片，包括衬底，所述衬底上依次设有缓冲层、N型半导体层、应力释放层、多量子阱发光层、电子阻挡层、P型半导体层；
所述N型半导体层包括依次层叠在所述缓冲层上的第一Si掺杂多孔GaN层、第二Si掺杂多孔GaN层、非掺杂GaN合并层、金属反射层和Si掺杂GaN层。
在一种实施方式中，所述第一Si掺杂多孔GaN层上设有贯穿所述第一Si掺杂多孔GaN层的第一V型孔洞，所述第一V型孔洞的孔洞密度为2×108个/cm2-5×1011个/cm2；
所述第一Si掺杂多孔GaN层的厚度为10nm~500nm；
所述第一Si掺杂多孔GaN层的Si掺杂浓度为5×1016atoms/cm3~2×1018atoms/cm3；
所述第一Si掺杂多孔GaN层的生长温度为950℃~1150℃。
在一种实施方式中，所述第二Si掺杂多孔GaN层上设有贯穿所述第二Si掺杂多孔GaN层的第二V型孔洞和第三V型孔洞，所述第二V型孔洞的开口尺寸大于所述第三V型孔洞的开口尺寸；
所述第二Si掺杂多孔GaN层的厚度为10nm~500nm；
所述第二Si掺杂多孔GaN层的Si掺杂浓度为5×1016atoms/cm3~2×1018atoms/cm3；
所述第二Si掺杂多孔GaN层的生长温度为1100℃~1250℃。
在一种实施方式中，所述非掺杂GaN合并层完全填充所述第二Si掺杂多孔GaN层上孔洞；
所述非掺杂GaN合并层的厚度为0.2μm~2μm；
所述非掺杂GaN合并层的生长温度为1100℃~1250℃。
在一种实施方式中，所述金属反射层为Al层、Ga层、Mg层和In层中的一种或多种组合；
所述金属反射层的厚度为2nm~200nm；
所述金属反射层的生长温度为600℃~1200℃。
在一种实施方式中，所述Si掺杂GaN层的厚度为2μm~8μm；
所述Si掺杂GaN层的Si掺杂浓度为3×1018atoms/cm3~5×1019atoms/cm3；
所述Si掺杂GaN层的生长温度为1100℃~1250℃。
相应地，本发明还提供了一种发光二极管外延片的制备方法，包括以下步骤：
S1、准备衬底；
S2、在所述衬底上依次沉积缓冲层、N型半导体层、应力释放层、多量子阱发光层、电子阻挡层、P型半导体层；
所述N型半导体层包括依次层叠在所述缓冲层上的第一Si掺杂多孔GaN层、第二Si掺杂多孔GaN层、非掺杂GaN合并层、金属反射层和Si掺杂GaN层。
在一种实施方式中，所述第一Si掺杂多孔GaN层采用下述方法制得：
在沉积所述第一Si掺杂多孔GaN层之前，向反应腔中通入H2和NH3气体，通入时间持续2min~5min，对缓冲层表面进行高温H2气处理，高温H2气处理的温度为950℃~1250℃，压力为100torr~500torr；
然后将反应室的温度控制在950℃~1150℃，压力控制在100torr~300torr，通入N源、Ga源、Si源，生长所述第一Si掺杂多孔GaN层。
在一种实施方式中，所述第二Si掺杂多孔GaN层采用下述方法制得：
在沉积所述第二Si掺杂多孔GaN层之前，向反应腔中通入H2和NH3气体，通入时间持续2min~5min，对所述第一Si掺杂多孔GaN层表面进行高温H2气处理，高温H2气处理的温度为950℃~1250℃，压力为100torr~500torr；
然后将反应室的温度控制在1100℃~1250℃，压力控制在100torr~300torr，通入N源、Ga源、Si源，生长所述第二Si掺杂多孔GaN层。
相应地，本发明还提供了一种LED，所述LED包括上述的发光二极管外延片。
实施本发明，具有如下有益效果：
本发明提供的发光二极管外延片，其具有特定结构的N型半导体层，所述N型半导体层包括依次层叠在所述缓冲层上的第一Si掺杂多孔GaN层、第二Si掺杂多孔GaN层、非掺杂GaN合并层、金属反射层和Si掺杂GaN层。
一者，所述第一Si掺杂多孔GaN层和第二Si掺杂多孔GaN层为多孔层，多孔结构的设计有利于充分释放外延层材料的应力，能够有效减少后续外延层材料受到大的应力而产生缺陷，从而提高外延层材料的质量。
二者，所述非掺杂GaN合并层为二维合并材料，在完全填充所述第二Si掺杂多孔GaN层的孔洞过程中，部分位错缺陷将会不断的偏折、合并，降低外延层材料的位错密度，从而提高外延材料的质量。
三者，在所述非掺杂GaN合并层之后设计金属反射层，所述金属反射层的光学厚度满足发生反射光干涉极大的条件，能提高光的反射率，降低透过金属反射层进入底层材料中的光子数目。
四者，所述Si掺杂GaN层为N型半导体层的主体材料，向发光二极管器件提供电子。
五者，本发明提供的制备方法中，在生长N型半导体层过程中进行两次高温H2气处理，经过H2气处理的所述缓冲层和所述第一Si掺杂多孔GaN层的表面结晶质量差的材料将被分解，有利于提高后续沉积外延材料的晶体质量，同时形成凹凸不平的粗糙表面，更容易获得尺寸大小相同、分布均匀的V型孔洞，进一步充分释放外延层材料的应力，同时提高外延层材料的质量。
综合以上材料设计和制备工艺，采用本发明制备的LED外延片，可减少外延材料在生长过程中缺陷的产生，降低材料的位错密度，改善外延片材料的质量，从而提高发光二极管有源区中的辐射复合效率，即内量子效率，同时能够显著提高有源区中光子逸出体材料的占比，即提高芯片的光提取效率。
附图说明
图1为本发明提供的发光二极管外延片的结构示意图；
图2为本发明提供的发光二极管外延片的制备方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
除非另外说明或存在矛盾之处，本文中使用的术语或短语具有以下含义：
本发明中，“优选”仅为描述效果更好的实施方式或实施例，应当理解，并不构成对本发明保护范围的限制。
本发明中，以开放式描述的技术特征中，包括所列举特征组成的封闭式技术方案，也包括包含所列举特征的开放式技术方案。
本发明中，涉及到数值区间，如无特别说明，则包括数值区间的两个端点。
为解决上述问题，本发明提供了一种发光二极管外延片，如图1所示，包括衬底100，所述衬底100上依次设有缓冲层200、N型半导体层300、应力释放层400、多量子阱发光层500、电子阻挡层600、P型半导体层700；
所述N型半导体层300包括依次层叠在所述缓冲层200上的第一Si掺杂多孔GaN层301、第二Si掺杂多孔GaN层302、非掺杂GaN合并层303、金属反射层304和Si掺杂GaN层305。
所述N型半导体层300的具体结构如下：
在一种实施方式中，所述第一Si掺杂多孔GaN层301上设有贯穿所述第一Si掺杂多孔GaN层301的第一V型孔洞，所述第一V型孔洞的孔洞密度为2×108个/cm2-5×1011个/cm2；所述第一V型孔洞的大小一致，在所述第一Si掺杂多孔GaN层301上排布均匀。在一种实施方式中，所述第一Si掺杂多孔GaN层301的厚度为10nm~500nm；所述第一Si掺杂多孔GaN层301的示例性厚度为50nm、100nm、150nm、200nm、250nm、300nm、350nm、400nm、450nm，但不限于此。在一种实施方式中，所述第一Si掺杂多孔GaN层301的Si掺杂浓度为5×1016atoms/cm3~2×1018atoms/cm3；优选地，所述第一Si掺杂多孔GaN层301的Si掺杂浓度为1×1017atoms/cm3~1×1018atoms/cm3。在一种实施方式中，所述第一Si掺杂多孔GaN层301的生长温度为950℃~1150℃。所述第一Si掺杂多孔GaN层301为低温生长的低掺杂Si的多孔GaN层，第一Si掺杂多孔GaN层301有利于充分释放外延层材料的应力，能够有效减少后续外延层材料受到大的应力而产生缺陷，从而提高外延层材料的质量。
需要说明的是，所述第一Si掺杂多孔GaN层301采用下述方法制得：
在沉积所述第一Si掺杂多孔GaN层301之前，向反应腔中通入H2和NH3气体，通入时间持续2min~5min，对缓冲层表面进行高温H2气处理，高温H2气处理的温度为950℃~1250℃，压力为100torr~500torr；然后将反应室的温度控制在950℃~1150℃，压力控制在100torr~300torr，通入N源、Ga源、Si源，生长所述第一Si掺杂多孔GaN层301。本发明在生长所述第一Si掺杂多孔GaN层301之前进行高温H2气处理，经过H2气处理的所述缓冲层表面结晶质量差的材料将被分解，有利于提高后续沉积外延材料的晶体质量，同时形成凹凸不平的粗糙表面，更容易获得尺寸大小相同、分布均匀的V型孔洞，进一步充分释放外延层材料的应力，同时提高外延层材料的质量。
在一种实施方式中，所述第二Si掺杂多孔GaN层302上设有贯穿所述第二Si掺杂多孔GaN层302的第二V型孔洞和第三V型孔洞，所述第二V型孔洞的开口尺寸大于所述第三V型孔洞的开口尺寸。
需要说明的是，所述第二Si掺杂多孔GaN层302采用下述方法制得：在沉积所述第二Si掺杂多孔GaN层302之前，向反应腔中通入H2和NH3气体，通入时间持续2min~5min，对所述第一Si掺杂多孔GaN层301表面进行高温H2气处理，高温H2气处理的温度为950℃~1250℃，压力为100torr~500torr；然后将反应室的温度控制在1100℃~1250℃，压力控制在100torr~300torr，通入N源、Ga源、Si源，生长所述第二Si掺杂多孔GaN层。在沉积所述所述第二Si掺杂多孔GaN层302之前，采用高温H2气处理，所述第一Si掺杂多孔GaN层301的表面结晶质量差的材料将被分解，有利于提高后续沉积外延材料的晶体质量，同时形成凹凸不平的粗糙表面，更容易获得尺寸大小相同、分布均匀的V型孔洞，并且在所述第一Si掺杂多孔GaN层301的基础上沉积，最终形成了具有两种孔洞大小的多孔结构材料，大V型孔洞和小V型孔洞，即所述第二V型孔洞和第三V型孔洞，所述第二V型孔洞的开口尺寸大于所述第三V型孔洞的开口尺寸，所述第二V型孔洞的开口位置与所述第一V型孔洞的开口位置相匹配，所述第三V型孔洞的大小相同、分布均匀。优选地，所述第三V型孔洞的孔洞密度为2×108个/cm2-5×1011个/cm2。所述第二Si掺杂多孔GaN层302的上述结构能够更充分地释放外延层材料的应力，更有效地减少后续外延层材料受到大的应力而产生缺陷，从而提高外延层材料的质量。
在一种实施方式中，所述第二Si掺杂多孔GaN层302的厚度为10nm~500nm；所述第二Si掺杂多孔GaN层302的示例性厚度为50nm、100nm、150nm、200nm、250nm、300nm、350nm、400nm、450nm，但不限于此。在一种实施方式中，所述第二Si掺杂多孔GaN层302的Si掺杂浓度为5×1016atoms/cm3~2×1018atoms/cm3；优选地，所述第二Si掺杂多孔GaN层302的Si掺杂浓度为1×1017atoms/cm3~1×1018atoms/cm3。在一种实施方式中，所述第二Si掺杂多孔GaN层302的生长温度为1100℃~1250℃。所述第二Si掺杂多孔GaN层302为高温生长的低掺杂Si的多孔GaN层，本发明的多孔GaN结构采用两步生长，即先低温生长的低掺杂Si的多孔GaN层，再高温生长的低掺杂Si的多孔GaN层，这样能够获取高质量的外延材料。先低温生长是为了引入体缺陷V坑，以达到释放外延层材料应力的目的，从而提高外延层材料的质量。但在低温生长外延材料过程中，原子的迁移率低，更易引入缺陷从而影响外延材料的质量，因此低温生长的低掺杂Si的多孔GaN层不易生长过厚，后续通过搭配高温生长的低掺杂Si的多孔GaN层，进一步释放外延层材料应力。
在一种实施方式中，所述非掺杂GaN合并层303完全填充所述第二Si掺杂多孔GaN层302上孔洞；所述非掺杂GaN合并层303的厚度为0.2μm~2μm，所述非掺杂GaN合并层303的示例性厚度为0.5μm、1μm、1.5μm，但不限于此；所述非掺杂GaN合并层303的生长温度为1100℃~1250℃。所述非掺杂GaN合并层303为二维合并材料，在完全填充所述第二Si掺杂多孔GaN层302的孔洞过程中，部分位错缺陷将会不断的偏折、合并，降低外延层材料的位错密度，从而提高外延材料的质量。
在一种实施方式中，所述金属反射层304为Al层、Ga层、Mg层和In层中的一种或多种组合；可以理解的是，所述金属反射层304可以为Al层、Ga层、Mg层或In层，或者为Al、Ga混合层、Al、Ga、Mg混合层、Al、Ga、Mg、In混合层，此处不一一列举。在一种实施方式中，所述金属反射层304的厚度为2nm~200nm；所述金属反射层304的示例性厚度为50nm、100nm、150nm，但不限于此；所述金属反射层的生长温度为600℃~1200℃。在所述非掺杂GaN合并层303之后设计金属反射层304，所述金属反射层304的光学厚度满足发生反射光干涉极大的条件，能提高光的反射率，降低透过金属反射层进入底层材料中的光子数目。
在一种实施方式中，所述Si掺杂GaN层305的厚度为2μm~8μm；所述Si掺杂GaN层305的示例性厚度为3μm、4μm、5μm、6μm、7μm，但不限于此；所述Si掺杂GaN层305的Si掺杂浓度为3×1018atoms/cm3~5×1019atoms/cm3；所述Si掺杂GaN层305的生长温度为1100℃~1250℃。所述Si掺杂GaN层305为N型半导体层的主体材料，向发光二极管器件提供电子。
综合以上材料设计和制备工艺，采用本发明制备的LED外延片，可减少外延材料在生长过程中缺陷的产生，降低材料的位错密度，改善外延片材料的质量，从而提高发光二极管有源区中的辐射复合效率，即内量子效率，同时能够显著提高有源区中光子逸出体材料的占比，即提高芯片的光提取效率。
相应地，本发明提供了一种发光二极管外延片的制备方法，如图2所示，包括以下步骤：
S1、准备衬底100；
S2、在所述衬底100上依次沉积缓冲层200、N型半导体层300、应力释放层400、多量子阱发光层500、电子阻挡层600、P型半导体层700；
所述N型半导体层300包括依次层叠在所述缓冲层200上的第一Si掺杂多孔GaN层301、第二Si掺杂多孔GaN层302、非掺杂GaN合并层303、金属反射层304和Si掺杂GaN层305。
在一种实施方式中，所述第一Si掺杂多孔GaN层301采用下述方法制得：
在沉积所述第一Si掺杂多孔GaN层之前，向反应腔中通入H2和NH3气体，通入时间持续2min~5min，对缓冲层表面进行高温H2气处理，高温H2气处理的温度为950℃~1250℃，压力为100torr~500torr；
然后将反应室的温度控制在950℃~1150℃，压力控制在100torr~300torr，通入N源、Ga源、Si源，生长所述第一Si掺杂多孔GaN层；
所述第二Si掺杂多孔GaN层302采用下述方法制得：
在沉积所述第二Si掺杂多孔GaN层之前，向反应腔中通入H2和NH3气体，通入时间持续2min~5min，对所述第一Si掺杂多孔GaN层表面进行高温H2气处理，高温H2气处理的温度为950℃~1250℃，压力为100torr~500torr；
然后将反应室的温度控制在1100℃~1250℃，压力控制在100torr~300torr，通入N源、Ga源、Si源，生长所述第二Si掺杂多孔GaN层。
所述非掺杂GaN合并层303采用下述方法制得：
将反应室的温度控制在1100℃~1250℃，压力控制在100torr~300torr，通入N源、Ga源，生长所述非掺杂GaN合并层。
所述金属反射层304采用下述方法制得：
将反应室的温度控制在600℃~1200℃，压力控制在30torr~500torr，向反应腔内通入N2与H2以作为载气，通入金属源，生长所述金属反射层。
所述Si掺杂GaN层305采用下述方法制得：
将反应室的温度控制在1100℃~1250℃，压力控制在10torr~300torr，通入N源、Ga源、Si源，生长所述Si掺杂GaN层。
相应地，本发明还提供了一种LED，所述LED包括上述的发光二极管外延片。所述LED的光电效率得到有效提升，且其他项电学性能良好。
下面以具体实施例进一步说明本发明：
实施例1
本实施例提供一种发光二极管外延片，包括衬底，所述衬底上依次设有缓冲层、N型半导体层、应力释放层、多量子阱发光层、电子阻挡层、P型半导体层；
所述N型半导体层包括依次层叠在所述缓冲层上的第一Si掺杂多孔GaN层、第二Si掺杂多孔GaN层、非掺杂GaN合并层、金属反射层和Si掺杂GaN层。
所述第一Si掺杂多孔GaN层上设有贯穿所述第一Si掺杂多孔GaN层的第一V型孔洞，厚度为50nm，Si掺杂浓度为1×1017atoms/cm3，生长温度为1000℃。
所述第二Si掺杂多孔GaN层上设有贯穿所述第二Si掺杂多孔GaN层的第二V型孔洞和第三V型孔洞，所述第二V型孔洞的开口尺寸大于所述第三V型孔洞的开口尺寸，厚度为50nm，Si掺杂浓度为1×1017atoms/cm3，生长温度为1200℃。
所述非掺杂GaN合并层完全填充所述第二Si掺杂多孔GaN层上孔洞，厚度为1μm，生长温度为1200℃。
所述金属反射层为Al层，厚度为50nm。
所述Si掺杂GaN层的厚度为5μm，Si掺杂浓度为1×1019atoms/cm3，生长温度为1200℃。
实施例2
本实施例提供一种发光二极管外延片，包括衬底，所述衬底上依次设有缓冲层、N型半导体层、应力释放层、多量子阱发光层、电子阻挡层、P型半导体层；
所述N型半导体层包括依次层叠在所述缓冲层上的第一Si掺杂多孔GaN层、第二Si掺杂多孔GaN层、非掺杂GaN合并层、金属反射层和Si掺杂GaN层。
所述第一Si掺杂多孔GaN层上设有贯穿所述第一Si掺杂多孔GaN层的第一V型孔洞，厚度为500nm，Si掺杂浓度为5×1016atoms/cm3，生长温度为1000℃。
所述第二Si掺杂多孔GaN层上设有贯穿所述第二Si掺杂多孔GaN层的第二V型孔洞和第三V型孔洞，所述第二V型孔洞的开口尺寸大于所述第三V型孔洞的开口尺寸，厚度为500nm，Si掺杂浓度为5×1016atoms/cm3，生长温度为1200℃。
所述非掺杂GaN合并层完全填充所述第二Si掺杂多孔GaN层上孔洞，厚度为2μm，生长温度为1200℃。
所述金属反射层为Al层，厚度为200nm。
所述Si掺杂GaN层的厚度为8μm，Si掺杂浓度为3×1018atoms/cm3，生长温度为1200℃。
实施例3
本实施例提供一种发光二极管外延片，包括衬底，所述衬底上依次设有缓冲层、N型半导体层、应力释放层、多量子阱发光层、电子阻挡层、P型半导体层；
所述N型半导体层包括依次层叠在所述缓冲层上的第一Si掺杂多孔GaN层、第二Si掺杂多孔GaN层、非掺杂GaN合并层、金属反射层和Si掺杂GaN层。
所述第一Si掺杂多孔GaN层上设有贯穿所述第一Si掺杂多孔GaN层的第一V型孔洞，厚度为10nm，Si掺杂浓度为2×1018atoms/cm3，生长温度为1000℃。
所述第二Si掺杂多孔GaN层上设有贯穿所述第二Si掺杂多孔GaN层的第二V型孔洞和第三V型孔洞，所述第二V型孔洞的开口尺寸大于所述第三V型孔洞的开口尺寸，厚度为10nm，Si掺杂浓度为2×1018atoms/cm3，生长温度为1200℃。
所述非掺杂GaN合并层完全填充所述第二Si掺杂多孔GaN层上孔洞，厚度为0.2μm，生长温度为1200℃。
所述金属反射层为Al层，厚度为2nm。
所述Si掺杂GaN层的厚度为2μm，Si掺杂浓度为5×1019atoms/cm3，生长温度为1200℃。
对比例1
本对比例提供一种发光二极管外延片，包括衬底，所述衬底上依次设有缓冲层、N型半导体层、应力释放层、多量子阱发光层、电子阻挡层、P型半导体层，所述N型半导体层为Si掺杂GaN层。
对比例2
本对比例提供一种发光二极管外延片，与实施例1不同之处在于，不设有第一Si掺杂多孔GaN层和第二Si掺杂多孔GaN层，其余均与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片，与实施例1不同之处在于，不设有非掺杂GaN合并层，其余均与实施例1相同。
对比例4
本对比例提供一种发光二极管外延片，与实施例1不同之处在于，不设有金属反射层，其余均与实施例1相同。
以实施例1~实施例3和对比例1~对比例4制得发光二极管外延片使用相同芯片工艺条件制备成10mil×24mil芯片，分别抽取300颗LED芯片，在120mA/60mA电流下测试，以对比例1为参照，计算各实施例和对比例的发光效率提升率，具体测试结果如表1所示。
表1 实施例1~实施例3和对比例1~对比例4制得LED的性能测试结果
由上述结果可知，本发明提供的发光二极管外延片，其具有特定结构的N型半导体层。其中，XRD（002）数据可以表征螺位错，XRD（102）数据可以表征螺位错和刃位错的混合位错，XRD（002）或XRD（102）的数值越小说明位错密度越低，晶体质量越好。采用本发明制备的LED外延片，可减少外延材料在生长过程中缺陷的产生，降低材料的位错密度，改善外延片材料的质量，从而提高发光二极管有源区中的辐射复合效率，即内量子效率，同时能够显著提高有源区中光子逸出体材料的占比，即提高芯片的光提取效率。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (9)
1.一种发光二极管外延片，其特征在于，包括衬底，所述衬底上依次设有缓冲层、N型半导体层、应力释放层、多量子阱发光层、电子阻挡层、P型半导体层；
所述N型半导体层包括依次层叠在所述缓冲层上的第一Si掺杂多孔GaN层、第二Si掺杂多孔GaN层、非掺杂GaN合并层、金属反射层和Si掺杂GaN层；
所述第一Si掺杂多孔GaN层上设有贯穿所述第一Si掺杂多孔GaN层的第一V型孔洞；
所述第二Si掺杂多孔GaN层上设有贯穿所述第二Si掺杂多孔GaN层的第二V型孔洞和第三V型孔洞，所述第二V型孔洞的开口尺寸大于所述第三V型孔洞的开口尺寸；
所述第二V型孔洞的开口位置与所述第一V型孔洞的开口位置相匹配；
所述第一Si掺杂多孔GaN层的生长温度为950℃~1150℃；
所述第二Si掺杂多孔GaN层采用下述方法制得：
在沉积所述第二Si掺杂多孔GaN层之前，向反应腔中通入H2和NH3气体，通入时间持续2min~5min，对所述第一Si掺杂多孔GaN层表面进行高温H2气处理，高温H2气处理的温度为950℃~1250℃，压力为100torr~500torr；
然后将反应室的温度控制在1100℃~1250℃，压力控制在100torr~300torr，通入N源、Ga源、Si源，生长所述第二Si掺杂多孔GaN层。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述第一V型孔洞的孔洞密度为2×108个/cm2-5×1011个/cm2；
所述第一Si掺杂多孔GaN层的厚度为10nm~500nm；
所述第一Si掺杂多孔GaN层的Si掺杂浓度为5×1016atoms/cm3~2×1018atoms/cm3。
3.如权利要求1所述的发光二极管外延片，其特征在于，所述第二Si掺杂多孔GaN层的厚度为10nm~500nm；
所述第二Si掺杂多孔GaN层的Si掺杂浓度为5×1016atoms/cm3~2×1018atoms/cm3；
所述第二Si掺杂多孔GaN层的生长温度为1100℃~1250℃。
4.如权利要求1所述的发光二极管外延片，其特征在于，所述非掺杂GaN合并层完全填充所述第二Si掺杂多孔GaN层上孔洞；
所述非掺杂GaN合并层的厚度为0.2μm~2μm；
所述非掺杂GaN合并层的生长温度为1100℃~1250℃。
5.如权利要求1所述的发光二极管外延片，其特征在于，所述金属反射层为Al层、Ga层、Mg层和In层中的一种或多种组合；
所述金属反射层的厚度为2nm~200nm；
所述金属反射层的生长温度为600℃~1200℃。
6.如权利要求1所述的发光二极管外延片，其特征在于，所述Si掺杂GaN层的厚度为2μm~8μm；
所述Si掺杂GaN层的Si掺杂浓度为3×1018atoms/cm3~5×1019atoms/cm3；
所述Si掺杂GaN层的生长温度为1100℃~1250℃。
7.一种如权利要求1~6任一项所述的发光二极管外延片的制备方法，其特征在于，包括以下步骤：
S1、准备衬底；
S2、在所述衬底上依次沉积缓冲层、N型半导体层、应力释放层、多量子阱发光层、电子阻挡层、P型半导体层；
所述N型半导体层包括依次层叠在所述缓冲层上的第一Si掺杂多孔GaN层、第二Si掺杂多孔GaN层、非掺杂GaN合并层、金属反射层和Si掺杂GaN层。
8.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，所述第一Si掺杂多孔GaN层采用下述方法制得：
在沉积所述第一Si掺杂多孔GaN层之前，向反应腔中通入H2和NH3气体，通入时间持续2min~5min，对缓冲层表面进行高温H2气处理，高温H2气处理的温度为950℃~1250℃，压力为100torr~500torr；
然后将反应室的温度控制在950℃~1150℃，压力控制在100torr~300torr，通入N源、Ga源、Si源，生长所述第一Si掺杂多孔GaN层。
9.一种LED，其特征在于，所述LED包括如权利要求1~6任一项所述的发光二极管外延片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311394102.1A CN117153974B (zh) | 2023-10-26 | 2023-10-26 | 发光二极管外延片及其制备方法、led |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311394102.1A CN117153974B (zh) | 2023-10-26 | 2023-10-26 | 发光二极管外延片及其制备方法、led |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117153974A CN117153974A (zh) | 2023-12-01 |
| CN117153974B true CN117153974B (zh) | 2024-02-20 |
Family
ID=88884495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311394102.1A Active CN117153974B (zh) | 2023-10-26 | 2023-10-26 | 发光二极管外延片及其制备方法、led |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117153974B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010171427A (ja) * | 2009-01-21 | 2010-08-05 | National Chung Hsing Univ | 低欠陥密度を有するエピタキシャル構造およびその製造方法 |
| KR20140120681A (ko) * | 2013-04-04 | 2014-10-14 | 서울바이오시스 주식회사 | 개선된 정전 방전 특성을 갖는 질화물 반도체 소자 및 그 제조 방법 |
| CN105990481A (zh) * | 2015-03-19 | 2016-10-05 | 丰田合成株式会社 | 发光器件及其制造方法 |
| KR20170001138A (ko) * | 2015-06-25 | 2017-01-04 | 엘지이노텍 주식회사 | 자외선 발광소자, 발광소자 패키지 및 조명장치 |
| CN107873109A (zh) * | 2015-04-08 | 2018-04-03 | 韩国光技术院 | 氮化物系半导体发光元件及其制造方法 |
| JP2019165156A (ja) * | 2018-03-20 | 2019-09-26 | 株式会社デンソー | 半導体発光素子およびその製造方法 |
| CN111316452A (zh) * | 2019-09-30 | 2020-06-19 | 重庆康佳光电技术研究院有限公司 | 一种磊晶结构及其制备方法、led |
| CN114843379A (zh) * | 2022-05-25 | 2022-08-02 | 江苏第三代半导体研究院有限公司 | 基于图形化氮化物单晶衬底的发光二极管结构及制备方法 |
| CN115064625A (zh) * | 2022-06-17 | 2022-09-16 | 江苏第三代半导体研究院有限公司 | 半导体发光结构、其制备方法及应用 |
| CN115458650A (zh) * | 2022-11-10 | 2022-12-09 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN115777152A (zh) * | 2020-07-16 | 2023-03-10 | 普列斯半导体有限公司 | 应变弛豫层 |
| CN115911197A (zh) * | 2022-10-27 | 2023-04-04 | 安徽三安光电有限公司 | 一种发光二极管的外延结构及其制备方法 |
| CN116053369A (zh) * | 2023-03-31 | 2023-05-02 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
| CN116469976A (zh) * | 2023-04-21 | 2023-07-21 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
| CN116632136A (zh) * | 2023-06-28 | 2023-08-22 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101164026B1 (ko) * | 2007-07-12 | 2012-07-18 | 삼성전자주식회사 | 질화물계 반도체 발광소자 및 그 제조방법 |
| KR102320022B1 (ko) * | 2017-03-09 | 2021-11-02 | 서울바이오시스 주식회사 | 반도체 발광 소자 |
| JP7167330B2 (ja) * | 2018-07-12 | 2022-11-08 | 江西兆馳半導体有限公司 | 光取出し効率を向上させるための紫外ｌｅｄチップ及びその製造方法 |
-
2023
- 2023-10-26 CN CN202311394102.1A patent/CN117153974B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010171427A (ja) * | 2009-01-21 | 2010-08-05 | National Chung Hsing Univ | 低欠陥密度を有するエピタキシャル構造およびその製造方法 |
| KR20140120681A (ko) * | 2013-04-04 | 2014-10-14 | 서울바이오시스 주식회사 | 개선된 정전 방전 특성을 갖는 질화물 반도체 소자 및 그 제조 방법 |
| CN105990481A (zh) * | 2015-03-19 | 2016-10-05 | 丰田合成株式会社 | 发光器件及其制造方法 |
| CN107873109A (zh) * | 2015-04-08 | 2018-04-03 | 韩国光技术院 | 氮化物系半导体发光元件及其制造方法 |
| KR20170001138A (ko) * | 2015-06-25 | 2017-01-04 | 엘지이노텍 주식회사 | 자외선 발광소자, 발광소자 패키지 및 조명장치 |
| JP2019165156A (ja) * | 2018-03-20 | 2019-09-26 | 株式会社デンソー | 半導体発光素子およびその製造方法 |
| CN111316452A (zh) * | 2019-09-30 | 2020-06-19 | 重庆康佳光电技术研究院有限公司 | 一种磊晶结构及其制备方法、led |
| CN115777152A (zh) * | 2020-07-16 | 2023-03-10 | 普列斯半导体有限公司 | 应变弛豫层 |
| CN114843379A (zh) * | 2022-05-25 | 2022-08-02 | 江苏第三代半导体研究院有限公司 | 基于图形化氮化物单晶衬底的发光二极管结构及制备方法 |
| CN115064625A (zh) * | 2022-06-17 | 2022-09-16 | 江苏第三代半导体研究院有限公司 | 半导体发光结构、其制备方法及应用 |
| CN115911197A (zh) * | 2022-10-27 | 2023-04-04 | 安徽三安光电有限公司 | 一种发光二极管的外延结构及其制备方法 |
| CN115458650A (zh) * | 2022-11-10 | 2022-12-09 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN116053369A (zh) * | 2023-03-31 | 2023-05-02 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
| CN116469976A (zh) * | 2023-04-21 | 2023-07-21 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
| CN116632136A (zh) * | 2023-06-28 | 2023-08-22 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
Non-Patent Citations (1)
| Title |
|---|
| 中高温GaN插入层厚度对蓝光LED光电性能的影响;刘青明;卢太平;朱亚丹;韩丹;董海亮;尚林;赵广洲;赵晨;周小润;翟光美;贾志刚;梁建;马淑芳;薛晋波;李学敏;许并社;;发光学报(第07期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117153974A (zh) | 2023-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116053369B (zh) | 发光二极管外延片及其制备方法 | |
| CN110718612B (zh) | 发光二极管外延片及其制造方法 | |
| CN115188863B (zh) | 发光二极管外延片及其制备方法 | |
| CN115458650A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN113690350B (zh) | 微型发光二极管外延片及其制造方法 | |
| CN116190519B (zh) | 发光二极管外延片及其制备方法、led | |
| CN116072780B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116525735B (zh) | 一种发光二极管外延片及制备方法 | |
| CN108447952B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN116344695A (zh) | 发光二极管外延片及其制备方法、led | |
| CN114883460A (zh) | 发光二极管外延片及其制备方法 | |
| CN116845153A (zh) | 一种高光效发光二极管外延片、制备方法及led | |
| CN116845164B (zh) | 发光二极管外延片及其制备方法、led | |
| CN115295693A (zh) | 一种发光二极管外延片及其制备方法 | |
| CN117253950A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117133841B (zh) | InGaN基绿光发光二极管外延片及其制备方法、LED | |
| CN116344684B (zh) | 一种发光二极管制备方法及二极管 | |
| CN117199203A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117153964A (zh) | 深紫外发光二极管外延片及其制备方法、深紫外led | |
| CN115084329B (zh) | 一种应用于Si衬底上的LED外延片及其生长方法 | |
| CN116487493A (zh) | 发光二极管外延片及其制备方法、led芯片 | |
| CN116314515A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN114373838B (zh) | 带量子垒层硅掺杂结构的led外延片、生长方法及其制造方法 | |
| CN117153974B (zh) | 发光二极管外延片及其制备方法、led | |
| CN115332407A (zh) | 一种发光二极管外延片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |