CN116845164B - 发光二极管外延片及其制备方法、led - Google Patents
发光二极管外延片及其制备方法、led Download PDFInfo
- Publication number
- CN116845164B CN116845164B CN202311108416.0A CN202311108416A CN116845164B CN 116845164 B CN116845164 B CN 116845164B CN 202311108416 A CN202311108416 A CN 202311108416A CN 116845164 B CN116845164 B CN 116845164B
- Authority
- CN
- China
- Prior art keywords
- layer
- reaction chamber
- source
- controlling
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 70
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 9
- 230000000903 blocking effect Effects 0.000 claims abstract description 8
- 150000002739 metals Chemical class 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 31
- 230000008021 deposition Effects 0.000 claims description 27
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 abstract description 29
- 238000000605 extraction Methods 0.000 abstract description 10
- 235000012431 wafers Nutrition 0.000 description 26
- 230000000052 comparative effect Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 230000031700 light absorption Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004038 photonic crystal Substances 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
本发明公开了一种发光二极管外延片及其制备方法、LED，所述发光二极管外延片包括衬底，所述衬底上依次设有缓冲层、N型半导体层、应力释放层、多量子阱层、电子阻挡层、P型半导体层；所述缓冲层包括依次沉积在所述衬底上的金属反射层、AlGaN层、多孔AlN层、AlN合并层和Si掺杂AlGaN层，所述金属反射层包括Al、Ga、In、Mg金属中的一种或几种的组合；所述N型半导体层包括依次沉积在所述缓冲层上的多孔GaN层、GaN合并层和Si掺杂GaN层。本发明提供的发光二极管外延片能够提高有源区中光子逸出体材料的占比，即提高芯片的光提取效率，从而提高发光二极管的发光效率。
Description
技术领域
本发明涉及光电技术领域，尤其涉及一种发光二极管外延片及其制备方法、LED。
背景技术
发光二极管简称LED，是一种将电能直接转化为光能的半导体发光器件，具有较高的转换效率。为了获得高亮度的LED，关键要提高器件的内量子效率和外量子效率。目前蓝光GaN基的LED内量子效率可达80％以上，但大功率LED芯片的外量子效率通常只有40％左右。制约外量子效率提高的主要因素是芯片的光提取效率较低，这是因为GaN材料的折射率(n=2.5)与空气的折射率(n=1)和蓝宝石衬底的折射率(n＝1.75)相差较大，导致空气与GaN界面以及蓝宝石与GaN界面发生全反射的临界角分别只有23.6°和44.4°，有源区产生的光只有少数能够逃逸出体材料。为了提高芯片的光提取效率，目前国内外采用的主要技术方案有生长分布布拉格反射层(DBR)结构、图形化衬底（PSS）技术、表面粗化技术和光子晶体技术等。PSS对图形的规则度要求很高，加之蓝宝石衬底比较坚硬，无论是干法刻蚀还是湿法刻蚀工艺，在整片图形的一致性和均匀性上都有一定的难度，且制作过程对设备和工艺要求很高，导致成本偏高。DBR和光子晶体制作工艺相对复杂、成本较高，而表面粗化技术采用干法刻蚀或者湿法腐蚀工艺，也存在很大挑战。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片，其能够提高有源区中光子逸出体材料的占比，即提高芯片的光提取效率，从而提高发光二极管的发光效率。
本发明所要解决的技术问题还在于，提供一种发光二极管外延片的制备方法，其工艺简单，能够稳定制得发光效率良好的发光二极管外延片。
为了解决上述技术问题，本发明提供了一种发光二极管外延片，包括衬底，所述衬底上依次设有缓冲层、N型半导体层、应力释放层、多量子阱层、电子阻挡层、P型半导体层；
所述缓冲层包括依次沉积在所述衬底上的金属反射层、AlGaN层、多孔AlN层、AlN合并层和Si掺杂AlGaN层，所述金属反射层包括Al、Ga、In、Mg金属中的一种或几种的组合；
所述N型半导体层包括依次沉积在所述缓冲层上的多孔GaN层、GaN合并层和Si掺杂GaN层。
在一种实施方式中，所述金属反射层的厚度为1nm~10nm；
所述AlGaN层的厚度为20nm~40nm；
所述AlGaN层的Al组分为0~0.6；
所述Si掺杂AlGaN层的厚度为2nm~20nm；
所述Si掺杂AlGaN层的Al组分为0~0.6；
所述Si掺杂AlGaN层的Si掺杂浓度为5×1016atoms/cm3~2×1018atoms/cm3。
在一种实施方式中，所述多孔AlN层的厚度为1nm~20nm；
所述多孔AlN层上设有贯穿所述多孔AlN层的V型孔洞，V型孔洞的密度为2×108/cm2-5×1011/cm2；
所述AlN合并层填充所述多孔AlN层的孔洞；
所述AlN合并层的厚度为5nm~200nm。
在一种实施方式中，所述多孔GaN层的厚度为10nm~500nm；
所述多孔GaN层上设有贯穿所述多孔GaN层的V型孔洞，V型孔洞的密度为2×107/cm2-5×1010/cm2；
所述多孔GaN层的Si掺杂浓度为5×1016atoms/cm3~2×1018atoms/cm3；
所述GaN合并层填充所述多孔GaN层的孔洞；
所述GaN合并层的厚度为0.2μm~2μm。
在一种实施方式中，所述Si掺杂GaN层的厚度为2μm~8μm；
所述Si掺杂GaN层的Si掺杂浓度为3×1018atoms/cm3~5×1019atoms/cm3。
为解决上述技术问题，本发明提供了一种发光二极管外延片的制备方法，包括以下步骤：
S1、准备衬底；
S2、在所述衬底上依次沉积缓冲层、N型半导体层、应力释放层、多量子阱层、电子阻挡层、P型半导体层；
所述缓冲层包括依次沉积在所述衬底上的金属反射层、AlGaN层、多孔AlN层、AlN合并层和Si掺杂AlGaN层，所述金属反射层包括Al、Ga、In、Mg金属中的一种或几种的组合；
所述N型半导体层包括依次沉积在所述缓冲层上的多孔GaN层、GaN合并层和Si掺杂GaN层。
在一种实施方式中，所述缓冲层采用下述方法制得：
将反应室温度控制在750℃~1200℃，反应室压力控制在30torr~500torr，通入Al源、Ga源、In源、Mg源中的一种或几种的组合，完成所述金属反射层的沉积；
将反应室温度控制在800℃~1000℃，反应室压力控制在100torr~500torr，通入Al源、Ga源、N源，完成所述AlGaN层的沉积；
将反应室温度控制在800℃~1050℃，反应室压力控制在50torr~200torr，通入Al源、N源，完成所述多孔AlN层的沉积；
将反应室温度控制在1050℃~1300℃，反应室压力控制在50torr~200torr，通入Al源、N源，完成所述AlN合并层的沉积；
将反应室温度控制在1000℃~1250℃，反应室压力控制在50torr~200torr，通入Al源、Ga源、N源、Si源中的一种或几种的组合，完成所述Si掺杂AlGaN层的沉积。
在一种实施方式中，所述AlGaN层完成沉积后，将反应室温度控制在850℃~1050℃，反应室压力控制在100torr~500torr，通入H2和NH3气体对所述AlGaN层处理1min~5min；
所述Si掺杂AlGaN层完成沉积后，将反应室温度控制在950℃~1250℃，反应室压力控制在100torr~500torr，通入H2和NH3气体对所述Si掺杂AlGaN层处理2min~5min。
在一种实施方式中，所述N型半导体层采用下述方法制得：
将反应室温度控制在950℃~1150℃，反应室压力控制在100torr~300torr，通入Ga源、N源、Si源，完成所述多孔GaN层的沉积；
将反应室温度控制在1100℃~1250℃，反应室压力控制在10torr~300torr，通入Ga源、N源，完成所述GaN合并层的沉积；
将反应室温度控制在1100℃~1250℃，反应室压力控制在100torr~300torr，通入Ga源、N源、Si源中的一种或几种的组合，完成所述Si掺杂GaN层的沉积。
相应地，本发明还提供了一种LED，所述LED包括上述的发光二极管外延片。
实施本发明，具有如下有益效果：
本发明提供的发光二极管外延片，其在衬底上设有具有特定结构的缓冲层和N型半导体层，所述缓冲层包括依次沉积在所述衬底上的金属反射层、AlGaN层、多孔AlN层、AlN合并层和Si掺杂AlGaN层，所述金属反射层包括Al、Ga、In、Mg金属中的一种或几种的组合；所述N型半导体层包括依次沉积在所述缓冲层上的多孔GaN层、GaN合并层和Si掺杂GaN层。
本发明基于上述对缓冲层和N型半导体层的结构和工艺设计，一者将底层设计为两次开孔、两次合并的底层结构，能够有效的释放由外延材料各子层之间晶格失配和热失配带来的失配应力，且在两次合并过程中材料中的位错缺陷会不断的偏折、合并，降低外延层材料的位错密度，从而提高外延材料的质量。二者，于外延衬底上设计有金属反射层，所述金属反射层可避免衬底材料的光吸收损耗，并发生全反射提高光的出射率效率。而且，在沉积N型半导体层之前采用H2和NH3气体对外延层表面进行处理，从而形成表面凹凸不平的气体处理粗化层，能减少面内全反射，更有效地提高GaN基LED的光提取效率。综合以上工艺，本发明制备得到的外延片，能够显著改善外延片材料的质量，并提高有源区中光子逸出体材料的占比，即提高芯片的光提取效率，从而提高发光二极管的发光效率。
附图说明
图1为本发明提供的发光二极管外延片的结构示意图；
图2为本发明提供的发光二极管外延片的制备方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
除非另外说明或存在矛盾之处，本文中使用的术语或短语具有以下含义：
本发明中，“优选”仅为描述效果更好的实施方式或实施例，应当理解，并不构成对本发明保护范围的限制。
本发明中，以开放式描述的技术特征中，包括所列举特征组成的封闭式技术方案，也包括包含所列举特征的开放式技术方案。
本发明中，涉及到数值区间，如无特别说明，则包括数值区间的两个端点。
为解决上述问题，本发明提供了一种发光二极管外延片，如图1所示，包括衬底1，所述衬底1上依次设有缓冲层2、N型半导体层3、应力释放层4、多量子阱层5、电子阻挡层6、P型半导体层7；
所述缓冲层2包括依次沉积在所述衬底1上的金属反射层21、AlGaN层22、多孔AlN层23、AlN合并层24和Si掺杂AlGaN层25，所述金属反射层21包括Al、Ga、In、Mg金属中的一种或几种的组合；
所述N型半导体层3包括依次沉积在所述缓冲层2上的多孔GaN层31、GaN合并层32和Si掺杂GaN层33。
所述缓冲层2的具体结构如下：
在一种实施方式中，所述金属反射层21的厚度为1nm~10nm；优选地，所述金属反射层21的厚度为2nm~8nm。本发明在外延衬底上设计有金属反射层，所述金属反射层的光学厚度要满足发生反射光干涉极大的条件，这样可避免衬底材料的光吸收损耗，并发生全反射提高光的出射率效率。
在一种实施方式中，所述AlGaN层22的Al组分为0~0.6，示例性所述AlGaN层22的Al组分为0.1、0.2、0.3、0.4、0.5，但不限于此。在一种实施方式中，所述AlGaN层22的厚度为20nm~40nm；优选地，所述AlGaN层22的厚度为25nm~35nm。在一种实施方式中，所述AlGaN层22完成沉积后，将反应室温度控制在850℃~1050℃，反应室压力控制在100torr~500torr，通入H2和NH3气体对所述AlGaN层22处理1min~5min。经过处理的所述AlGaN层22表面会变粗糙，形成岛状结构。
在一种实施方式中，所述多孔AlN层23的厚度为1nm~20nm；优选地，所述多孔AlN层23的厚度为5nm~15nm。在一种实施方式中，所述多孔AlN层23上设有贯穿所述多孔AlN层23的V型孔洞，V型孔洞的密度为2×108/cm2-5×1011/cm2；优选地，V型孔洞的密度为1×109/cm2-1×1010/cm2。所述AlN合并层24填充所述多孔AlN层23的孔洞；在一种实施方式中，所述AlN合并层24的厚度为5nm~200nm；优选地，所述AlN合并层24的厚度为10nm~150nm。所述缓冲层上的所述AlN合并层搭配所述多孔AlN层，通过开孔合并的过程能够有效的释放由外延材料各子层之间晶格失配和热失配带来的失配应力，且在合并过程中材料中的位错缺陷会不断的偏折、合并，降低外延层材料的位错密度，从而提高外延材料的质量。
在一种实施方式中，所述Si掺杂AlGaN层25的厚度为2nm~20nm；优选地，所述Si掺杂AlGaN层25的厚度为5nm~15nm。在一种实施方式中，所述Si掺杂AlGaN层25的Al组分为0~0.6；示例性所述Si掺杂AlGaN层25的Al组分为0.1、0.2、0.3、0.4、0.5，但不限于此。在一种实施方式中，所述Si掺杂AlGaN层25的Si掺杂浓度为5×1016atoms/cm3~2×1018atoms/cm3；优选地，所述Si掺杂AlGaN层25的Si掺杂浓度为1×1017atoms/cm3~1×1018atoms/cm3。在一种实施方式中，所述Si掺杂AlGaN层25完成沉积后，将反应室温度控制在950℃~1250℃，反应室压力控制在100torr~500torr，通入H2和NH3气体对所述Si掺杂AlGaN层25处理2min~5min。经过处理的Si掺杂AlGaN层25表面结晶质量差的材料将被分解，形成凹凸不平的粗糙表面，这样有利于减少面内全反射，更有效的提高GaN基LED的光提取效率。
所述N型半导体层3的具体结构如下：
在一种实施方式中，所述多孔GaN层31的厚度为10nm~500nm；优选地，所述多孔GaN层31的厚度为50nm~450nm。在一种实施方式中，所述多孔GaN层31上设有贯穿所述多孔GaN层31的V型孔洞，V型孔洞的密度为2×107/cm2-5×1010/cm2；优选地，V型孔洞的密度为1×108/cm2-1×1010/cm2。在一种实施方式中，所述多孔GaN层31的Si掺杂浓度为5×1016atoms/cm3~2×1018atoms/cm3；优选地，所述多孔GaN层31的Si掺杂浓度为1×1017atoms/cm3~1×1018atoms/cm3。所述GaN合并层32填充所述多孔GaN层31的孔洞；在一种实施方式中，所述GaN合并层32的厚度为0.2μm~2μm；优选地，所述GaN合并层32的厚度为0.5μm~1.5μm。所述GaN合并层搭配所述多孔GaN层，通过开孔合并的过程能够有效的释放由外延材料各子层之间晶格失配和热失配带来的失配应力，且在合并过程中材料中的位错缺陷会不断的偏折、合并，降低外延层材料的位错密度，从而提高外延材料的质量。
在一种实施方式中，所述Si掺杂GaN层33的厚度为2μm~8μm；优选地，所述Si掺杂GaN层33的厚度为3μm~7μm。在一种实施方式中，所述Si掺杂GaN层33的Si掺杂浓度为3×1018atoms/cm3~5×1019atoms/cm3；优选地，所述Si掺杂GaN层33的Si掺杂浓度为5×1018atoms/cm3~1×1019atoms/cm3。
综上，本发明基于上述对缓冲层和N型半导体层的结构和工艺设计，一者将底层设计为两次开孔、两次合并的底层结构，能够有效的释放由外延材料各子层之间晶格失配和热失配带来的失配应力，且在两次合并过程中材料中的位错缺陷会不断的偏折、合并，降低外延层材料的位错密度，从而提高外延材料的质量。二者，于外延衬底上设计有金属反射层，所述金属反射层可避免衬底材料的光吸收损耗，并发生全反射提高光的出射率效率。而且，在沉积N型半导体层之前采用H2和NH3气体对外延层表面进行处理，从而形成表面凹凸不平的气体处理粗化层，能减少面内全反射，更有效地提高GaN基LED的光提取效率。综合以上工艺，本发明制备得到的外延片，能够显著改善外延片材料的质量，并提高有源区中光子逸出体材料的占比，即提高芯片的光提取效率，从而提高发光二极管的发光效率。
相应地，本发明提供了一种发光二极管外延片的制备方法，如图2所示，包括以下步骤：
S1、准备衬底1；
S2、在所述衬底1上依次沉积缓冲层2、N型半导体层3、应力释放层4、多量子阱层5、电子阻挡层6、P型半导体层7。
在一种实施方式中，所述缓冲层采用下述方法制得：
将反应室温度控制在750℃~1200℃，反应室压力控制在30torr~500torr，通入Al源、Ga源、In源、Mg源中的一种或几种的组合，完成所述金属反射层的沉积；
将反应室温度控制在800℃~1000℃，反应室压力控制在100torr~500torr，通入Al源、Ga源、N源，完成所述AlGaN层的沉积；
将反应室温度控制在800℃~1050℃，反应室压力控制在50torr~200torr，通入Al源、N源，完成所述多孔AlN层的沉积；
将反应室温度控制在1050℃~1300℃，反应室压力控制在50torr~200torr，通入Al源、N源，完成所述AlN合并层的沉积；
将反应室温度控制在1000℃~1250℃，反应室压力控制在50torr~200torr，通入Al源、Ga源、N源、Si源中的一种或几种的组合，完成所述Si掺杂AlGaN层的沉积。
在一种实施方式中，所述AlGaN层完成沉积后，将反应室温度控制在850℃~1050℃，反应室压力控制在100torr~500torr，通入H2和NH3气体对所述AlGaN层处理1min~5min；
所述Si掺杂AlGaN层完成沉积后，将反应室温度控制在950℃~1250℃，反应室压力控制在100torr~500torr，通入H2和NH3气体对所述Si掺杂AlGaN层处理2min~5min。
在一种实施方式中，所述N型半导体层采用下述方法制得：
将反应室温度控制在950℃~1150℃，反应室压力控制在100torr~300torr，通入Ga源、N源、Si源，完成所述多孔GaN层的沉积；
将反应室温度控制在1100℃~1250℃，反应室压力控制在10torr~300torr，通入Ga源、N源，完成所述GaN合并层的沉积；
将反应室温度控制在1100℃~1250℃，反应室压力控制在100torr~300torr，通入Ga源、N源、Si源中的一种或几种的组合，完成所述Si掺杂GaN层的沉积。
相应地，本发明还提供了一种LED，所述LED包括上述的发光二极管外延片。所述LED的光电效率得到有效提升，且其他项电学性能良好。
下面以具体实施例进一步说明本发明：
实施例1
本实施例提供一种发光二极管外延片，包括衬底，所述衬底上依次设有缓冲层、N型半导体层、应力释放层、多量子阱层、电子阻挡层、P型半导体层；
所述缓冲层包括依次沉积在所述衬底上的金属反射层、AlGaN层、多孔AlN层、AlN合并层和Si掺杂AlGaN层，所述金属反射层包括Al、Ga、In、Mg金属中的一种或几种的组合；
所述N型半导体层包括依次沉积在所述缓冲层上的多孔GaN层、GaN合并层和Si掺杂GaN层。
所述金属反射层为Al、Ga、In混合层，厚度为5nm；
所述AlGaN层的厚度为30nm，Al组分为0.3；
所述Si掺杂AlGaN层的厚度为10nm，Al组分为0.3，Si掺杂浓度为1×1017atoms/cm3。
所述多孔AlN层的厚度为10nm，上设有贯穿所述多孔AlN层的V型孔洞，V型孔洞的密度为1×109/cm2。
所述AlN合并层填充所述多孔AlN层的孔洞，厚度为50nm。
所述多孔GaN层的厚度为100nm，上设有贯穿所述多孔GaN层的V型孔洞，V型孔洞的密度为1×109/cm2，Si掺杂浓度为1×1017atoms/cm3。
所述GaN合并层填充所述多孔GaN层的孔洞，厚度为1μm。
所述Si掺杂GaN层的厚度为5μm，Si掺杂浓度为1×1019atoms/cm3。
所述AlGaN层完成沉积后，将反应室温度控制在1000℃，反应室压力控制在200torr，通入H2和NH3气体对所述AlGaN层处理3min；所述Si掺杂AlGaN层完成沉积后，将反应室温度控制在1200℃，反应室压力控制在200torr，通入H2和NH3气体对所述Si掺杂AlGaN层处理3min。
实施例2
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述金属反射层为Ga、In混合层，厚度为1nm；所述多孔AlN层的厚度为5nm，上设有贯穿所述多孔AlN层的V型孔洞，V型孔洞的密度为5×108/cm2。其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述金属反射层为Mg、In混合层，厚度为10nm；所述多孔GaN层的厚度为400nm，上设有贯穿所述多孔GaN层的V型孔洞，V型孔洞的密度为1×1010/cm2。其余均与实施例1相同。
对比例1
本对比例提供一种发光二极管外延片，与实施例1的不同之处在于：缓冲层为厚度与实施例1相同的AlN层，其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片，与实施例1的不同之处在于：N型半导体层为厚度与实施例1相同的N型GaN层，其余均与实施例1相同。
以实施例1~实施例3和对比例1-对比例2制得发光二极管外延片使用相同芯片工艺条件制备成成10 mil*24 mil芯片，分别抽取300颗LED芯片，在在120 mA/ 60 mA电流下测试各项性能，具体测试结果如表1所示。
表1实施例1~实施例3和对比例1-对比例2制得LED的性能测试结果
由上述结果可知，本发明提供的发光二极管外延片，能够显著改善外延片材料的质量，并提高有源区中光子逸出体材料的占比，即提高芯片的光提取效率，从而提高发光二极管的发光效率。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (9)
1.一种发光二极管外延片，其特征在于，包括衬底，所述衬底上依次设有缓冲层、N型半导体层、应力释放层、多量子阱层、电子阻挡层、P型半导体层；
所述缓冲层包括依次沉积在所述衬底上的金属反射层、AlGaN层、多孔AlN层、AlN合并层和Si掺杂AlGaN层，所述金属反射层包括Al、Ga、In、Mg金属中的一种或几种的组合；
所述N型半导体层包括依次沉积在所述缓冲层上的多孔GaN层、GaN合并层和Si掺杂GaN层；
所述金属反射层的厚度为1nm~10nm；
所述多孔AlN层上设有贯穿所述多孔AlN层的V型孔洞，V型孔洞的密度为2×108/cm2-5×1011/cm2；
所述AlN合并层填充所述多孔AlN层的孔洞；
所述多孔GaN层上设有贯穿所述多孔GaN层的V型孔洞，V型孔洞的密度为2×107/cm2-5×1010/cm2；
所述GaN合并层填充所述多孔GaN层的孔洞；
所述AlGaN层完成沉积后，将反应室温度控制在850℃~1050℃，反应室压力控制在100torr~500torr，通入H2和NH3气体对所述AlGaN层处理1min~5min；
所述Si掺杂AlGaN层完成沉积后，将反应室温度控制在950℃~1250℃，反应室压力控制在100torr~500torr，通入H2和NH3气体对所述Si掺杂AlGaN层处理2min~5min。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述AlGaN层的厚度为20nm~40nm；
所述AlGaN层的Al组分为0~0.6；
所述Si掺杂AlGaN层的厚度为2nm~20nm；
所述Si掺杂AlGaN层的Al组分为0~0.6；
所述Si掺杂AlGaN层的Si掺杂浓度为5×1016atoms/cm3~2×1018atoms/cm3。
3.如权利要求1所述的发光二极管外延片，其特征在于，所述多孔AlN层的厚度为1nm~20nm；
所述AlN合并层的厚度为5nm~200nm。
4.如权利要求1所述的发光二极管外延片，其特征在于，所述多孔GaN层的厚度为10nm~500nm；
所述多孔GaN层的Si掺杂浓度为5×1016atoms/cm3~2×1018atoms/cm3；
所述GaN合并层的厚度为0.2μm~2μm。
5.如权利要求1所述的发光二极管外延片，其特征在于，所述Si掺杂GaN层的厚度为2μm~8μm；
所述Si掺杂GaN层的Si掺杂浓度为3×1018atoms/cm3~5×1019atoms/cm3。
6.一种如权利要求1~5任一项所述的发光二极管外延片的制备方法，其特征在于，包括以下步骤：
S1、准备衬底；
S2、在所述衬底上依次沉积缓冲层、N型半导体层、应力释放层、多量子阱层、电子阻挡层、P型半导体层；
所述缓冲层包括依次沉积在所述衬底上的金属反射层、AlGaN层、多孔AlN层、AlN合并层和Si掺杂AlGaN层，所述金属反射层包括Al、Ga、In、Mg金属中的一种或几种的组合；
所述N型半导体层包括依次沉积在所述缓冲层上的多孔GaN层、GaN合并层和Si掺杂GaN层。
7.如权利要求6所述的发光二极管外延片的制备方法，其特征在于，所述缓冲层采用下述方法制得：
将反应室温度控制在750℃~1200℃，反应室压力控制在30torr~500torr，通入Al源、Ga源、In源、Mg源中的一种或几种的组合，完成所述金属反射层的沉积；
将反应室温度控制在800℃~1000℃，反应室压力控制在100torr~500torr，通入Al源、Ga源、N源，完成所述AlGaN层的沉积；
所述AlGaN层完成沉积后，将反应室温度控制在850℃~1050℃，反应室压力控制在100torr~500torr，通入H2和NH3气体对所述AlGaN层处理1min~5min；
将反应室温度控制在800℃~1050℃，反应室压力控制在50torr~200torr，通入Al源、N源，完成所述多孔AlN层的沉积；
将反应室温度控制在1050℃~1300℃，反应室压力控制在50torr~200torr，通入Al源、N源，完成所述AlN合并层的沉积；
将反应室温度控制在1000℃~1250℃，反应室压力控制在50torr~200torr，通入Al源、Ga源、N源、Si源，完成所述Si掺杂AlGaN层的沉积。
8.如权利要求6所述的发光二极管外延片的制备方法，其特征在于，所述N型半导体层采用下述方法制得：
所述Si掺杂AlGaN层完成沉积后，将反应室温度控制在950℃~1250℃，反应室压力控制在100torr~500torr，通入H2和NH3气体对所述Si掺杂AlGaN层处理2min~5min；
将反应室温度控制在950℃~1150℃，反应室压力控制在100torr~300torr，通入Ga源、N源、Si源，完成所述多孔GaN层的沉积；
将反应室温度控制在1100℃~1250℃，反应室压力控制在10torr~300torr，通入Ga源、N源，完成所述GaN合并层的沉积；
将反应室温度控制在1100℃~1250℃，反应室压力控制在100torr~300torr，通入Ga源、N源、Si源，完成所述Si掺杂GaN层的沉积。
9.一种LED，其特征在于，所述LED包括如权利要求1~5任一项所述的发光二极管外延片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311108416.0A CN116845164B (zh) | 2023-08-31 | 2023-08-31 | 发光二极管外延片及其制备方法、led |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311108416.0A CN116845164B (zh) | 2023-08-31 | 2023-08-31 | 发光二极管外延片及其制备方法、led |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116845164A CN116845164A (zh) | 2023-10-03 |
| CN116845164B true CN116845164B (zh) | 2023-12-08 |
Family
ID=88165587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311108416.0A Active CN116845164B (zh) | 2023-08-31 | 2023-08-31 | 发光二极管外延片及其制备方法、led |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116845164B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117133841B (zh) * | 2023-10-26 | 2024-01-30 | 江西兆驰半导体有限公司 | InGaN基绿光发光二极管外延片及其制备方法、LED |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102983231A (zh) * | 2012-11-05 | 2013-03-20 | 江苏威纳德照明科技有限公司 | 具有四方环状结构反射层氮化镓基发光二极管 |
| CN202977517U (zh) * | 2012-06-05 | 2013-06-05 | 上海施科特光电材料有限公司 | 一种氮化物led结构 |
| CN103762286A (zh) * | 2013-08-09 | 2014-04-30 | 青岛杰生电气有限公司 | 高光萃取效率发光器件 |
| CN104916771A (zh) * | 2014-03-12 | 2015-09-16 | 山东浪潮华光光电子股份有限公司 | 一种换衬底的正装GaN基发光二极管及其制备方法 |
| CN105428477A (zh) * | 2015-12-26 | 2016-03-23 | 中国电子科技集团公司第十三研究所 | GaN基LED外延片及其制备方法 |
| CN106952988A (zh) * | 2017-03-22 | 2017-07-14 | 合肥工业大学 | 一种氮化铝复合缓冲层及制备方法及氮化镓基半导体器件 |
| CN112510129A (zh) * | 2020-11-10 | 2021-03-16 | 晶能光电（江西）有限公司 | GaN基垂直LED芯片及其制备方法 |
| CN113284994A (zh) * | 2021-03-30 | 2021-08-20 | 华灿光电（浙江）有限公司 | 深紫外发光二极管的外延片及其制备方法 |
| CN114725259A (zh) * | 2022-04-08 | 2022-07-08 | 江西兆驰半导体有限公司 | 发光二极管外延片及其外延生长方法、发光二极管芯片 |
| CN115458650A (zh) * | 2022-11-10 | 2022-12-09 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN115799417A (zh) * | 2023-02-13 | 2023-03-14 | 江西兆驰半导体有限公司 | 一种紫外发光二极管及其制备方法 |
| CN116581222A (zh) * | 2023-07-14 | 2023-08-11 | 江苏第三代半导体研究院有限公司 | 深紫外半导体发光器件、其制作方法及深紫外消杀装置 |
-
2023
- 2023-08-31 CN CN202311108416.0A patent/CN116845164B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202977517U (zh) * | 2012-06-05 | 2013-06-05 | 上海施科特光电材料有限公司 | 一种氮化物led结构 |
| CN102983231A (zh) * | 2012-11-05 | 2013-03-20 | 江苏威纳德照明科技有限公司 | 具有四方环状结构反射层氮化镓基发光二极管 |
| CN103762286A (zh) * | 2013-08-09 | 2014-04-30 | 青岛杰生电气有限公司 | 高光萃取效率发光器件 |
| CN104916771A (zh) * | 2014-03-12 | 2015-09-16 | 山东浪潮华光光电子股份有限公司 | 一种换衬底的正装GaN基发光二极管及其制备方法 |
| CN105428477A (zh) * | 2015-12-26 | 2016-03-23 | 中国电子科技集团公司第十三研究所 | GaN基LED外延片及其制备方法 |
| CN106952988A (zh) * | 2017-03-22 | 2017-07-14 | 合肥工业大学 | 一种氮化铝复合缓冲层及制备方法及氮化镓基半导体器件 |
| CN112510129A (zh) * | 2020-11-10 | 2021-03-16 | 晶能光电（江西）有限公司 | GaN基垂直LED芯片及其制备方法 |
| CN113284994A (zh) * | 2021-03-30 | 2021-08-20 | 华灿光电（浙江）有限公司 | 深紫外发光二极管的外延片及其制备方法 |
| CN114725259A (zh) * | 2022-04-08 | 2022-07-08 | 江西兆驰半导体有限公司 | 发光二极管外延片及其外延生长方法、发光二极管芯片 |
| CN115458650A (zh) * | 2022-11-10 | 2022-12-09 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN115799417A (zh) * | 2023-02-13 | 2023-03-14 | 江西兆驰半导体有限公司 | 一种紫外发光二极管及其制备方法 |
| CN116581222A (zh) * | 2023-07-14 | 2023-08-11 | 江苏第三代半导体研究院有限公司 | 深紫外半导体发光器件、其制作方法及深紫外消杀装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116845164A (zh) | 2023-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115799416B (zh) | 一种深紫外发光二极管外延片及其制备方法 | |
| CN110718612B (zh) | 发光二极管外延片及其制造方法 | |
| CN115188863B (zh) | 发光二极管外延片及其制备方法 | |
| CN113690350B (zh) | 微型发光二极管外延片及其制造方法 | |
| CN115020558B (zh) | 一种高复合效率的发光二极管外延片及其制备方法 | |
| CN114649454B (zh) | 一种发光二极管的外延片结构及其制备方法 | |
| CN116230825B (zh) | 一种氢杂质调控空穴注入层的led外延片及其制备方法 | |
| CN116190519B (zh) | 发光二极管外延片及其制备方法、led | |
| CN116504895B (zh) | 发光二极管外延片及其制备方法、led | |
| CN116845164B (zh) | 发光二极管外延片及其制备方法、led | |
| CN117393667B (zh) | 发光二极管外延片及其制备方法、led | |
| CN117253950B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN109346568B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN117410405A (zh) | 深紫外发光二极管外延片及其制备方法、深紫外led | |
| CN117153964A (zh) | 深紫外发光二极管外延片及其制备方法、深紫外led | |
| CN116845153A (zh) | 一种高光效发光二极管外延片、制备方法及led | |
| CN116435422A (zh) | 发光二极管外延片及其制备方法、led | |
| CN117153974B (zh) | 发光二极管外延片及其制备方法、led | |
| CN116190514B (zh) | 发光二极管外延片及其制备方法、led | |
| CN116960248B (zh) | 一种发光二极管外延片及制备方法 | |
| CN116344691B (zh) | 发光二极管外延片及其制备方法、led | |
| CN116799118B (zh) | 发光二极管外延片及其制备方法、led | |
| CN117276428A (zh) | InGaN基发光二极管外延片及其制备方法、LED | |
| CN117012868A (zh) | 发光二极管外延片及其制备方法、led | |
| CN117691014A (zh) | 发光二极管外延片及其制备方法、led |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |