CN116344691B - 发光二极管外延片及其制备方法、led - Google Patents

发光二极管外延片及其制备方法、led Download PDF

Info

Publication number
CN116344691B
CN116344691B CN202310594512.4A CN202310594512A CN116344691B CN 116344691 B CN116344691 B CN 116344691B CN 202310594512 A CN202310594512 A CN 202310594512A CN 116344691 B CN116344691 B CN 116344691B
Authority
CN
China
Prior art keywords
layer
type
source
epitaxial wafer
quantum well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310594512.4A
Other languages
English (en)
Other versions
CN116344691A (zh
Inventor
高虹
程龙
郑文杰
舒俊
张彩霞
印从飞
刘春杨
吕蒙普
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310594512.4A priority Critical patent/CN116344691B/zh
Publication of CN116344691A publication Critical patent/CN116344691A/zh
Application granted granted Critical
Publication of CN116344691B publication Critical patent/CN116344691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、LED,所述发光二极管外延片包括衬底及依次层叠于所述衬底上的缓冲层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层;所述多量子阱层包括交替层叠的量子阱层和量子垒层,所述量子阱层包括依次层叠的N型In量子点层、InaGa(1‑a)N层和P型InbAlcGa(1‑b‑c)N/AldGa(1‑d)N超晶格层。本发明提供的发光二极管外延片能提升GaN基发光二极管量子局限能力,提升内部量子效率,进而提升产品发光效率。

Description

发光二极管外延片及其制备方法、LED
技术领域
本发明涉及光电技术领域,尤其涉及一种发光二极管外延片及其制备方法、LED。
背景技术
近年来,随着LED技术的迅猛发展,以GaN基材料为代表的III族氮化物半导体由于其具有禁带宽度宽、直接带隙、电子迁移率高、热导率高等特点,被认为将取代传统照明成为新一代照明光源。
目前照明领域的GaN基发光二极管多以InGaN/GaN多量子阱结构为主要发光层。制约其发光效率的主要因素为内量子效率偏低,而内量子效率偏低的几个重要原因为:首先,极化电场导致量子阱能带倾斜严重,量子阱对载流子局限能力不足,导致载流子溢流至P侧发生非辐射复合;另外,量子阱层的结构设计比如量子阱厚度、掺杂组分、势垒高度等都会制约量子阱的局限能力,进而导致电子和空穴波函数在空间分布重叠几率降低;再次,量子阱层受晶格失配和生长条件影响,晶体质量偏弱,容易形成堆垛层错等缺陷,非辐射复合增加。总的来看,量子阱层的量子局限能力强弱对提升内量子效率产生很大影响。
现有技术中通过调整InGaN/GaN多量子阱层厚度增加量子阱量子态局域范围;通过生长低温GaN盖帽层来保护InGaN量子阱层In不被分解脱附,进而提升阱层量子局域效应;还有方案提出在末垒后增加电子阻挡层,来减阻碍电子溢流至P型GaN区域发生非辐射复合。但是,单纯的增加量子阱厚度虽然增加了量子态局域范围,但会导致阱垒界面的压电极化效应增强,能带倾斜加重,局域效果变差;低温GaN盖帽层虽然能够保护InGaN量子阱层In组分不流失,但受其温度影响晶体质量变差,增加了缺陷位错等的非辐射复合中心,降低发光效率;在末垒后增加AlGaN电子阻挡层虽然减少了电子的溢流另一方面会影响空穴势垒高度,空穴注入效率下降,也会造成发光效率偏低。
发明内容
本发明所要解决的技术问题在于,提供一种发光二极管外延片,其能提升GaN基发光二极管量子局限能力,提升内部量子效率,进而提升产品发光效率。
本发明所要解决的技术问题还在于,提供一种发光二极管外延片的制备方法,其工艺简单,能够稳定制得发光效率良好的发光二极管外延片。
为了解决上述技术问题,本发明提供了一种发光二极管外延片,包括衬底及依次层叠于所述衬底上的缓冲层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层;
所述多量子阱层包括交替层叠的量子阱层和量子垒层,所述量子阱层包括依次层叠的N型In量子点层、InaGa(1-a)N层和P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层,其中,a的取值范围为0.1~0.2,b的取值范围为0.01~0.1,c的取值范围为0.1~0.2,d的取值范围为0.1~0.2。
在一种实施方式中,所述N型In量子点层的N型掺杂浓度为1×1017atoms/cm3~1×1018atoms/cm3
所述N型In量子点层的厚度为0.2nm~1nm。
在一种实施方式中,所述InaGa(1-a)N层的厚度为1nm~3nm。
在一种实施方式中,所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层的P型掺杂浓度为1×1015atoms/cm3~1×1017atoms/cm3
所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层的厚度为5nm~10nm。
在一种实施方式中,所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层包括交替层叠的InbAlcGa(1-b-c)N层和AldGa(1-d)N层,交替层叠的周期为5~20;
所述InbAlcGa(1-b-c)N层的厚度与所述AldGa(1-d)N层的厚度比≤2。
为解决上述问题,本发明提供了一种发光二极管外延片的制备方法,包括以下步骤:
S1、准备衬底;
S2、在所述衬底上依次沉积缓冲层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层;
所述多量子阱层包括交替层叠的量子阱层和量子垒层,所述量子阱层包括依次层叠的N型In量子点层、InaGa(1-a)N层和P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层,其中,a的取值范围为0.1~0.2,b的取值范围为0.01~0.1,c的取值范围为0.1~0.2,d的取值范围为0.1~0.2。
在一种实施方式中,所述N型In量子点层采用下述方法制得:
在N2和NH3混合气体气氛下,间隔通入In源和N型掺杂源,间隔时间为2s~8s,得到所述N型In量子点层。
在一种实施方式中,所述InaGa(1-a)N层采用下述方法制得:
在N2和NH3混合气体气氛下,间隔通入In源、Ga源和N源,得到所述InaGa(1-a)N层。
在一种实施方式中,所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层采用下述方法制得:
在N2、H2和NH3混合气体气氛下,通入In源、Ga源、Al源和P型掺杂源,得到InbAlcGa(1-b-c)N层,保持气氛不变,关闭In源,通入N源、Ga源、Al源和P型掺杂源,得到AldGa(1-d)N层,交替层叠所述InbAlcGa(1-b-c)N层和AldGa(1-d)N层,得到所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层。
相应地,本发明还提供了一种LED,所述LED包括上述的发光二极管外延片。
实施本发明,具有如下有益效果:
本发明提供的发光二极管外延片,其具有特定结构的多量子阱层,所述多量子阱层包括交替层叠的量子阱层和量子垒层,所述量子阱层包括依次层叠的N型In量子点层、InaGa(1-a)N层和P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层。所述量子阱层的N型In量子点层和P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层形成一个沿生长方向相反的电场,该电场方向与二极管内建电场方向相反,削弱了量子阱内部受内建电场的影响,减少极化电荷密度同时增加在量子阱内部的载流子浓度,达到量子局域效果。
附图说明
图1为本发明提供的发光二极管外延片的结构示意图;
图2为本发明提供的发光二极管外延片的多量子阱层的结构示意图;
图3为本发明提供的发光二极管外延片的制备方法的流程图;
图4为本发明提供的发光二极管外延片的制备方法的步骤S2的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
除非另外说明或存在矛盾之处,本文中使用的术语或短语具有以下含义:
本发明中,“优选”仅为描述效果更好的实施方式或实施例,应当理解,并不构成对本发明保护范围的限制。
本发明中,以开放式描述的技术特征中,包括所列举特征组成的封闭式技术方案,也包括包含所列举特征的开放式技术方案。
本发明中,涉及到数值区间,如无特别说明,则包括数值区间的两个端点。
为解决上述问题,本发明提供了一种发光二极管外延片,如图1~图2所示,包括衬底1及依次层叠于所述衬底1上的缓冲层2、N型GaN层3、多量子阱层4、电子阻挡层5、P型GaN层6;
所述多量子阱层4包括交替层叠的量子阱层41和量子垒层42,所述量子阱层41包括依次层叠的N型In量子点层411、InaGa(1-a)N层412和P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层413,其中,a的取值范围为0.1~0.2,b的取值范围为0.01~0.1,c的取值范围为0.1~0.2,d的取值范围为0.1~0.2。
本发明提供的发光二极管外延片,其具有特定结构的多量子阱层,其量子阱层41的N型In量子点层411和P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层413形成一个沿生长方向相反的电场,该电场方向与二极管内建电场方向相反,削弱了量子阱内部受内建电场的影响,减少极化电荷密度同时增加在量子阱内部的载流子浓度,达到量子局域效果。
其中,示例性的a的取值为0.11、0.12、0.13、0.14、0.15、0.16、0.17、0.18、0.19,示例性的b的取值为0.02、0.03、0.04、0.05、0.06、0.07、0.08、0.09,示例性的c的取值为0.11、0.12、0.13、0.14、0.15、0.16、0.17、0.18、0.19,示例性的d的取值为0.11、0.12、0.13、0.14、0.15、0.16、0.17、0.18、0.19。
接下来对所述量子阱层41的三个子层进行进一下说明。
在一种实施方式中,所述N型In量子点层411的N型掺杂浓度为1×1017atoms/cm3~1×1018atoms/cm3;优选地,所述N型In量子点层411的N型掺杂浓度为2×1017atoms/cm3~9×1017atoms/cm3;所述N型In量子点层411的厚度为0.2nm~1nm,示例性的所述N型In量子点层411的厚度为0.3nm、0.4nm、0.5nm、0.6nm、0.7nm、0.8nm、0.9nm,但不限于此。在一种实施方式中,所述N型In量子点层411采用下述方法制得:在N2和NH3混合气体气氛下,间隔通入In源和N型掺杂源,间隔时间为2s~8s,得到所述N型In量子点层411。即在N2和NH3混合气体气氛下,开始通入In源和N型掺杂源并持续预设时间,关闭In源并持续2s~8s,再开始通入In源和N型掺杂源并持续预设时间,重复上述操作直至得到所述N型In量子点层。优选地,间隔时间为3s~7s。示例性的所述间隔时间为4s、5s、6s,但不限于此。所述N型In量子点层411通过间隔通入的方式,使In原子能够有足够的时间扩散至势能更低的缺陷处,在缺陷处形成掩护膜,防止缺陷进一步的延伸;随着In通入量增加,In原子在表面处积聚形成In量子点层,减少了与次表面之间的交换,使In组分分布的更加均匀并且提升了后续InaGa(1-a)N层412中的In的并入效率。
在一种实施方式中,所述InaGa(1-a)N层412的厚度为1nm~3nm,示例性的所述InaGa(1-a)N层412的厚度为1.5nm、2nm、2.5nm,但不限于此。在一种实施方式中,所述InaGa(1-a)N层412采用下述方法制得:在N2和NH3混合气体气氛下,间隔通入In源、Ga源和N源,得到所述InaGa(1-a)N层412。所述InaGa(1-a)N层412为深局域层,作为主要发光层,具有相对较高的In组分,并且形成一个富In深局域中心,捕获更多电子和空穴发生有效辐射复合,提升发光效率。
在一种实施方式中,所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层413的P型掺杂浓度为1×1015atoms/cm3~1×1017atoms/cm3;优选地,所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层413的P型掺杂浓度为5×1015atoms/cm3~5×1016atoms/cm3;所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层413的厚度为5nm~10nm,示例性的所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层413的厚度为6nm、7nm、8nm、9nm,但不限于此。
在一种实施方式中,所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层413包括交替层叠的InbAlcGa(1-b-c)N层和AldGa(1-d)N层,交替层叠的周期为5~20;所述InbAlcGa(1-b-c)N层的厚度与所述AldGa(1-d)N层的厚度比≤2。
在一种实施方式中,所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层413采用下述方法制得:在N2、H2和NH3混合气体气氛下,通入In源、Ga源、Al源和P型掺杂源,得到InbAlcGa(1-b-c)N层,保持气氛不变,关闭In源,通入N源、Ga源、Al源和P型掺杂源,得到AldGa(1-d)N层,交替层叠所述InbAlcGa(1-b-c)N层和AldGa(1-d)N层,得到所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层413。
通过周期层叠的所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层413,其中In组分在超晶格层中以间隔通入的模式生长,形成In组分相对较低的浅局域中心,起到过渡层的作用,抑制深局域层的In析出至量子垒层;同时P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层413增加了导带势垒高度同时降低对空穴的垒高度,一方面促进空穴的入住效率,另一方面减少了电子溢流的概率,促进载流子能够更多地在量子阱深局域中心发生辐射复合。
相应地,本发明提供了一种发光二极管外延片的制备方法,如图3所示,包括以下步骤:
S1、准备衬底1;
在一种实施方式中,所述衬底底可选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种;优选地,选用蓝宝石衬底。蓝宝石是目前最常用的衬底材料,蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗和处理,高温下有很好的稳定性。
S2、在所述衬底1上依次沉积缓冲层2、N型GaN层3、多量子阱层4、电子阻挡层5、P型GaN层6。
在一种实施方式中,如图4所示,步骤S2包括以下步骤:
S21、在衬底1上沉积缓冲层2。
优选地,准备好的衬底传入PVD机台,并通过磁控溅射的方式镀层AlN薄膜,薄膜厚度控制在10nm~30nm;
S22、在缓冲层2上沉积N型GaN层3。
优选地,控制反应室的温度在1000℃~1200℃,通TMGa为Ga源,通入NH3作为N源,N2和H2作载气,通入SiH4提供N型掺杂,生长得到厚度为2μm~3μm的N型GaN层。
S23、在N型GaN层3上沉积多量子阱层4。
所述多量子阱层包括交替层叠的量子阱层和量子垒层,所述量子阱层包括依次层叠的N型In量子点层、InaGa(1-a)N层和P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层,其中,a的取值范围为0.1~0.2,b的取值范围为0.01~0.1,c的取值范围为0.1~0.2,d的取值范围为0.1~0.2。
优选地,所述量子垒层为GaN层。
优选地,所述N型In量子点层采用下述方法制得:
在N2和NH3混合气体气氛下,间隔通入In源和N型掺杂源,间隔时间为2s~8s,得到所述N型In量子点层。
优选地,所述InaGa(1-a)N层采用下述方法制得:
在N2和NH3混合气体气氛下,间隔通入In源、Ga源和N源,得到所述InaGa(1-a)N层。
优选地,所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层采用下述方法制得:
在N2、H2和NH3混合气体气氛下,通入In源、Ga源、Al源和P型掺杂源,得到InbAlcGa(1-b-c)N层,保持气氛不变,关闭In源,通入N源、Ga源、Al源和P型掺杂源,得到AldGa(1-d)N层,交替层叠所述InbAlcGa(1-b-c)N层和AldGa(1-d)N层,得到所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层。
需要说明的是,H2的通入会降低In原子并入效率,因此在所述N型In量子点层和所述InaGa(1-a)N层的制备过程中不通入H2,在所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层生长时通入少量H2与表面浮动的In原子发生反应,生成易挥发的In-H,有小的减少了In原子与NH3反应生成缺陷密度较高的InN的几率;另一方面,H2可以减少浅局域层中In偏析现象,降低阱垒界面处的In组分,增加深局域中心与量子垒的能量差,使载流子更难逃逸出深局域中心。
S24、在多量子阱层4上沉积电子阻挡层5。
优选地,控制反应腔温度在900℃~1000℃,通入N源、Ga源、Al源、In源和Mg源,生长P型AlInGaN电子阻挡层。
S25、在电子阻挡层5上沉积P型GaN层6。
优选地,控制反应腔温度在800℃~980℃,通入N源、Ga源和Mg源,生长P型GaN层。
相应地,本发明还提供了一种LED,所述LED包括上述的发光二极管外延片。所述LED的光电效率得到有效提升,且其他项电学性能良好。
下面以具体实施例进一步说明本发明:
实施例1
本实施例提供一种发光二极管外延片,包括衬底及依次层叠于所述衬底上的缓冲层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层;
所述多量子阱层包括交替层叠的量子阱层和量子垒层,所述量子阱层包括依次层叠的N型In量子点层、InaGa(1-a)N层和P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层,其中,a为0.15,b为0.05,c为0.15,d为0.15。
其中,所述N型In量子点层的N型掺杂浓度为2×1017atoms/cm3,厚度为0.5nm,其采用下述方法制得:在N2和NH3混合气体气氛下,间隔通入In源和N型掺杂源,间隔时间为4s,得到所述N型In量子点层。
所述InaGa(1-a)N层的厚度为2nm;
所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层包括交替层叠的InbAlcGa(1-b-c)N层和AldGa(1-d)N层,交替层叠的周期为10;所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层的P型掺杂浓度为5×1016atoms/cm3,总厚度为6nm,生长气氛为N2、H2和NH3混合气体,所述InbAlcGa(1-b-c)N层的厚度与所述AldGa(1-d)N层的厚度比为1。
实施例2
本实施例提供一种发光二极管外延片,与实施例1不同之处在于:所述N型In量子点层的N型掺杂浓度为6×1017atoms/cm3;所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层的P型掺杂浓度为1×1017atoms/cm3。其余皆与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片,与实施例1不同之处在于:所述InbAlcGa(1-b-c)N层的厚度与所述AldGa(1-d)N层的厚度比为1.5。其余皆与实施例1相同。
实施例4
本实施例提供一种发光二极管外延片,与实施例1不同之处在于:b为0.08,c为0.12,d为0.15。其余皆与实施例1相同。
实施例5
本实施例提供一种发光二极管外延片,与实施例1不同之处在于:所述N型In量子点层的生长过程中间隔时间为8s。其余皆与实施例1相同。
实施例6
本实施例提供一种发光二极管外延片,与实施例1不同之处在于:所述N型In量子点层的生长过程中间隔时间为8s;所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层的生长气氛为N2和NH3混合气体。其余皆与实施例1相同。
对比例1
本对比例与实施例1不同之处在于,其量子阱层为常规的InGaN层。其余皆与实施例1相同。
对比例2
本对比例与实施例1不同之处在于,其量子阱层不包括N型In量子点层。其余皆与实施例1相同。
对比例3
本对比例与实施例1不同之处在于,其量子阱层不包括InaGa(1-a)N层。其余皆与实施例1相同。
对比例4
本对比例与实施例1不同之处在于,其量子阱层不包括P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层。其余皆与实施例1相同。
以实施例1~实施例6和对比例1~对比例4制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片,分别抽取300颗LED芯片,测试芯片的内量子效率,并以对比例1为基础,计算各实施例和对比例的内量子效率提升幅度,具体测试结果如表1所示。
表1实施例1~实施例6和对比例1~对比例4制得LED的性能测试结果
由上述结果可知,本发明提供的发光二极管外延片,其具有特定结构的多量子阱层,所述多量子阱层包括交替层叠的量子阱层和量子垒层,所述量子阱层包括依次层叠的N型In量子点层、InaGa(1-a)N层和P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层。所述量子阱层的N型In量子点层和P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层形成一个沿生长方向相反的电场,该电场方向与二极管内建电场方向相反,削弱了量子阱内部受内建电场的影响,减少极化电荷密度同时增加在量子阱内部的载流子浓度,达到量子局域效果。
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片,其特征在于,包括衬底及依次层叠于所述衬底上的缓冲层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层;
所述多量子阱层包括交替层叠的量子阱层和量子垒层,所述量子阱层包括依次层叠的N型In量子点层、InaGa(1-a)N层和P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层,其中,a的取值范围为0.1~0.2,b的取值范围为0.01~0.1,c的取值范围为0.1~0.2,d的取值范围为0.1~0.2;
所述N型In量子点层采用下述方法制得:
在N2和NH3混合气体气氛下,间隔通入In源和N型掺杂源,间隔时间为2s~8s,得到所述N型In量子点层。
2.如权利要求1所述的发光二极管外延片,其特征在于,所述N型In量子点层的N型掺杂浓度为1×1017atoms/cm3~1×1018atoms/cm3
所述N型In量子点层的厚度为0.2nm~1nm。
3.如权利要求1所述的发光二极管外延片,其特征在于,所述InaGa(1-a)N层的厚度为1nm~3nm。
4.如权利要求1所述的发光二极管外延片,其特征在于,所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层的P型掺杂浓度为1×1015atoms/cm3~1×1017atoms/cm3
所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层的厚度为5nm~10nm。
5.如权利要求1或4所述的发光二极管外延片,其特征在于,所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层包括交替层叠的InbAlcGa(1-b-c)N层和AldGa(1-d)N层,交替层叠的周期为5~20;
所述InbAlcGa(1-b-c)N层的厚度与所述AldGa(1-d)N层的厚度比≤2。
6.一种如权利要求1~5任一项所述的发光二极管外延片的制备方法,其特征在于,包括以下步骤:
S1、准备衬底;
S2、在所述衬底上依次沉积缓冲层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层;
所述多量子阱层包括交替层叠的量子阱层和量子垒层,所述量子阱层包括依次层叠的N型In量子点层、InaGa(1-a)N层和P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层,其中,a的取值范围为0.1~0.2,b的取值范围为0.01~0.1,c的取值范围为0.1~0.2,d的取值范围为0.1~0.2。
7.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述N型In量子点层采用下述方法制得:
在N2和NH3混合气体气氛下,间隔通入In源和N型掺杂源,间隔时间为2s~8s,得到所述N型In量子点层。
8.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述InaGa(1-a)N层采用下述方法制得:
在N2和NH3混合气体气氛下,间隔通入In源、Ga源和N源,得到所述InaGa(1-a)N层。
9.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层采用下述方法制得:
在N2、H2和NH3混合气体气氛下,通入In源、Ga源、Al源和P型掺杂源,得到InbAlcGa(1-b-c)N层,保持气氛不变,关闭In源,通入N源、Ga源、Al源和P型掺杂源,得到AldGa(1-d)N层,交替层叠所述InbAlcGa(1-b-c)N层和AldGa(1-d)N层,得到所述P型InbAlcGa(1-b-c)N/AldGa(1-d)N超晶格层。
10.一种LED,其特征在于,所述LED包括如权利要求1~5任一项所述的发光二极管外延片。
CN202310594512.4A 2023-05-25 2023-05-25 发光二极管外延片及其制备方法、led Active CN116344691B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310594512.4A CN116344691B (zh) 2023-05-25 2023-05-25 发光二极管外延片及其制备方法、led

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310594512.4A CN116344691B (zh) 2023-05-25 2023-05-25 发光二极管外延片及其制备方法、led

Publications (2)

Publication Number Publication Date
CN116344691A CN116344691A (zh) 2023-06-27
CN116344691B true CN116344691B (zh) 2023-08-11

Family

ID=86877443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310594512.4A Active CN116344691B (zh) 2023-05-25 2023-05-25 发光二极管外延片及其制备方法、led

Country Status (1)

Country Link
CN (1) CN116344691B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2950811B1 (ja) * 1998-05-22 1999-09-20 株式会社エイ・ティ・アール環境適応通信研究所 超格子半導体発光素子
CN101685844A (zh) * 2008-09-27 2010-03-31 中国科学院物理研究所 GaN基单芯片白光发光二极管外延材料
CN103633210A (zh) * 2013-12-06 2014-03-12 苏州新纳晶光电有限公司 Led外延片及其应用
CN104810442A (zh) * 2015-04-29 2015-07-29 华灿光电(苏州)有限公司 一种发光二极管外延片及其生长方法
CN109786521A (zh) * 2018-12-26 2019-05-21 华灿光电(浙江)有限公司 一种发光二极管的外延片及制备方法
CN109830580A (zh) * 2019-01-29 2019-05-31 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN114639760A (zh) * 2022-05-19 2022-06-17 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN115458649A (zh) * 2022-10-21 2022-12-09 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115911202A (zh) * 2022-11-30 2023-04-04 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701432A (zh) * 2015-03-20 2015-06-10 映瑞光电科技(上海)有限公司 GaN 基LED 外延结构及其制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2950811B1 (ja) * 1998-05-22 1999-09-20 株式会社エイ・ティ・アール環境適応通信研究所 超格子半導体発光素子
CN101685844A (zh) * 2008-09-27 2010-03-31 中国科学院物理研究所 GaN基单芯片白光发光二极管外延材料
CN103633210A (zh) * 2013-12-06 2014-03-12 苏州新纳晶光电有限公司 Led外延片及其应用
CN104810442A (zh) * 2015-04-29 2015-07-29 华灿光电(苏州)有限公司 一种发光二极管外延片及其生长方法
CN109786521A (zh) * 2018-12-26 2019-05-21 华灿光电(浙江)有限公司 一种发光二极管的外延片及制备方法
CN109830580A (zh) * 2019-01-29 2019-05-31 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN114639760A (zh) * 2022-05-19 2022-06-17 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN115458649A (zh) * 2022-10-21 2022-12-09 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115911202A (zh) * 2022-11-30 2023-04-04 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN116344691A (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
CN115799416B (zh) 一种深紫外发光二极管外延片及其制备方法
CN115458650B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115050870B (zh) 一种GaN基发光二极管外延片及其制备方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116504895B (zh) 发光二极管外延片及其制备方法、led
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN115911201A (zh) 发光二极管外延片及其制备方法、发光二极管
CN114649454A (zh) 一种发光二极管的外延片结构及其制备方法
CN116207197A (zh) 高光效的发光二极管外延片及其制备方法
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN116646431A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581216A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN116845164B (zh) 发光二极管外延片及其制备方法、led
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN115863503B (zh) 深紫外led外延片及其制备方法、深紫外led
CN116454185A (zh) 一种高光效发光二极管外延片及其制备方法、发光二极管
CN116190514A (zh) 发光二极管外延片及其制备方法、led
CN116344691B (zh) 发光二极管外延片及其制备方法、led
CN117712249B (zh) 一种发光二极管外延片及制备方法
CN117810324B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116995166B (zh) 发光二极管外延片及其制备方法、led
CN117894898B (zh) 深紫外led外延片及其制备方法、深紫外led
CN116525730B (zh) 一种发光二极管外延片制备方法及外延片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant