CN116581216A - 发光二极管外延片及其制备方法、发光二极管 - Google Patents

发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN116581216A
CN116581216A CN202310847887.7A CN202310847887A CN116581216A CN 116581216 A CN116581216 A CN 116581216A CN 202310847887 A CN202310847887 A CN 202310847887A CN 116581216 A CN116581216 A CN 116581216A
Authority
CN
China
Prior art keywords
layer
dimensional
emitting diode
light
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310847887.7A
Other languages
English (en)
Other versions
CN116581216B (zh
Inventor
程龙
郑文杰
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310847887.7A priority Critical patent/CN116581216B/zh
Publication of CN116581216A publication Critical patent/CN116581216A/zh
Application granted granted Critical
Publication of CN116581216B publication Critical patent/CN116581216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、发光二极管,涉及半导体光电器件领域。发光二极管外延片包括衬底和依次设于衬底上的缓冲层、非掺杂GaN层、N型GaN层、V形坑层、多量子阱层、位错屏蔽层、电子阻挡层和P型GaN层;所述位错屏蔽层包括依次生长于所述多量子阱层上的三维SiNx层、三维YGaN层和二维Mg、Cr共掺GaN层,其中,x为0.5~1。实施本发明,可提升发光二极管的发光效率、抗静电能力。

Description

发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及半导体光电器件领域,尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
由于缺少合适的同质衬底材料,GaN材料通常都是在异质衬底上进行外延生长。由于GaN与衬底之间存在巨大的晶格失配和热失配,导致其外延沉积的GaN存在大量的穿透位错,位错附近晶体场受位错影响发生改变,在合适的生长条件下会诱导产生V形缺陷,也就是所谓的V形坑。研究表明,V形坑可以起到屏蔽位错的作用,提升有源区质量,提升发光二极管外延片的发光效率。但同时,V坑侧壁也会成为电子溢出的通道,造成电子向P型区泄露,这会导致抗静电能力下降。此外,为了填平V坑层,往往需要沉积较厚的P型层,这也提升了该层的吸光,影响发光效率。
发明内容
本发明所要解决的技术问题在于,提供一种发光二极管外延片及其制备方法,其可提升发光二极管的发光效率和抗静电能力。
本发明还要解决的技术问题在于,提供一种发光二极管。
为了解决上述问题,本发明公开了一种发光二极管外延片,其包括衬底和依次设于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、V形坑层、多量子阱层、位错屏蔽层、电子阻挡层和P型GaN层;所述位错屏蔽层包括依次生长于所述多量子阱层上的三维SiNx层、三维YGaN层和二维Mg、Cr共掺GaN层,其中,x为0.5~1。
作为上述技术方案的改进,所述三维SiNx层的厚度为1nm~50nm,所述三维YGaN层的厚度为1nm~100nm,所述二维Mg、Cr共掺GaN层的厚度为10nm~200nm。
作为上述技术方案的改进,所述三维SiNx层的厚度为5nm~15nm,所述三维YGaN层的厚度为20nm~30nm,所述二维Mg、Cr共掺GaN层的厚度为40nm~80nm。
作为上述技术方案的改进,所述三维YGaN层中Y组分占比为0.01~0.5;
所述二维Mg、Cr共掺GaN层中,Mg的掺杂浓度为1×1019cm-3~1×1021cm-3,Cr的掺杂浓度为1×1020cm-3~5×1021cm-3
作为上述技术方案的改进,所述三维YGaN层中Y组分占比为0.02~0.25;
所述二维Mg、Cr共掺GaN层中,Mg的掺杂浓度为5×1019cm-3~5×1020cm-3,Cr的掺杂浓度为5×1020cm-3~5×1021cm-3
相应的,本发明还公开了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其包括:
提供衬底,在所述衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、V形坑层、多量子阱层、位错屏蔽层、电子阻挡层和P型GaN层;所述位错屏蔽层包括依次生长于所述多量子阱层上的三维SiNx层、三维YGaN层和二维Mg、Cr共掺GaN层,其中,x为0.5~1。
作为上述技术方案的改进,所述三维SiNx层通过PECVD生长,其SiH4流量为5sccm~15sccm,NH3流量为40sccm~80sccm,N2流量为80sccm~100sccm,射频功率为15W~22W,腔体压强为50Pa~100Pa。
作为上述技术方案的改进,所述三维YGaN层通过MOCVD生长,其生长温度为800℃~1000℃,生长压力为300torr~600torr,V/III比为200~500;
所述二维Mg、Cr共掺GaN层通过MOCVD生长,其生长温度为900℃~1100℃,生长压力为50torr~200torr,V/III比为2000~3000。
作为上述技术方案的改进,所述三维YGaN层的生长载气为N2
所述二维Mg、Cr共掺GaN层的生长载气为N2和H2的混合气体,且N2和H2的体积比为1:1~1:20。
相应的,本发明还公开了一种发光二极管,其包括上述的发光二极管外延片。
实施本发明,具有如下有益效果:
本发明的发光二极管外延片中,在多量子阱层与电子阻挡层之间引入了位错屏蔽层,其包括依次层叠的三维SiNx层、三维YGaN层和二维Mg、Cr共掺GaN层。其中,三维SiNx层(x=0.5~1)主要呈非晶状态,其可将沿V形坑向上延伸的穿透位错更改为侧向延伸,进而通过三维YGaN层有效扭转、弛豫。再通过二维Mg、Cr共掺GaN层填平,防止电子经由V形坑侧壁溢出至P型GaN层,也为后续电子阻挡层、P型GaN层生长提供了平整的表面,使得P型GaN层在较小的厚度下就能连接成面状结构,降低了其厚度,减少了光吸收,从而提升了发光效率和抗静电能力。此外,本发明的Cr、Mg共掺的GaN层可提供一定量的空穴,促进其通过空穴侧壁进入多量子阱层,提升发光效率。Cr的掺杂可降低Mg的激活能,减少Ga空位的产生,提升空穴浓度,也使得空穴在该层中均匀分布,减少漏电,提高发光二极管的电学性能。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图;
图2是本发明一实施例中位错屏蔽层的结构示意图;
图3是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
参考图1、图2,本发明公开了一种发光二极管外延片,包括衬底1和依次设于衬底1上的缓冲层2、非掺杂GaN层3、N型GaN层4、V形坑层5、多量子阱层6、位错屏蔽层7、电子阻挡层8和P型GaN层9。其中,位错屏蔽层7包括依次层叠于多量子阱层6上的三维SiNx层71(x=0.5~1)、三维YGaN层72和二维Mg、Cr共掺GaN层73。其中,三维SiNx层71和三维YGaN层72共同更改了穿透位错的延伸方向,并对其进行弛豫,避免其后续延伸造成电子泄露,提升抗静电性能;也防止产生非辐射复合中心,消耗空穴,提升发光效率。此外,三维SiNx层71主要呈非晶态结构,其可有效缓冲三维YGaN层72与末垒层(GaN层)之间的应力,防止增加的应力进一步提升穿透位错的密度。进一步的,通过在三维YGaN层72上生长二维Mg、Cr共掺GaN层73,可有效填平V形坑,为后续生长的电子阻挡层8、P型GaN层9提供平滑的表面。进而将传统的P型GaN层9(带有V形坑层结构的)的厚度由200nm~300nm降低至10nm~50nm,减少其吸光,提升发光效率。此外,降低P型GaN层9的厚度也意味着Mg的总掺杂量降低,Mg对P型GaN层的晶体质量的不利影响降低,外延片的表面平整度提升。
其中,三维SiNx层71中x为0.5~1,当x>1时,层结构趋向晶态化,势垒过高,影响空穴进入多量子阱层6,降低发光效率。当x<0.5时,三维SiNx层71中赋存的H过多,影响后续二维Mg、Cr共掺GaN层73的Mg掺杂。三维SiNx层71的厚度为1nm~50nm,优选的为5nm~20nm,更优选的为5nm~15nm。
其中,三维YGaN层72中Y组分的占比为0.01~0.5,当其占比>0.5时,YGaN与末垒层(GaN)的晶格差异较大,容易形成新的位错。当其占比<0.01时,难以有效扭折、弛豫位错。优选的,Y组分的占比为0.02~0.25,更优选的为0.1~0.25,这种三维YGaN层72与末垒层(GaN)的晶格常数更为接近,防止产生新的位错,同时对经V形坑延伸而上的穿透位错的弛豫能力也最强。
三维YGaN层72的厚度为1nm~100nm,优选的为20nm~50nm,更优选的为20nm~30nm。
其中,二维Mg、Cr共掺GaN层73中Mg的掺杂浓度为1×1019cm-3~1×1021cm-3,由于引入了Cr,在提升Mg的掺杂浓度的情况下该层晶体质量良好,故提供了较多的空穴,提升了经由V形坑侧壁进入多量子阱层6的概率,提升了发光效率。优选的二维Mg、Cr共掺GaN层73中Mg的掺杂浓度为5×1019cm-3~5×1020cm-3,更优选的为5×1019cm-3~1×1020cm-3
其中,二维Mg、Cr共掺GaN层73中Cr的掺杂浓度为1×1020cm-3~5×1021cm-3,该浓度范围可起到良好的受主补偿效应,提升空穴产生量,同时也不影响GaN的晶体质量。优选的,Cr的掺杂浓度为5×1020cm-3~5×1021cm-3,更优选的为5×1020cm-3~1×1021cm-3
二维Mg、Cr共掺GaN层73的厚度为10nm~200nm,以更好的填平V形坑以及三维SiNx层71、三维YGaN层72。优选的,其厚度为40nm~80nm。
其中,衬底1可为蓝宝石衬底、硅衬底、SiC衬底、ZnO衬底或GaN衬底,但不限于此。
其中,缓冲层2可为AlN层,但不限于此。其厚度为10nm~50nm,示例性的为15nm、20nm、25nm、30nm、40nm或45nm,但不限于此。
其中,非掺杂GaN层3的厚度0.8μm~3μm,示例性的为0.9μm、1.3μm、1.7μm、2.1μm或2.4μm,但不限于此。
其中,N型GaN层4的掺杂元素为Si或Ge,但不限于此,优选的为Si。N型GaN层4的掺杂浓度为1×1018cm-3~5×1019cm-3,示例性的为3×1018cm-3、6×1018cm-3、9×1018cm-3、3×1019cm-3或4×1019cm-3,但不限于此。N型GaN层4的厚度为1μm~3μm,示例性的为1.2μm、1.6μm、2μm、2.4μm、2.8μm或2.9μm,但不限于此。
其中,V形坑层5为由InaGa1-aN层(a=0.1~0.2)和GaN层交叠生长的所得周期性结构,周期数为3~10。其中,单个InaGa1-aN层的厚度为2nm~5nm,示例性的为2.5nm、3nm、3.5nm、4nm、4.4nm或4.8nm,但不限于此。单个GaN层的厚度为5nm~10nm,示例性的为6nm、7nm、8nm或9nm,但不限于此。
其中,多量子阱层6为交替堆叠的InGaN量子阱层和AlGaN量子垒层,堆叠周期数3~15。单个InGaN量子阱层的厚度为3nm~5nm,示例性的为3.3nm、3.7nm、4.1nm、4.5nm或4.9nm,但不限于此。单个AlGaN量子垒层的厚度为5nm~15nm,示例性的为6nm、8nm、10nm、12nm或14nm,但不限于此。
其中,电子阻挡层8为AlGaN层或AlInGaN层,但不限于此。优选的为AlInGaN层。其厚度为30nm~50nm,示例性的为34nm、38nm、42nm或46nm,但不限于此。
其中,P型GaN层9中的P型掺杂元素为Mg、Be或Zn,但不限于此。优选的为Mg。P型GaN层9中P型掺杂浓度为1×1019cm-3~1×1021cm-3,示例性的为3×1019cm-3、7×1019cm-3、1×1020cm-3、4×1020cm-3或8×1020cm-3,但不限于此。P型GaN层9的厚度为10nm~50nm,示例性的为15nm、17nm、22nm、24nm、30nm、40nm或45nm,但不限于此。
相应的,参考图3,本发明还公开了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其包括以下步骤:
S1:提供衬底;
S2:在衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、V形坑层、多量子阱层、位错屏蔽层、电子阻挡层和P型GaN层;
具体的,步骤S2包括:
S21:在衬底上生长缓冲层;
其中,可采用MOCVD或PVD生长AlN层作为缓冲层,但不限于此。
S22:在缓冲层上生长非掺杂GaN层;
其中,在本发明的一个实施例之中,在MOCVD中生长非掺杂GaN层,生长温度为1050℃~1150℃,生长压力为100torr~500torr。
S23:在非掺杂GaN层上生长N型GaN层;
其中,在本发明的一个实施例之中,在MOCVD中生长N型GaN层,生长温度为1100℃~1200℃,生长压力为100torr~500torr。
S24:在N型GaN层上生长V形坑层;
其中,在本发明的一个实施例之中,在MOCVD中周期性生长InaGa1-aN层和GaN层,直至得到V形坑层。其中,InaGa1-aN层的生长温度为750℃~850℃,生长压力为100torr~200torr。GaN层的生长温度为850℃~900℃,生长压力为100torr~200torr。
S25:在V形坑层上生长多量子阱层;
其中,在本发明的一个实施例之中,在MOCVD中周期性生长InGaN量子阱层和AlGaN量子垒层,以形成多量子阱层。其中,InGaN量子阱层的生长温度为750℃~900℃,生长压力为100torr~300torr。AlGaN量子垒层的生长温度为800℃~900℃,生长压力为100torr~300torr。
S26:在多量子阱层上生长位错屏蔽层;
具体的,步骤S26包括:
S261:在多量子阱层上生长三维SiNx层;
其中,可通过PECVD、PVD生长非化学计量比的三维SiNx层。优选的,在本发明的一个实施例之中,三维SiNx层通过PECVD生长,其SiH4流量为5sccm~15sccm,NH3流量为40sccm~80sccm,N2流量为80sccm~100sccm,射频功率为15W~22W,腔体压强为50Pa~100Pa。
S262:在三维SiNx层上生长三维YGaN层;
其中,在本发明的一个实施例之中,三维YGaN层通过MOCVD生长,其生长温度为800℃~1000℃,生长压力为300torr~600torr,V/III比为200~500。其中,V/III比是指N源与Ga源的摩尔比。基于上述生长条件,一者促进了Y源的扩散,有效调整了三维YGaN层中Y组分的占比,二者促进了三维生长。
其中,三维YGaN层的生长载气为N2和/或H2,优选的为N2,其可有效促进三维生长。
S263:在三维YGaN层上生长二维Mg、Cr共掺GaN层;
其中,在本发明的一个实施例之中,在MOCVD中生长二维Mg、Cr共掺GaN层;其生长温度为900℃~1100℃,生长压力为50torr~200torr,V/III比为2000~3000。基于该生长条件,可促进二维生长。
其中,二维Mg、Cr共掺GaN层的生长载气为N2和/或H2,优选的为N2和H2的混合气体,且N2和H2的体积比为1:1~1:20。
S27:在二维Mg、Cr共掺GaN层上生长电子阻挡层;
其中,在本发明的一个实施例之中,通过MOCVD生长AlInGaN层,作为电子阻挡层。其生长温度为900℃~1000℃,生长压力为100torr~300torr。
S28:在电子阻挡层上生长P型GaN层;
其中,在本发明的一个实施例之中,通过MOCVD生长P型GaN层。其生长温度为1000℃~1100℃,生长压力为100torr~300torr。
下面以具体实施例对本发明进行进一步说明:
实施例1
参考图1~图2,本实施例提供一种发光二极管外延片,其包括衬底1和依次设于衬底1上的缓冲层2、非掺杂GaN层3、N型GaN层4、V形坑层5、多量子阱层6、位错屏蔽层7、电子阻挡层8和P型GaN层9。
其中,衬底1为蓝宝石衬底,缓冲层2为AlN层,其厚度为30nm。非掺杂GaN层3的厚度为1.5μm。N型GaN层4的厚度为2μm,掺杂元素为Si,Si的掺杂浓度为8×1018cm-3
其中,V形坑层5为周期性结构,周期数为8,每个周期均包括依次层叠的InaGa1-aN层(a=0.12)和GaN层,单个InaGa1-aN层的厚度为3nm,单个GaN层的厚度为8nm。
其中,多量子阱层6为周期性结构,周期数为10,每个周期均包括依次层叠的InGaN量子阱层和AlGaN量子垒层。其中,单个InGaN量子阱层的厚度为3nm,单个GaN量子垒层的厚度为11nm。
其中,位错屏蔽层7包括依次层叠于多量子阱层6上的三维SiNx层71(x=0.8)、三维YGaN层72和二维Mg、Cr共掺GaN层73。三维SiNx层71的厚度为22nm。三维YGaN层72中Y组分的占比为0.4,厚度为8nm。二维Mg、Cr共掺GaN层73中Mg的掺杂浓度为3×1019cm-3,Cr的掺杂浓度为4×1020cm-3,厚度为38nm。
其中,电子阻挡层8为AlInGaN层,其厚度为45nm。P型GaN层9的厚度为45nm,掺杂元素为Mg,掺杂浓度为5×1020cm-3
本实施例中用于发光二极管外延片的制备方法,包括以下步骤:
(1)提供衬底;
(2)在衬底上生长缓冲层;
其中,通过PVD生长AlN,作为缓冲层。
(3)在缓冲层上生长非掺杂GaN层;
其中,在MOCVD中生长非掺杂GaN层,生长温度为1120℃,生长压力为300torr。
(4)在非掺杂GaN层上生长N型GaN层;
其中,在MOCVD中生长N型GaN层,生长温度为1130℃,生长压力为300torr。
(5)在N型GaN层上生长V形坑层;
其中,在MOCVD中周期性生长InaGa1-aN层和GaN层,直至得到V形坑层。其中,InaGa1- aN层的生长温度为760℃,生长压力为150torr。GaN层的生长温度为880℃,生长压力为150torr。
(6)在V形坑层上生长多量子阱层;
其中,在MOCVD中周期性生长InGaN量子阱层和AlGaN量子垒层,以形成多量子阱层。其中,InGaN量子阱层的生长温度为780℃,生长压力为200torr。AlGaN量子垒层的生长温度为880℃,生长压力为200torr。
(7)在Mg掺AlGaN层上生长三维SiNx层;
其中,三维SiNx层通过PECVD生长,其SiH4流量为13sccm,NH3流量为42sccm,N2流量为85sccm,射频功率为20W,腔体压强为80Pa。
(8)在三维SiNx层上生长三维YGaN层;
其中,三维YGaN层通过MOCVD生长,其生长温度为830℃,生长压力为550torr,V/III比为300。其生长载气为N2和H2的混合气体,且N2和H2的体积比为1:20。
(9)在三维YGaN层上生长二维Mg、Cr共掺GaN层;
其中,在MOCVD中生长二维Mg、Cr共掺GaN层;其生长温度为1050℃,生长压力为150torr,V/III比为2700。其生长载气为N2
(10)在二维Mg、Cr共掺GaN层上生长电子阻挡层;
其中,通过MOCVD生长AlInGaN层,作为电子阻挡层。其生长温度为930℃,生长压力为150torr。
(11)在电子阻挡层上生长P型GaN层;
其中,通过MOCVD生长P型GaN层。其生长温度为1050℃,生长压力为200torr。
实施例2
本实施例提供一种发光二极管外延片,其与实施例1的区别在于:
三维YGaN层72的生长载气为N2;二维Mg、Cr共掺GaN层的生长载气为N2和H2的混合气体,且N2和H2的体积比为1:10。
其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片,其与实施例2的区别在于:
三维SiNx层71的厚度为12nm。三维YGaN层72的厚度为25nm。二维Mg、Cr共掺GaN层73的厚度为50nm。
其余均与实施例2相同。
实施例4
本实施例提供一种发光二极管外延片,其与实施例3的区别在于:
三维YGaN层72中Y组分占比为0.2。
其余均与实施例3相同。
实施例5
本实施例提供一种发光二极管外延片,其与实施例4的区别在于:
二维Mg、Cr共掺GaN层73中,Mg的掺杂浓度为7.5×1019cm-3,Cr的掺杂浓度为6.5×1020cm-3
其余均与实施例4相同。
对比例1
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,不包括位错屏蔽层7,也不包括该层的制备步骤。其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,不包括三维SiNx层,也不包括该层的制备步骤。其余均与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,不包括三维YGaN层,也不包括该层的制备步骤。其余均与实施例1相同。
对比例4
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,不包括二维Mg、Cr共掺GaN层,也不包括该层的制备步骤。其余均与实施例1相同。
将实施例1~实施例5,对比例1~对比例4所得的发光二极管外延片加工制作成10×24mil具有垂直结构的LED芯片,测试其抗静电能力和发光亮度,具体的测试方法为:
(1)亮度:在通入电流120mA时,测试所得芯片的亮度,每个实施例、对比例各测试10个,取平均值。并以对比例1为基准,计算亮度提升率;
(2)抗静电性能测试:在HBM(人体放电模型)模型下运用静电仪对基芯片的抗静电性能进行测试,测试芯片能承受反向8000V静电的通过比例,每个实施例、对比例各测试10个,取平均值。
具体结果如下:
由表中可以看出,当在传统的发光二极管结构(对比例1)中添加本发明的位错屏蔽层时,有效提升了发光效率,抗静电能力。
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片,其特征在于,包括衬底和依次设于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、V形坑层、多量子阱层、位错屏蔽层、电子阻挡层和P型GaN层;所述位错屏蔽层包括依次生长于所述多量子阱层上的三维SiNx层、三维YGaN层和二维Mg、Cr共掺GaN层,其中,x为0.5~1。
2.如权利要求1所述的发光二极管外延片,其特征在于,所述三维SiNx层的厚度为1nm~50nm,所述三维YGaN层的厚度为1nm~100nm,所述二维Mg、Cr共掺GaN层的厚度为10nm~200nm。
3.如权利要求1或2所述的发光二极管外延片,其特征在于,所述三维SiNx层的厚度为5nm~15nm,所述三维YGaN层的厚度为20nm~30nm,所述二维Mg、Cr共掺GaN层的厚度为40nm~80nm。
4.如权利要求1所述的发光二极管外延片,其特征在于,所述三维YGaN层中Y组分占比为0.01~0.5;
所述二维Mg、Cr共掺GaN层中,Mg的掺杂浓度为1×1019cm-3~1×1021cm-3,Cr的掺杂浓度为1×1020cm-3~5×1021cm-3
5.如权利要求1或4所述的发光二极管外延片,其特征在于,所述三维YGaN层中Y组分占比为0.02~0.25;
所述二维Mg、Cr共掺GaN层中,Mg的掺杂浓度为5×1019cm-3~5×1020cm-3,Cr的掺杂浓度为5×1020cm-3~5×1021cm-3
6.一种发光二极管外延片的制备方法,用于制备如权利要求1~5任一项所述的发光二极管外延片,其特征在于,包括:
提供衬底,在所述衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、V形坑层、多量子阱层、位错屏蔽层、电子阻挡层和P型GaN层;所述位错屏蔽层包括依次生长于所述多量子阱层上的三维SiNx层、三维YGaN层和二维Mg、Cr共掺GaN层,其中,x为0.5~1。
7.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述三维SiNx层通过PECVD生长,其SiH4流量为5sccm~15sccm,NH3流量为40sccm~80sccm,N2流量为80sccm~100sccm,射频功率为15W~22W,腔体压强为50Pa~100Pa。
8.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述三维YGaN层通过MOCVD生长,其生长温度为800℃~1000℃,生长压力为300torr~600torr,V/III比为200~500;
所述二维Mg、Cr共掺GaN层通过MOCVD生长,其生长温度为900℃~1100℃,生长压力为50torr~200torr,V/III比为2000~3000。
9.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述三维YGaN层的生长载气为N2
所述二维Mg、Cr共掺GaN层的生长载气为N2和H2的混合气体,且N2和H2的体积比为1:1~1:20。
10.一种发光二极管,其特征在于,包括如权利要求1~5任一项所述的发光二极管外延片。
CN202310847887.7A 2023-07-12 2023-07-12 发光二极管外延片及其制备方法、发光二极管 Active CN116581216B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310847887.7A CN116581216B (zh) 2023-07-12 2023-07-12 发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310847887.7A CN116581216B (zh) 2023-07-12 2023-07-12 发光二极管外延片及其制备方法、发光二极管

Publications (2)

Publication Number Publication Date
CN116581216A true CN116581216A (zh) 2023-08-11
CN116581216B CN116581216B (zh) 2023-09-15

Family

ID=87545611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310847887.7A Active CN116581216B (zh) 2023-07-12 2023-07-12 发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN116581216B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116825918A (zh) * 2023-08-31 2023-09-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN116825917A (zh) * 2023-08-31 2023-09-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847046B1 (en) * 2003-10-31 2005-01-25 Epitech Corporation, Ltd. Light-emitting device and method for manufacturing the same
CN104681676A (zh) * 2015-01-29 2015-06-03 华灿光电(苏州)有限公司 一种发光二极管外延片
CN105023979A (zh) * 2015-06-03 2015-11-04 华灿光电(苏州)有限公司 一种GaN基LED外延片及其制备方法
US20160149073A1 (en) * 2014-11-25 2016-05-26 Tianjin Sanan Optoelectronics Co., Ltd. Light-Emitting Diode Fabrication Method
CN115832138A (zh) * 2023-02-16 2023-03-21 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116053369A (zh) * 2023-03-31 2023-05-02 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN116093220A (zh) * 2023-02-24 2023-05-09 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116130569A (zh) * 2023-04-17 2023-05-16 江西兆驰半导体有限公司 一种高效发光二极管及制备方法
US20230200245A1 (en) * 2021-12-17 2023-06-22 University Of Houston System Hybrid chemical and physical vapor deposition of transition-metal-alloyed piezoelectric semiconductor films
CN116314511A (zh) * 2023-05-24 2023-06-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116387368A (zh) * 2023-04-25 2023-07-04 西安电子科技大学 垂直型氮化物铁电半导体肖特基二极管及制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847046B1 (en) * 2003-10-31 2005-01-25 Epitech Corporation, Ltd. Light-emitting device and method for manufacturing the same
US20160149073A1 (en) * 2014-11-25 2016-05-26 Tianjin Sanan Optoelectronics Co., Ltd. Light-Emitting Diode Fabrication Method
CN104681676A (zh) * 2015-01-29 2015-06-03 华灿光电(苏州)有限公司 一种发光二极管外延片
CN105023979A (zh) * 2015-06-03 2015-11-04 华灿光电(苏州)有限公司 一种GaN基LED外延片及其制备方法
US20230200245A1 (en) * 2021-12-17 2023-06-22 University Of Houston System Hybrid chemical and physical vapor deposition of transition-metal-alloyed piezoelectric semiconductor films
CN115832138A (zh) * 2023-02-16 2023-03-21 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116093220A (zh) * 2023-02-24 2023-05-09 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116053369A (zh) * 2023-03-31 2023-05-02 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN116130569A (zh) * 2023-04-17 2023-05-16 江西兆驰半导体有限公司 一种高效发光二极管及制备方法
CN116387368A (zh) * 2023-04-25 2023-07-04 西安电子科技大学 垂直型氮化物铁电半导体肖特基二极管及制备方法
CN116314511A (zh) * 2023-05-24 2023-06-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116825918A (zh) * 2023-08-31 2023-09-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN116825917A (zh) * 2023-08-31 2023-09-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116825917B (zh) * 2023-08-31 2023-11-17 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116825918B (zh) * 2023-08-31 2023-11-17 江西兆驰半导体有限公司 发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
CN116581216B (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
CN116581216B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115050870B (zh) 一种GaN基发光二极管外延片及其制备方法
CN116581217B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115458650A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581214A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581210B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN116504895B (zh) 发光二极管外延片及其制备方法、led
CN115954422A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN116072780A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116454186A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116169216A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN117393667B (zh) 发光二极管外延片及其制备方法、led
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN116682914B (zh) 发光二极管外延片及其制备方法、发光二极管外延片
CN116779736A (zh) 发光二极管外延片及其制备方法、led
CN116435422A (zh) 发光二极管外延片及其制备方法、led
CN116014041A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116469976A (zh) 发光二极管外延片及其制备方法、led
CN117810324B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant