CN116682914B - 发光二极管外延片及其制备方法、发光二极管外延片 - Google Patents

发光二极管外延片及其制备方法、发光二极管外延片 Download PDF

Info

Publication number
CN116682914B
CN116682914B CN202310968497.5A CN202310968497A CN116682914B CN 116682914 B CN116682914 B CN 116682914B CN 202310968497 A CN202310968497 A CN 202310968497A CN 116682914 B CN116682914 B CN 116682914B
Authority
CN
China
Prior art keywords
layer
emitting diode
light
epitaxial wafer
diode epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310968497.5A
Other languages
English (en)
Other versions
CN116682914A (zh
Inventor
张彩霞
印从飞
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310968497.5A priority Critical patent/CN116682914B/zh
Publication of CN116682914A publication Critical patent/CN116682914A/zh
Application granted granted Critical
Publication of CN116682914B publication Critical patent/CN116682914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了发光二极管外延片及其制备方法、发光二极管外延片,涉及半导体光电器件领域。发光二极管外延片包括衬底和依次设于所述衬底上的形核层、本征GaN层、N型GaN层、V型坑层、多量子阱层、电子阻挡层和P型GaN层;所述V型坑层包括依次层叠于所述N型GaN层上的缺陷阻断层和V型坑形成层;所述缺陷阻断层包括依次层叠于所述N型GaN层上的第一BN层、InN层和第二BN层;所述V型坑形成层为Ga2O3层,其表面刻蚀形成多个V型坑。实施本发明,可提升发光二极管的发光效率和抗静电能力。

Description

发光二极管外延片及其制备方法、发光二极管外延片
技术领域
本发明涉及半导体光电器件领域,尤其涉及一种发光二极管外延片及其制备方法、发光二极管外延片。
背景技术
GaN基发光二极管是目前应用最广泛的发光二极管,但由于其采用异质外延结构,导致晶格失配,会形成大量位错,这些位错延伸至有源区,会形成V型坑。V型坑的侧壁面贯穿整个有源区,空穴很容易通过侧壁注入至更深的发光量子阱中,可以改善电子与空穴空间上的不均匀分布,提升发光效率。但是V形坑是沿着底层的线位错产生的,其本身就是一种天然的漏电通道,会影响发光二极管的抗静电能力。并且,如果位错密度控制不当,容易造成V型坑分布不均匀,大小不一致,也会影响发光效率。
发明内容
本发明所要解决的技术问题在于,提供一种发光二极管外延片及其制备方法,其可提升发光二极管的发光效率、抗静电能力。
本发明还要解决的技术问题在于,提供一种发光二极管,其发光效率高,抗静电能力强。
为了解决上述问题,本发明公开了一种发光二极管外延片,其包括衬底和依次设于所述衬底上的形核层、本征GaN层、N型GaN层、V型坑层、多量子阱层、电子阻挡层和P型GaN层;所述V型坑层包括依次层叠于所述N型GaN层上的缺陷阻断层和V型坑形成层;
所述缺陷阻断层包括依次层叠于所述N型GaN层上的第一BN层、InN层和第二BN层;所述V型坑形成层为Ga2O3层,其表面刻蚀形成多个V型坑。
作为上述技术方案的改进,所述第一BN层的厚度为5nm~20nm,所述InN层的厚度为1nm~5nm,所述第二BN层的厚度为5nm~20nm。
作为上述技术方案的改进,所述Ga2O3层的厚度为30nm~200nm。
作为上述技术方案的改进,所述V型坑的开口尺寸为100nm~150nm,开口密度为1×108个/cm2~1×1010个/cm2
作为上述技术方案的改进,所述多量子阱层为周期性结构,周期数为3~15,每个周期均包括依次层叠的InGaN量子阱层和GaN量子垒层;
所述InGaN量子阱层中In组分占比为0.15~0.25,厚度为2nm~5nm;所述GaN量子垒层的厚度为4nm~12nm。
相应的,本发明还公开了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其包括:
提供衬底,在所述衬底上依次生长形核层、本征GaN层、N型GaN层、V型坑层、多量子阱层、电子阻挡层和P型GaN层;
其中,所述V型坑层包括依次层叠于所述N型GaN层上的缺陷阻断层和V型坑形成层;
所述缺陷阻断层包括依次层叠于所述N型GaN层上的第一BN层、InN层和第二BN层;所述V型坑形成层为Ga2O3层,其表面刻蚀形成多个V型坑。
作为上述技术方案的改进,所述第一BN层、第二BN层的生长温度为1000℃~1200℃,生长压力为100torr~300torr;
所述InN层的生长温度为800℃~900℃,生长压力为100torr~300torr。
作为上述技术方案的改进,所述Ga2O3层的制备方法为:
在缺陷阻挡层上生长GaN层,然后在900℃~1000℃,氧气氛围下氧化,得到Ga2O3层,再ICP刻蚀形成V型坑。
作为上述技术方案的改进,所述GaN层的生长温度为1000℃~1200℃,生长压力为100torr~300torr。
相应的,本发明还公开了一种发光二极管外延片,其包括上述的发光二极管外延片。
实施本发明,具有如下有益效果:
本发明的发光二极管外延片包括衬底和依次设于所述衬底上的形核层、本征GaN层、N型GaN层、V型坑层、多量子阱层、电子阻挡层和P型GaN层;所述V型坑层包括依次层叠于所述N型GaN层上的缺陷阻断层和V型坑形成层;所述缺陷阻断层包括依次层叠于所述N型GaN层上的第一BN层、InN层和第二BN层;所述V型坑形成层为Ga2O3层,其表面刻蚀形成多个V型坑。第一BN层、第二BN层中的B原子很小,使得第一BN层、第二BN层致密度高,晶格质量高,可扭曲和湮灭来自底层的缺陷,提升抗静电能力;且其本身属于宽禁带材料,可作为电子载流子的减速器,增加了多量子阱层中电子空穴的平衡,减少电子溢流的风险,提升发光效率和抗静电能力。第一BN层、第二BN层中间的InN层表面活性高,可以增加B原子的迁移率,也可作为缓冲层,防止BN材料产生裂纹,更好地发挥其阻断位错的作用。Ga2O3层本身缺陷密度更低(相较传统的InGaN/GaN型V型坑形成层而言),且采用刻蚀工艺形成的V型坑可避免低温生长带来的晶体缺陷,再加上缺陷阻断层阻断了底层缺陷的延伸,提升了V型坑层的晶体质量,也使得后续生长的多量子阱层具有更少的晶格缺陷,减少了非辐射复合中心,从而提高了发光效率。此外,Ga2O3材料本身具有高的击穿场强,所以其具有更好的抗静电能力。Ga2O3材料也属于高禁带宽度的半导体材料,可进一步降低电子溢流的风险。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图;
图2是本发明一实施例中缺陷阻断层的结构示意图;
图3是本发明一实施例之中多量子阱层的结构示意图;
图4是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
参考图1、图2,本发明公开了一种发光二极管外延片,包括衬底1和依次设于所述衬底1上的形核层2、本征GaN层3、N型GaN层4、V型坑层5、多量子阱层6、电子阻挡层7和P型GaN层8;V型坑层5包括依次层叠于N型GaN层4上的缺陷阻断层51和V型坑形成层52。其中,缺陷阻断层51包括依次层叠于N型GaN层4上的第一BN层511、InN层512和第二BN层513;V型坑形成层52为Ga2O3层,其表面刻蚀形成多个V型坑52a。基于该结构,可提升发光二极管的发光效率和抗静电能力。
具体的,第一BN层511、第二BN层513的厚度为3nm~20nm,当其厚度<3nm时,难以有效阻挡缺陷延伸。当其厚度>20nm时,表面容易产生裂纹,产生新的晶格缺陷。示例性的,第一BN层511、第二BN层513的厚度为4nm、6nm、8nm、10nm、14nm、17nm或19nm,但不限于此。优选的为5nm~20nm。
具体的,InN层512的厚度为0.5nm~8nm,当其厚度<0.5nm时,难以有效促进B原子的迁移率。当其厚度>8nm时,其本身容易形成In偏析,晶格质量差,甚至产生新的缺陷。示例性的,InN层512的厚度为1nm、3nm、5nm或7nm,但不限于此。优选的为1nm~5nm。
具体的,Ga2O3层的厚度为30nm~250nm,当其厚度<30nm时,刻蚀形成的V型坑52a难以贯穿整个多量子阱层6,降低了空穴通过V型坑52a侧壁进入多量子阱层6的可能性。当其厚度>250nm时,对电子载流体的阻挡作用过强,降低发光效率。示例性的,Ga2O3层的厚度为40nm、80nm、120nm、160nm、200nm或240nm,但不限于此。优选的为30nm~200nm。
具体的,V型坑52a为Ga2O3层经刻蚀工艺得到,其阵列分布在Ga2O3层上。V型坑52a的开口尺寸为100nm~180nm,示例性的为105nm、115nm、125nm、135nm、145nm或165nm,但不限于此。优选的为100nm~150nm。V型坑52a的开口密度为1×108个/cm2~5×1010个/cm2,示例性的为4×108个/cm2、8×108个/cm2、2×109个/cm2、7×109个/cm2、1×1010个/cm2或3×1010个/cm2,但不限于此。优选的为1×108个/cm2~1×1010个/cm2。需要说明的是,本发明中,V型坑52a的开口尺寸是指Ga2O3层经刻蚀后其表面V型坑52a的宽度(图1中d)。V型坑52a的开口密度是指Ga2O3层经刻蚀后其表面V型坑52a的分布密度。
其中,多量子阱层6为本领域常见的InGaN/GaN型多量子阱层,但不限于此。优选的,在本发明的一个实施例之中,参考图3,多量子阱层6为周期性结构,周期数为3~15,每个周期均包括依次层叠的InGaN量子阱层61和GaN量子垒层62;InGaN量子阱层中In组分占比为0.15~0.25,厚度为2nm~5nm;GaN量子垒层62的厚度为4nm~12nm。由于本发明的V型坑层5有效减少了进入多量子阱层6的缺陷,也使得InGaN量子阱层受到的应变降低,使得其在采用高In组分的同时维持较高的晶格质量。
其中,衬底1可为蓝宝石衬底、硅衬底、碳化硅衬底、氧化镓衬底或氧化锌衬底,但不限于此。
其中,形核层2可为AlN层和/或AlGaN层,但不限于此。形核层2的厚度为20nm~100nm,示例性的为30nm、40nm、50nm、60nm、70nm、80nm或90nm,但不限于此。
其中,本征GaN层3的厚度0.8μm~3μm,示例性的为0.9μm、1.2μm、1.6μm、2.1μm、2.5μm或2.8μm,但不限于此。
其中,N型GaN层4的N型掺杂元素为Si或Ge,但不限于此;优选的为Si。N型GaN层4的掺杂浓度为5×1018cm-3~1×1019cm-3,示例性的为6×1018cm-3、7×1018cm-3、8×1018cm-3或9×1018cm-3,但不限于此。N型GaN层4的厚度为1μm~3μm,示例性的为1.3μm、1.6μm、1.9μm、2.2μm、2.5μm或2.8μm,但不限于此。
其中,电子阻挡层7为AlxGa1-xN层和InyGa1-yN层交替生长的周期性结构,周期数为3~15;其中,x为0.05~0.2,y为0.1~0.5。单个AlxGa1-xN层的厚度为1nm~5nm,单个InyGa1-yN层的厚度为1nm~5nm。电子阻挡层7的总厚度为5nm~100nm。
其中,P型GaN层8中的P型掺杂元素为Mg、Be或Zn,但不限于此。优选的为Mg。P型GaN层8中P型掺杂浓度为8×1018cm-3~1×1020cm-3,示例性的为9×1018cm-3、1×1019cm-3、3×1019cm-3、5×1019cm-3、7×1019cm-3或9×1019cm-3,但不限于此。P型GaN层8的厚度为30nm~60nm,示例性的为35nm、40nm、45nm、50nm或55nm,但不限于此。
相应的,参考图4,本发明还公开了一种发光二极管外延片的制备方法,其用于制备上述的发光二极管外延片,其包括以下步骤:
S100:提供衬底;
优选的,在本发明的一个实施例之中,将衬底加载至MOCVD中,在1000℃~1200℃、200torr~600torr、氢气气氛下退火5min~8min,以去除衬底表面的颗粒、氧化物等杂质。
S200:在衬底上生长形核层;
其中,可通过PVD、MOCVD、MBE或VPE生长形核层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长AlGaN层,其生长温度为500℃~700℃,生长压力为200torr~400torr。生长时,在MOCVD反应室中通入NH3作为N源;以H2和N2作为载气,通入TMAl作为Al源,通入TMGa作为Ga源。
S300:在形核层上生长本征GaN层;
其中,可通过PVD、MOCVD、MBE或VPE生长本征GaN层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长本征GaN层,生长温度为1100℃~1150℃,生长压力为100torr~500torr。生长时,在MOCVD反应室中通入NH3作为N源;以H2和N2作为载气,通入TMGa作为Ga源。
S400:在本征GaN层上生长N型GaN层;
其中,可通过MOCVD、MBE或VPE生长N型GaN层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长N型GaN层,生长温度为1100℃~1150℃,生长压力为100torr~500torr。生长时,在MOCVD反应室中通入NH3作为N源,通入SiH4作为N型掺杂源;以H2和N2作为载气,通入TMGa作为Ga源。
S500:在N型GaN层上生长V型坑层;
具体的,在本发明的一个实施例中,S500包括:
S510:在N型GaN层上生长第一BN层;
其中,可通过PVD、MOCVD或MBE生长第一BN层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长第一BN层,生长温度为1000℃~1200℃,生长压力为100torr~300torr;生长时,在MOCVD反应室中通入NH3作为N源,通入三乙基硼作为B源。
S520:在第一BN层上生长InN层;
其中,可通过MOCVD或MBE生长InN层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长InN层,生长温度为800℃~900℃,生长压力为100torr~300torr;生长时,在MOCVD反应室中通入NH3作为N源,以N2或Ar为载气,通入TMIn作为In源。
S530:在InN层上生长第二BN层,得到缺陷阻断层;
其中,第二BN层的生长条件与第一BN层相同。
S540:在缺陷阻断层上生长Ga2O3层;
其中,可通过PVD、MOCVD或MBE生长Ga2O3层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长Ga2O3层,其生长温度为750℃~850℃,生长压力为50torr~300torr,生长时,在MOCVD反应室中通入O2作为O源,以Ar为载气,通入TEGa作为Ga源。
优选的,在本发明的另一个实施例之中,在缺陷阻挡层上生长GaN层,然后在900℃~1000℃,氧气氛围下氧化,得到Ga2O3层。
具体的,GaN层通过PVD、MOCVD、MBE或VPE生长,但不限于此。优选的,在本发明的一个实施例之中,通过MOCVD生长GaN层,生长温度为1000℃~1200℃,生长压力为100torr~300torr;生长时,在MOCVD反应室中通入NH3作为N源,以H2和N2作为载气,通入TMGa作为Ga源。
S550:将Ga2O3层刻蚀,形成多个V型坑,得到V型坑层;
其中,可采用ICP或RIE进行刻蚀,但不限于此,优选的,采用ICP进行刻蚀,刻蚀功率为200W~400W,刻蚀使用的气体为Cl2和N2的混合气体,其中,Cl2和N2的体积比为1:(1~2)。
S600:在V型坑层上生长多量子阱层;
其中,可通过MOCVD、MBE或VPE生长多量子阱层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD周期性生长InGaN量子阱层和GaN量子垒层,直至得到多量子阱层。其中,InGaN量子阱层的生长温度为700℃~800℃,生长压力为100torr~500torr,生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源。其中,GaN量子垒层的生长温度为800℃~900℃,生长压力为100torr~500torr,生长时,在MOCVD反应室中通入NH3作为N源,以H2和N2作为载气,通入TEGa作为Ga源。
S700:在多量子阱层上生长电子阻挡层;
其中,可通过MOCVD、MBE或VPE生长电子阻挡层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD中周期性生长AlxGa1-xN层和InyGa1-yN层,直至得到电子阻挡层。其中,AlxGa1-xN层的生长温度900℃~1000℃,生长压力为100torr~500torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入TMAl作为Al源,通入TMGa作为Ga源。InyGa1-yN层的生长温度900℃~1000℃,生长压力为100torr~500torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入TMIn作为In源,通入TMGa作为Ga源。
S800:在电子阻挡层上生长P型GaN层;
其中,通过MOCVD、MBE或VPE生长P型GaN层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长P型GaN层,生长温度为800℃~1000℃,生长压力为100torr~300torr。生长时,在MOCVD反应室中通入NH3作为N源,通入Cp2Mg作为P型掺杂源;以H2和N2作为载气,通入TMGa作为Ga源。
下面以具体实施例对本发明进行进一步说明:
实施例1
本实施例提供一种发光二极管外延片,参考图1~图3,其包括衬底1和依次设于衬底1上的形核层2、本征GaN层3、N型GaN层4、V型坑层5、多量子阱层6、电子阻挡层7和P型GaN层8。
其中,衬底1为蓝宝石衬底;形核层2为AlGaN层,其厚度为30nm;本征GaN层3的厚度1.2μm;N型GaN层4的N型掺杂元素为Si,掺杂浓度为8×1018cm-3,其厚度为2μm。
其中,V型坑层5包括依次层叠于N型GaN层4上的缺陷阻断层51和V型坑形成层52。其中,缺陷阻断层51包括依次层叠的第一BN层511、InN层512和第二BN层513;第一BN层511和第二BN层513的厚度均为4nm,InN层512的厚度为6nm。V型坑形成层52为Ga2O3层,其表面刻蚀形成多个V型坑52a。Ga2O3的厚度为220nm,V型坑52a的开口尺寸为140nm,开口密度为4×1010个/cm2
其中,多量子阱层6为交替堆叠的InGaN量子阱层和GaN量子垒层,堆叠周期数为10,单个InGaN量子阱层的厚度为3nm,In组分占比为0.24;单个GaN量子垒层的厚度为10nm。
其中,电子阻挡层7为AlxGa1-xN层(x=0.1)和InyGa1-yN层(y=0.22)交替生长的周期性结构,周期数为8;单个AlxGa1-xN层的厚度为3nm,单个InyGa1-yN层的厚度为3nm。P型GaN层8的掺杂元素为Mg,掺杂浓度为2×1019cm-3,厚度为35nm。
本实施例中发光二极管外延片的制备方法包括以下步骤:
(1)提供衬底;将衬底加载至MOCVD中,在1150℃、400torr、氢气气氛下退火6min。
(2)在衬底上生长形核层;
具体的,通过MOCVD生长AlGaN层,作为形核层;其生长温度为650℃,生长压力为250torr。
(3)在形核层上生长本征GaN层;
具体地,通过MOCVD生长本征GaN层,生长温度为1110℃,生长压力为200torr。
(4)在本征GaN层上生长N型GaN层;
具体地,通过MOCVD生长N型GaN层,生长温度为1120℃,生长压力为300torr。
(5)在N型GaN层上生长第一BN层;
具体地,通过MOCVD生长第一BN层,生长温度为1150℃,生长压力为200torr。
(6)在第一BN层上生长InN层;
具体地,通过MOCVD生长InN层,生长温度为820℃,生长压力为200torr。
(7)在InN层上生长第二BN层;
具体地,通过MOCVD生长第二BN层,生长温度为1150℃,生长压力为200torr。
(8)在第二BN层上生长Ga2O3层;
具体的,通过MOCVD生长Ga2O3层,生长温度为780℃,生长压力为100torr,生长时,在MOCVD反应室中通入O2作为O源,以Ar为载气,通入TEGa作为Ga源。
(9)将Ga2O3层刻蚀,形成多个V型坑,得到V型坑层;
其中,采用ICP进行刻蚀,刻蚀功率为280W,刻蚀使用的气体为Cl2和N2的混合气体,其中,Cl2和N2的体积比为1:1.5。
(10)在V型坑层上生长多量子阱层;
具体的,在MOCVD中周期性生长InGaN量子阱层和GaN量子垒层,以形成多量子阱层。其中,InGaN量子阱层的生长温度为750℃,生长压力为300torr。GaN量子垒层的生长温度为850℃,生长压力为300torr。
(11)在多量子阱层上生长电子阻挡层;
具体的,通过MOCVD中周期性生长AlxGa1-xN层和InyGa1-yN层,直至得到电子阻挡层。其中,AlxGa1-xN层的生长温度980℃,生长压力为300torr。InyGa1-yN层的生长温度920℃,生长压力为300torr。
(12)在电子阻挡层上生长P型GaN层;
具体的,在MOCVD中生长P型GaN层,生长温度为960℃,生长压力为200torr。
实施例2
本实施例提供一种发光二极管外延片,其与实施例1的区别在于:
第一BN层511、第二BN层513的厚度为10nm,InN层512的厚度为4nm。Ga2O3层的厚度为100nm。
其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片,其与实施例2的区别在于:
V型坑52a的开口尺寸为120nm。
其余均与实施例2相同。
实施例4
本实施例提供一种发光二极管外延片,其与实施例3的区别在于:
V型坑52a的开口密度为5×108个/cm2
其余均与实施例3相同。
实施例5
本实施例提供一种发光二极管外延片,其余实施例4的区别在于:
Ga2O3层的制备方法为:
在第二BN层上生长GaN层,然后在910℃,氧气氛围下氧化,得到Ga2O3层。
具体的,GaN层通过MOCVD生长,生长温度为1150℃,生长压力为200torr。
其余均与实施例4相同。
对比例1
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
不设置V型坑开口层,相应的,制备方法中也不设置该层的生长步骤。
其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
V型坑层为InGaN层(In组分占比为0.12)和GaN层交替层叠形成的周期性结构,周期数为10,InGaN层的厚度为3.5nm,GaN层的厚度为8nm。其开口得到的V型坑的开口尺寸为85nm~98nm,开口密度为1.52×108个/cm2
其中,InGaN层的生长温度为750℃,生长压力为300torr,GaN层的生长温度为850℃,生长压力为300torr。
其余均与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
不对Ga2O3层进行刻蚀,即不形成V型坑。
其余均与实施例1相同。
对比例4
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
不包括缺陷阻断层,也不包括该层的制备步骤。
其余均与实施例1相同。
对比例5
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
不包括InN层,也不包括其制备步骤。第一BN层和第二BN层的厚度均为3nm。
其余均与实施例1相同。
将实施例1~实施例5,对比例1~对比例5所得的发光二极管外延片进行亮度和抗静电能力测试,具体测试方法如下:
(1)将外延片制备成10mil×24mil的垂直结构的芯片,测试其发光亮度;
(2)抗静电性能测试:在HBM(人体放电模型)模型下运用静电仪对芯片的抗静电性能进行测试,测试芯片能承受反向8000V静电的通过比例。
具体结果如下:
由表中可以看出,在传统的发光二极管外延片(对比例1)中添加本发明的V型坑层之后,抗静电能力和发光效率均有明显提升。与目前常见的V型坑层(对比例2)相比,本发明的发光二极管外延片的抗静电能力显著提升,发光效率小幅提升。以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片,其特征在于,包括衬底和依次设于所述衬底上的形核层、本征GaN层、N型GaN层、V型坑层、多量子阱层、电子阻挡层和P型GaN层;所述V型坑层包括依次层叠于所述N型GaN层上的缺陷阻断层和V型坑形成层;
所述缺陷阻断层包括依次层叠于所述N型GaN层上的第一BN层、InN层和第二BN层;所述V型坑形成层为Ga2O3层,其表面刻蚀形成多个V型坑;
所述Ga2O3层的厚度为30nm~250nm,所述V型坑的开口密度为1×108个/cm2~5×1010个/cm2
2.如权利要求1所述的发光二极管外延片,其特征在于,所述第一BN层的厚度为5nm~20nm,所述InN层的厚度为1nm~5nm,所述第二BN层的厚度为5nm~20nm。
3.如权利要求1所述的发光二极管外延片,其特征在于,所述Ga2O3层的厚度为30nm~200nm。
4.如权利要求1至3任一项所述的发光二极管外延片,其特征在于,所述V型坑的开口尺寸为100nm~150nm,开口密度为1×108个/cm2~1×1010个/cm2
5.如权利要求1所述的发光二极管外延片,其特征在于,所述多量子阱层为周期性结构,周期数为3~15,每个周期均包括依次层叠的InGaN量子阱层和GaN量子垒层;
所述InGaN量子阱层中In组分占比为0.15~0.25,厚度为2nm~5nm;所述GaN量子垒层的厚度为4nm~12nm。
6.一种发光二极管外延片的制备方法,用于制备如权利要求1~5任一项所述的发光二极管外延片,其特征在于,包括:
提供衬底,在所述衬底上依次生长形核层、本征GaN层、N型GaN层、V型坑层、多量子阱层、电子阻挡层和P型GaN层;
其中,所述V型坑层包括依次层叠于所述N型GaN层上的缺陷阻断层和V型坑形成层;
所述缺陷阻断层包括依次层叠于所述N型GaN层上的第一BN层、InN层和第二BN层;所述V型坑形成层为Ga2O3层,其表面刻蚀形成多个V型坑;
所述Ga2O3层的厚度为30nm~250nm,所述V型坑的开口密度为1×108个/cm2~5×1010个/cm2
7.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述第一BN层、第二BN层的生长温度为1000℃~1200℃,生长压力为100torr~300torr;
所述InN层的生长温度为800℃~900℃,生长压力为100torr~300torr。
8.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述Ga2O3层的制备方法为:
在缺陷阻挡层上生长GaN层,然后在900℃~1000℃,氧气氛围下氧化,得到Ga2O3层,再ICP刻蚀形成V型坑。
9.如权利要求8所述的发光二极管外延片的制备方法,其特征在于,所述GaN层的生长温度为1000℃~1200℃,生长压力为100torr~300torr。
10.一种发光二极管外延片,其特征在于,包括如权利要求1~5任一项所述的发光二极管外延片。
CN202310968497.5A 2023-08-03 2023-08-03 发光二极管外延片及其制备方法、发光二极管外延片 Active CN116682914B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310968497.5A CN116682914B (zh) 2023-08-03 2023-08-03 发光二极管外延片及其制备方法、发光二极管外延片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310968497.5A CN116682914B (zh) 2023-08-03 2023-08-03 发光二极管外延片及其制备方法、发光二极管外延片

Publications (2)

Publication Number Publication Date
CN116682914A CN116682914A (zh) 2023-09-01
CN116682914B true CN116682914B (zh) 2023-10-10

Family

ID=87791306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310968497.5A Active CN116682914B (zh) 2023-08-03 2023-08-03 发光二极管外延片及其制备方法、发光二极管外延片

Country Status (1)

Country Link
CN (1) CN116682914B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117613167B (zh) * 2024-01-24 2024-03-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120136703A (ko) * 2011-06-09 2012-12-20 엘지이노텍 주식회사 발광 소자 및 그 제조방법
WO2016108422A1 (en) * 2014-12-31 2016-07-07 Seoul Viosys Co., Ltd. Vertical light emitting diode with v-pit current spreading member and manufacturing method of the same
CN107180895A (zh) * 2016-03-10 2017-09-19 三星电子株式会社 发光器件及其制造方法
CN107810563A (zh) * 2015-06-25 2018-03-16 Lg伊诺特有限公司 紫外光发光二极管、发光二极管封装及照明装置
CN112736174A (zh) * 2021-01-04 2021-04-30 宁波安芯美半导体有限公司 一种深紫外led外延结构及其制备方法
CN115966639A (zh) * 2023-02-03 2023-04-14 江西兆驰半导体有限公司 一种发光二极管及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120136703A (ko) * 2011-06-09 2012-12-20 엘지이노텍 주식회사 발광 소자 및 그 제조방법
WO2016108422A1 (en) * 2014-12-31 2016-07-07 Seoul Viosys Co., Ltd. Vertical light emitting diode with v-pit current spreading member and manufacturing method of the same
CN107810563A (zh) * 2015-06-25 2018-03-16 Lg伊诺特有限公司 紫外光发光二极管、发光二极管封装及照明装置
CN107180895A (zh) * 2016-03-10 2017-09-19 三星电子株式会社 发光器件及其制造方法
CN112736174A (zh) * 2021-01-04 2021-04-30 宁波安芯美半导体有限公司 一种深紫外led外延结构及其制备方法
CN115966639A (zh) * 2023-02-03 2023-04-14 江西兆驰半导体有限公司 一种发光二极管及其制备方法

Also Published As

Publication number Publication date
CN116682914A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
CN116053378B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115832138B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115188863B (zh) 发光二极管外延片及其制备方法
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN116581216B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116682914B (zh) 发光二极管外延片及其制备方法、发光二极管外延片
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN116454186A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116169216A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116525734A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116632136A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116093220A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116759508A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116014041B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117199203A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117613156A (zh) 发光二极管外延片及其制备方法、led
CN115832139B (zh) 用于Mini-LED的外延片及其制备方法、Mini-LED
CN116914049A (zh) 发光二极管外延片及其制备方法、发光二极管
CN217641376U (zh) 一种led外延片及led芯片
CN116093218A (zh) GaN基发光二极管外延片及其制备方法、GaN基发光二极管
CN115799423A (zh) 用于Mini-LED的外延片及其制备方法、Mini-LED

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant