CN217641376U - 一种led外延片及led芯片 - Google Patents
一种led外延片及led芯片 Download PDFInfo
- Publication number
- CN217641376U CN217641376U CN202221420892.7U CN202221420892U CN217641376U CN 217641376 U CN217641376 U CN 217641376U CN 202221420892 U CN202221420892 U CN 202221420892U CN 217641376 U CN217641376 U CN 217641376U
- Authority
- CN
- China
- Prior art keywords
- layer
- sublayer
- aln
- epitaxial wafer
- electron blocking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型公开了一种LED外延片及LED芯片,LED外延片包括电子阻挡层,电子阻挡层是由MgN子层、InAlN子层、AlN子层以及InGaN子层循环交替生长而成的周期性结构。其中,MgN子层可以提供更多的空穴,载流子数量增加,电子和空穴的辐射复合效率得到提高,AlN子层能够形成一个较高的势垒能级,阻挡电子的迁移和能保证电子阻挡层较优晶体质量,也同时能保证晶格间的适配应力所产生的应力场较小,从而可以提高空穴的有效注入,InAlN子层、AlN子层和InGaN子层之间形成有二维电子气,二维电子气对有源层中的电子存在排斥力能够有效将电子限制在有源层中,促进了电子与空穴之间有效的复合效率,从而提高发光效率和光电性能。
Description
技术领域
本实用新型涉及半导体技术领域,具体为一种LED外延片及LED芯片。
背景技术
多量子阱发光二极管(LED)作为新一代发光二极管,具有节能、环保、寿命长、多色彩、体积小等众多优点。
目前传统的GaN基LED外延结构生长过程为:先在蓝宝石衬底上生长一层低温GaN缓冲层,然后接着高温下生长一层未掺杂GaN,接着生长一层n型掺杂层,掺杂材料一般为硅烷,提供LED复合发光所需要的电子,然后接着生长InGaN/GaN量子阱和量子垒作为LED的发光层,n掺杂区的电子和p掺杂区的空穴在这个区域复合发光,接着继续生长一层掺杂铝的P型AlGaN电子阻挡层,最后生长一层掺杂镁的GaN层,这一层提供复合发光的空穴。
但是在多量子阱层后直接生长掺杂铝的p型AlGaN电子阻挡层会使得材料界面产生大的应力,从而使得发光层出现较大畸变,造成电子和空穴复合量降低,进而降低发光效率,还会影响器件性能。
实用新型内容
本实用新型的目的在于提供一种LED外延片,通过设置一超晶格结构的电子阻挡层,用于解决现有技术中由于在多量子阱层后直接生长掺杂铝的p型AlGaN电子阻挡层会使得材料界面产生大的应力,导致发光层出现较大畸变,造成电子和空穴复合量降低,进而降低发光效率的技术问题。
为实现上述目的,本实用新型提供一种LED外延片,包括衬底,所述衬底上由下至上依次层叠有缓冲层、未掺杂GaN层、N型层、多量子阱层以及P型层;
所述LED外延片还包括设于所述多量子阱层与所述P型层之间的电子阻挡层;
其中,所述电子阻挡层为超晶格结构,其包括按预设周期交替层叠的MgN子层、InAlN子层、AlN子层以及InGaN子层。
作为本实用新型进一步方案,在所述电子阻挡层的单个周期中,所述MgN子层的厚度为3-6nm。
作为本实用新型进一步方案,在所述电子阻挡层的单个周期中,所述InAlN子层的厚度为2-4nm。
作为本实用新型进一步方案,在所述电子阻挡层的单个周期中,所述AlN子层的厚度为1-2nm。
作为本实用新型进一步方案,在所述电子阻挡层的单个周期中,所述InGaN子层的厚度为2-4nm。
作为本实用新型进一步方案,在所述电子阻挡层的单个周期中,生长顺序为MgN子层80、InAlN子层90、AlN子层100以及InGaN子层110依次层叠。
作为本实用新型进一步方案,所述电子阻挡层的预设周期为3~5,所述电子阻挡层的总厚度为24~80nm。
作为本实用新型进一步方案,所述MgN子层、所述InAlN子层、所述AlN子层以及所述InGaN子层的厚度比例为3:2:1:2。
作为本实用新型进一步方案,所述InAlN子层以及所述AlN子层中的Al组分在0~0.3之间。
本实用新型的另一个目的在于提供一种LED芯片,所述LED芯片包括上述的LED外延片。
与现有技术相比,通过在多量子阱层上外延生长电子阻挡层,其中电子阻挡层为MgN/InAlN/AlN/InGaN超晶格层,代替了传统的传统电子阻挡层结构,即在多量子阱层上直接生长Al的p型AlGaN电子阻挡层的技术方案。具体的,所述MgN/InAlN/AlN/InGaN超晶格层是由MgN子层、InAlN子层、AlN子层以及InGaN子层循环交替生长而成的周期性结构。其中,MgN子层可以提供更多的空穴,载流子数量增加,电子和空穴的辐射复合效率得到提高,AlN子层能够形成一个较高的势垒能级,阻挡电子的迁移和能保证电子阻挡层较优晶体质量,也同时能保证晶格间的适配应力所产生的应力场较小,从而可以提高空穴的有效注入,InAlN子层、AlN子层和InGaN子层之间形成有二维电子气,二维电子气对有源层中的电子存在排斥力能够有效将电子限制在有源层中,促进了电子与空穴之间有效的复合效率,从而提高发光效率和光电性能。
附图说明
图1为本实用新型实施例中的结构示意图;
主要结构符号说明:
衬底 | 10 | 缓冲层 | 20 |
非掺杂GaN层 | 30 | N型层 | 40 |
多量子阱层 | 50 | 电子阻挡层 | 60 |
P型层 | 70 | MgN子层 | 80 |
InAlN子层 | 90 | AlN子层 | 100 |
InGaN | 110 |
如下具体实施方式将结合上述附图进一步说明本实用新型。
具体实施方式
为了便于理解本实用新型,下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的若干实施例。但是,本实用新型可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本实用新型的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本实用新型针对现有技术中由于在多量子阱层后直接生长掺杂铝的p型AlGaN电子阻挡层,会使得材料界面产生大的应力,从而使得发光层出现较大畸变,造成电子和空穴复合量降低,进而降低发光效率的技术问题,具体提供了一种LED外延片及LED芯片。
请参阅图1,外延片包括:衬底10、以及依次层叠设置在衬底10上的缓冲层20、未掺杂GaN层30、N型层40、多量子阱层50、电子阻挡层60以及P型层70。
其中,电子阻挡层60为超晶格结构,其是由MgN子层80、InAlN子层90、AlN子层100以及InGaN子层110按预设周期交替层叠而成的周期性结构,预设周期为3~5,其总厚度为24~80nm;
也就是说,本申请中的电子阻挡层60相比现有LED中的电子阻挡层厚度大大降低,避免了电子阻挡层过厚产生的高价带带阶阻碍空穴向多量子阱层迁移,进而提高了电子和空穴的复合几率,提高LED的发光效率。
具体的,在电子阻挡层60的单个周期中,MgN子层80的厚度为3-6nm、InAlN子层90的厚度为2-4nm、AlN子层100的厚度为1-2nm以及InGaN子层110的厚度为2-4nm;
需要注意的是,在电子阻挡层60的含Al子层,如InAlN子层90以及AlN子层100的Al成分在0~0.3(原子数)之间,其效果在于在有源层和P型空穴注入层之间加入多层或单层Al的组分变化的电子阻挡层,可以增加空穴的注入效率和抑制电子电流的溢出,减小激光器的阈值电流并增加发光效率。
而生长厚度为3-6nm的掺杂渐变MgN层80,可以提供更多的空穴,载流子数量增加,电子和空穴的辐射复合效率得到提高。
更具体的,在电子阻挡层60的单个周期,MgN子层80、InAlN子层90、AlN子层100以及InGaN子层110的厚度比例为3:2:1:2,生长顺序为MgN子层80、InAlN子层90、AlN子层100以及InGaN子层110依次层叠。
本实用新型还提供一种LED芯片,包括上述LED外延片。
另外本实用新型还提出一种外延片生长方法,用于生长上述外延片,其中采用中微A7 MOCVD(Metal-organic Chemical Vapor Deposition,简称MOCVD)设备实现LED外延片的生长方法。将已经溅射好缓冲层衬底放入MOCVD中,采用高纯H2(氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中的一种作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,三甲基铝(TMAl)作为铝源,硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂进行外延生长。方法具体包括步骤S101至步骤S107,其中:
步骤S101,提供一衬底10;
具体的,衬底10可以为蓝宝石衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种;
步骤S102,在衬底10上生长缓冲层20,其生长厚度为10~40nm;
具体的,缓冲层20可以为AlN/GaN缓冲层。
步骤S103,在缓冲层20上生长未掺杂GaN层30,其生长厚度为2~3.5um;
具体的,将未掺杂GaN层30的生长温度调整为1050℃,压力调节为100~600torr,通过控制生长时间,使得生长厚度为2~3.5um。
步骤S104,在未掺杂GaN层30上生长N型层40,其生长厚度为2~3um;
具体的,生长温度调节为1100℃,Si掺杂浓度为1.6×E19atoms/cm3,通过控制生长时间,使得生长厚度为2~3um。
步骤S105,在N型层40上生长多量子阱层50,其生长厚度为114,4~143nm;
具体的,多量子阱层50是由第一子层与第二子层交替层叠生长的周期性结构,周期数为8~10个,而第一子层为InGaN量子阱层,第二子层为GaN量子垒层,将反应室温度调节为780~825℃,生长压力调节为250torr,通过控制生长时间,使得InGaN量子阱层的生长厚度为2.3nm,GaN量子垒层的厚度为12nm。
步骤S106,在多量子阱层50上生长电子阻挡层60,其生长厚度为24~80nm;
具体的,在多量子阱层50上交替层叠生长3~5次的MgN子层80、InAlN子层90、AlN子层100以及InGaN子层110,形成MgN/InAlN/AlN/InGaN超晶格层,其中:
生长MgN子层80的步骤包括:将反应腔压力调节为100-600torr,反应腔温度调节750-800℃,并通入NH3、Cp2Mg以及N2气体,通过调节沉积时间以控制MgN子层80的厚度生长为3-6nm。
生长InAlN子层90的步骤包括:将反应腔压力调节为100-600torr,反应腔温度调节750-1000℃,并通入100-130sccm的TMAl、600-700sccm的TMIN以及600-700sccm的NH4,通过调节沉积时间以控制InAlN子层的厚度生长为2-4nm。
生长AlN子层100的步骤包括:将反应腔压力调节为100-600torr,反应腔温度调节750-1000℃,并通入100-130sccm的TMAl以及600-700sccm的NH4,通过调节沉积时间以控制AlN子层的厚度生长为1-2nm。
生长InGaN子层110的步骤包括:将反应腔压力调节为100-600torr,反应腔温度调节750-1000℃,并通入30-60sccm的TMGa、600-700sccm的TMIN以及600-700sccm的NH4,通过调节沉积时间以控制InGaN子层110的厚度生长为2-4nm。
这样按MgN子层80、InAlN子层90、AlN子层100以及InGaN子层110的顺序循环生长,并控制其厚度比例为3:2:1:2。
步骤S107,在电子阻挡层60上生长P型层70,其生长厚度为1~5nm;
具体的,P型GaN为重掺Mg GaN层,厚度为1~5nm,生长温度800~900℃。
综上,通过在多量子阱层上外生长电子阻挡层,其中电子阻挡层为MgN/InAlN/AlN/InGaN超晶格层,代替了传统的传统电子阻挡层结构,即在多量子阱层上直接生长Al的p型AlGaN电子阻挡层的技术方案。具体的,所述MgN/InAlN/AlN/InGaN超晶格层是由MgN子层、InAlN子层、AlN子层以及InGaN子层循环交替生长而成的周期性结构。其中,MgN子层可以提供更多的空穴,载流子数量增加,电子和空穴的辐射复合效率得到提高,AlN子层能够形成一个较高的势垒能级,阻挡电子的迁移和能保证电子阻挡层较优晶体质量,也同时能保证晶格间的适配应力所产生的应力场较小,从而可以提高空穴的有效注入,InAlN子层、AlN子层和InGaN子层之间形成有二维电子气,二维电子气对有源层中的电子存在排斥力能够有效将电子限制在有源层中,促进了电子与空穴之间有效的复合效率,从而提高发光效率和光电性能。
为了便于理解本实用新型,下面将给出了本实用新型的若干实施例。但是,本实用新型可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本实用新型的公开内容更加透彻全面。
实施例1
所示为本实用新型第一实施例中的外延片,包括衬底10、以及依次层叠设置在衬底10上的缓冲层20、未掺杂GaN层30、N型层40、多量子阱层50、电子阻挡层60以及P型层70。
其中,电子阻挡层为MgN/InAlN/AlN/InGaN超晶格层,而MgN/InAlN/AlN/InGaN超晶格层是由MgN子层、InAlN子层、AlN子层以及InGaN子层循环交替生长而成的周期性结构,周期数为3,其总厚度为24nm。
具体的,在MgN/InAlN/AlN/InGaN超晶格层的单个周期中,MgN子层的厚度为3nm、InAlN子层的厚度为2nm、AlN子层的厚度为1nm以及InGaN子层的厚度为2nm。
实施例2
所示为本实用新型第二实施例中的外延片,包括衬底10、以及依次层叠设置在衬底10上的缓冲层20、未掺杂GaN层30、N型层40、多量子阱层50、电子阻挡层60以及P型层70。
其中,电子阻挡层为MgN/InAlN/AlN/InGaN超晶格层,而MgN/InAlN/AlN/InGaN超晶格层是由MgN子层、InAlN子层、AlN子层以及InGaN子层循环交替生长而成的周期性结构,周期数为4,其总厚度为48nm。
具体的,在MgN/InAlN/AlN/InGaN超晶格层的单个周期中,MgN子层的厚度为4.5nm、InAlN子层的厚度为3nm、AlN子层的厚度为1.5nm以及InGaN子层的厚度为3nm。
实施例3
所示为本实用新型第三实施例中的外延片,包括衬底10、以及依次层叠设置在衬底10上的缓冲层20、未掺杂GaN层30、N型层40、多量子阱层50、电子阻挡层60以及P型层70。
其中,电子阻挡层为MgN/InAlN/AlN/InGaN超晶格层,而MgN/InAlN/AlN/InGaN超晶格层是由MgN子层、InAlN子层、AlN子层以及InGaN子层循环交替生长而成的周期性结构,周期数为5,其总厚度为80nm。
具体的,在MgN/InAlN/AlN/InGaN超晶格层的单个周期中,MgN子层的厚度为6nm、InAlN子层的厚度为4nm、AlN子层的厚度为2nm以及InGaN子层的厚度为4nm。
对比例1
对比例1为目前常见的传统的LED外延片,与本实用新型的实施例的差别在于多量子阱层后直接生长Al的含p型AlGaN电子阻挡层,其他结构无差异。具体如下:包括衬底10、以及依次层叠设置在衬底10上的缓冲层20、未掺杂GaN层30、N型层40、多量子阱层50、电子阻挡层60以及P型层70,其中,含p型AlGaN电子阻挡层的厚度为35nm。
将上述实施例1、实施例2、实施例3和对比例1各进行制备芯片,并统计不同实施例和对比例中LED的提升发光效率数据,结果如表1所示:
表1.本申请中与对比例中的方法制备的外延LED的提升发光效率数据
需要说明的是,实施例1至实施例3及对比例1所制成的芯片在使用相同工艺条件下均制备成的,分别抽取300颗芯片,测试性能。
结合实施例1至实施例3及对比例1数据可知,在本申请中的电子阻挡层60的厚度相比传统LED中的电子阻挡层厚度有部分降低,而且随着电子阻挡层60厚度的逐渐降低,LED的发光效率以及扛静电能力的良率也随之提高,也就是说,因为电子阻挡层60厚度的降低,避免了电子阻挡层过厚产生的高价带带阶阻碍空穴向多量子阱层迁移,进而提高了电子和空穴的复合几率。
综上,通过在多量子阱层上外生长电子阻挡层,其中电子阻挡层为MgN/InAlN/AlN/InGaN超晶格层,代替了传统的传统电子阻挡层结构,即在多量子阱层上直接生长Al的p型AlGaN电子阻挡层的技术方案。具体的,所述MgN/InAlN/AlN/InGaN超晶格层是由MgN子层、InAlN子层、AlN子层以及InGaN子层循环交替生长而成的周期性结构。其中,MgN子层可以提供更多的空穴,载流子数量增加,电子和空穴的辐射复合效率得到提高,AlN子层能够形成一个较高的势垒能级,阻挡电子的迁移和能保证电子阻挡层较优晶体质量,也同时能保证晶格间的适配应力所产生的应力场较小,从而可以提高空穴的有效注入,InAlN子层、AlN子层和InGaN子层之间形成有二维电子气,二维电子气对有源层中的电子存在排斥力能够有效将电子限制在有源层中,促进了电子与空穴之间有效的复合效率,从而提高发光效率和光电性能。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种LED外延片,包括衬底,其特征在于,所述衬底上由下至上依次层叠有缓冲层、未掺杂GaN层、N型层、多量子阱层以及P型层;
所述LED外延片还包括设于所述多量子阱层与所述P型层之间的电子阻挡层;
其中,所述电子阻挡层为超晶格结构,其包括按预设周期交替层叠的MgN子层、InAlN子层、AlN子层以及InGaN子层。
2.根据权利要求1所述的LED外延片,其特征在于,在所述电子阻挡层的单个周期中,所述MgN子层的厚度为3-6nm。
3.根据权利要求1所述的LED外延片,其特征在于,在所述电子阻挡层的单个周期中,所述InAlN子层的厚度为2-4nm。
4.根据权利要求1所述的LED外延片,其特征在于,在所述电子阻挡层的单个周期中,所述AlN子层的厚度为1-2nm。
5.根据权利要求1所述的LED外延片,其特征在于,在所述电子阻挡层的单个周期中,所述InGaN子层的厚度为2-4nm。
6.根据权利要求1所述的LED外延片,其特征在于,在所述电子阻挡层的单个周期中,生长顺序为MgN子层、InAlN子层、AlN子层以及InGaN子层依次层叠。
7.根据权利要求1所述的LED外延片,其特征在于,所述电子阻挡层的预设周期为3~5,所述电子阻挡层的总厚度为24~80nm。
8.根据权利要求1-6任一项所述的LED外延片,其特征在于,所述MgN子层、所述InAlN子层、所述AlN子层以及所述InGaN子层的厚度比例为3:2:1:2。
9.一种LED芯片,其特征在于,包括权利要求1-8任一项所述的LED外延片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221420892.7U CN217641376U (zh) | 2022-06-08 | 2022-06-08 | 一种led外延片及led芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221420892.7U CN217641376U (zh) | 2022-06-08 | 2022-06-08 | 一种led外延片及led芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217641376U true CN217641376U (zh) | 2022-10-21 |
Family
ID=83624965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221420892.7U Active CN217641376U (zh) | 2022-06-08 | 2022-06-08 | 一种led外延片及led芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217641376U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116154059A (zh) * | 2023-04-04 | 2023-05-23 | 江西兆驰半导体有限公司 | 氮化镓发光二极管外延结构、led及其制备方法 |
-
2022
- 2022-06-08 CN CN202221420892.7U patent/CN217641376U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116154059A (zh) * | 2023-04-04 | 2023-05-23 | 江西兆驰半导体有限公司 | 氮化镓发光二极管外延结构、led及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110718612B (zh) | 发光二极管外延片及其制造方法 | |
CN108461592B (zh) | 一种发光二极管外延片及其制造方法 | |
CN109524517B (zh) | 一种发光二极管外延片及其制造方法 | |
CN109950368A (zh) | 氮化镓基发光二极管外延片及其制造方法 | |
CN116581217B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN116072780B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN114944443B (zh) | 一种欧姆接触层、发光二极管外延片及其制备方法 | |
CN109449264B (zh) | 一种发光二极管外延片及其制造方法 | |
CN108447952B (zh) | 一种发光二极管外延片及其制备方法 | |
CN116230823A (zh) | 一种高效发光二极管外延片及制备方法 | |
CN116169216A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN109671817B (zh) | 一种发光二极管外延片及其制备方法 | |
CN111293198A (zh) | 氮化铝系发光二极管结构及其制作方法 | |
CN109545922B (zh) | 一种GaN基发光二极管外延片及其制备方法 | |
CN113161453B (zh) | 发光二极管外延片及其制造方法 | |
CN217641376U (zh) | 一种led外延片及led芯片 | |
CN116014041B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN218351492U (zh) | 外延片及发光二极管 | |
CN108550676B (zh) | 一种发光二极管外延片及其制造方法 | |
CN114464709A (zh) | 一种led外延片、外延生长方法及led芯片 | |
CN114373840A (zh) | 一种发光二极管外延片及其制备方法 | |
CN110364595B (zh) | 发光二极管外延结构及其制备方法 | |
CN109461802B (zh) | 一种GaN基发光二极管外延片及其制备方法 | |
CN113990993B (zh) | 用于降低欧姆接触电阻的发光二极管外延片及其制造方法 | |
CN114497306B (zh) | 一种GaN基LED外延片、外延生长方法及LED芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |