CN108550676B - 一种发光二极管外延片及其制造方法 - Google Patents

一种发光二极管外延片及其制造方法 Download PDF

Info

Publication number
CN108550676B
CN108550676B CN201810532508.4A CN201810532508A CN108550676B CN 108550676 B CN108550676 B CN 108550676B CN 201810532508 A CN201810532508 A CN 201810532508A CN 108550676 B CN108550676 B CN 108550676B
Authority
CN
China
Prior art keywords
layer
sublayer
type
thickness
quantum well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810532508.4A
Other languages
English (en)
Other versions
CN108550676A (zh
Inventor
丁杰
秦双娇
胡任浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201810532508.4A priority Critical patent/CN108550676B/zh
Publication of CN108550676A publication Critical patent/CN108550676A/zh
Application granted granted Critical
Publication of CN108550676B publication Critical patent/CN108550676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制造方法,属于半导体技术领域。发光二极管外延片包括衬底、以及依次层叠在衬底上的缓冲层、未掺杂的GaN层、N型层、多量子阱层、P型掺杂层和P型接触层,P型掺杂层包括至少一个叠层结构,当P型掺杂层包括多个叠层结构时,多个叠层结构依次层叠设置,每个叠层结构包括依次层叠设置的第一子层和第二子层,第一子层为掺Mg的AlxGa1‑xN层,0<x≤0.3,第二子层为掺Mg的InyGa1‑yN层,0<y≤0.2;该P型掺杂层可以阻挡电子向P型层移动,同时提高空穴的有效注入,使电子和空穴在多量子阱层的辐射复合发光,进而提高LED的光效。

Description

一种发光二极管外延片及其制造方法
技术领域
本发明涉及半导体技术领域,特别涉及一种发光二极管外延片及其制造方法。
背景技术
LED(Light Emitting Diode,发光二极管)是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源,正在被迅速广泛地得到应用,如交通信号灯、汽车内外灯、城市景观照明、手机背光源等。
外延片是LED中的主要构成部分,现有的GaN基LED外延片包括衬底和依次层叠在衬底上的缓冲层、未掺杂的GaN层、N型层、多量子阱层、P型层和P型接触层。其中,N型层中掺有Si,提供电子;P型层中掺有Mg,提供空穴;当有电流通过时,N型层提供的电子和P型层提供的空穴进入多量子阱层复合发光。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
由于电子的移动能力远远高于空穴,因此电子可以快速进入多量子阱层,并越过多量子阱层与空穴在P型层发生非辐射复合,从而导致LED芯片发热量增加,LED的光效下降。
发明内容
本发明实施例提供了一种发光二极管外延片及其制造方法,可以使得更多的电子与空穴在多量子阱层辐射复合发光,提高LED的光效。所述技术方案如下:
一方面,本发明实施例提供了一种发光二极管外延片,所述发光二极管外延片包括衬底、以及依次层叠在所述衬底上的缓冲层、未掺杂的GaN层、N型层、多量子阱层、P型掺杂层和P型接触层,
所述P型掺杂层包括至少一个叠层结构,当所述P型掺杂层包括多个所述叠层结构时,多个所述叠层结构依次层叠设置,每个所述叠层结构包括依次层叠设置的第一子层和第二子层,所述第一子层为掺Mg的AlxGa1-xN层,0<x≤0.3,所述第二子层为掺Mg的InyGa1-yN层,0<y≤0.2。
进一步地,所述P型掺杂层的厚度为100~200nm。
进一步地,所述第一子层的厚度与所述第二子层的厚度的比值不小于1:2。
进一步地,当所述P型掺杂层包括一个所述叠层结构时,所述第一子层的厚度为30~60nm,所述第二子层的厚度为60~120nm。
进一步地,当所述P型掺杂层包括多个所述叠层结构时,所述P型掺杂层的周期数为N,8≤N≤20。
进一步地,当所述P型掺杂层包括多个所述叠层结构时,每层所述第一子层的厚度为2~5nm,每层所述第二子层的厚度为5~8nm。
进一步地,所述P型掺杂层中Mg的掺杂浓度为1×1019~5×1019cm-3
进一步地,所述P型掺杂层中Mg的掺杂浓度由靠近所述多量子阱层的一侧向远离所述多量子阱层的一侧逐渐升高。
另一方面,本发明实施例提供了一种发光二极管外延片的制造方法,所述制造方法包括:
提供一衬底;
在所述衬底上依次生长缓冲层、未掺杂的GaN层、N型层和多量子阱层;
在所述多量子阱层上生长P型掺杂层,所述P型掺杂层包括至少一个叠层结构,当所述P型掺杂层包括多个所述叠层结构时,多个所述叠层结构依次层叠设置,每个所述叠层结构包括依次层叠设置的第一子层和第二子层,所述第一子层为掺Mg的AlxGa1-xN层,0<x≤0.3,所述第二子层为掺Mg的InyGa1-yN层,0<y≤0.2;
在所述P型掺杂层上生长P型接触层。
进一步地,所述在所述多量子阱层上生长P型掺杂层,包括:
在生长温度为900~1000℃的环境下,生长P型掺杂层。
本发明实施例提供的技术方案带来的有益效果是:
通过在多量子阱层和P型接触层之间设置P型掺杂层,P型掺杂层包括至少一个叠层结构,每个叠层结构包括依次层叠设置的第一子层和第二子层,当P型掺杂层包括一个叠层结构时,第一子层为掺Mg的AlxGa1-xN层,第一子层中含有Al,Al可以提高GaN层的势垒高度,阻挡电子向P型层移动,避免电子跃迁到P型掺杂层中与空穴进行非辐射复合,影响LED的发光效率;同时GaN层的势垒高度提高,也可以阻挡GaN层与衬底之间因晶格差异造成的缺陷向上延伸,提高外延片的晶体质量,进而提高LED的发光效率。而且Al的摩尔质量比不超过0.3,可以防止Al的含量过高,使得第一子层的势垒高度过高,阻挡空穴向多量子阱层移动,影响LED的发光效率。第二子层为掺Mg的InyGa1-yN层,第二子层中含有In,In可以降低GaN层的势垒高度,使得空穴更容易向多量子阱层移动,同时In有利于Mg的激活,可以提供更多的空穴,从而提高空穴的注入效率,最终提高LED的光效。而且In的摩尔质量比不超过0.2,可以防止In的含量过高而吸光。当P型掺杂层包括多个叠层结构时,多个叠层结构依次层叠设置,形成AlxGa1-xN/InyGa1-yN超晶格结构,AlxGa1-xN/InyGa1-yN超晶格结构的界面晶格失配大,可以产生一定的二维电子气,增加进入多量子阱层的空穴数量,从而提高电子和空穴在多量子阱层的辐射复合发光,进而提高LED的光效。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片的结构示意图;
图2是本发明实施例提供的另一种发光二极管外延片的结构示意图;
图3是本发明实施例提供的一种发光二极管外延片的制造方法的方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种发光二极管外延片,图1是本发明实施例提供的一种发光二极管外延片的结构示意图,如图1所示,发光二极管外延片包括衬底1、以及依次层叠在衬底1上的缓冲层2、未掺杂的GaN层3、N型层4、多量子阱层5、P型掺杂层6和P型接触层7。
P型掺杂层6包括至少一个叠层结构,每个叠层结构包括依次层叠设置的第一子层61和第二子层62,第一子层61为掺Mg的AlxGa1-xN层,0<x≤0.3,第二子层62设置在第一子层61上,第二子层62为掺Mg的InyGa1-yN层,0<y≤0.2。
图1所示的P型掺杂层6包括一个叠层结构,图2是本发明实施例提供的另一种发光二极管外延片的结构示意图,如图2所示,图2与图1的不同之处在于,图2所示的P型掺杂层6包括多个叠层结构,多个叠层结构依次层叠设置。
本发明实施例通过在多量子阱层和P型接触层之间设置P型掺杂层,P型掺杂层包括至少一个叠层结构,每个叠层结构包括依次层叠设置的第一子层和第二子层,当P型掺杂层包括一个叠层结构时,第一子层为掺Mg的AlxGa1-xN层,第一子层中含有Al,Al可以提高GaN层的势垒高度,阻挡电子向P型层移动,避免电子跃迁到P型掺杂层中与空穴进行非辐射复合,影响LED的发光效率;同时GaN层的势垒高度提高,也可以阻挡GaN层与衬底之间因晶格差异造成的缺陷向上延伸,提高外延片的晶体质量,进而提高LED的发光效率。而且Al的摩尔质量比不超过0.3,可以防止Al的含量过高,使得第一子层的势垒高度过高,阻挡空穴向多量子阱层移动,影响LED的发光效率。第二子层为掺Mg的InyGa1-yN层,第二子层中含有In,In可以降低GaN层的势垒高度,使得空穴更容易向多量子阱层移动,同时In有利于Mg的激活,可以提供更多的空穴,从而提高空穴的注入效率,最终提高LED的光效。而且In的摩尔质量比不超过0.2,可以防止In的含量过高而吸光。当P型掺杂层包括多个叠层结构时,多个叠层结构依次层叠设置,形成AlxGa1-xN/InyGa1-yN超晶格结构,AlxGa1-xN/InyGa1-yN超晶格结构的界面晶格失配大,可以产生一定的二维电子气,增加进入多量子阱层的空穴数量,从而提高电子和空穴在多量子阱层的辐射复合发光,进而提高LED的光效。
需要说明的是,在第一子层61中,0<x≤0.3,其中x表示AlxGa1-xN层中的Al的摩尔质量比。在第二子层62中,0<y≤0.2,其中y表示InyGa1-yN层中的In的摩尔质量比。
在本实施例中,从靠近多量子阱层5到远离多量子阱层5的方向上,AlxGa1-xN层中的Al的摩尔质量比可以保持不变,或者可以在0~0.3范围内均匀增大、均匀减小、均匀增大再均匀减小、均匀减小再均匀增大、均匀增大再均匀减小最后均匀增大、均匀减小再均匀增大最后均匀减小、以先均匀增大再均匀减小为一个变化周期进行均匀变化、以及以先均匀减小再均匀增大为一个变化周期进行均匀变化,本发明对此不做限制。
需要说明的是,当P型掺杂层6包括多个叠层结构时,每个叠层结构中的AlxGa1-xN层中的Al的摩尔质量比为定值,每个叠层结构之间的AlxGa1-xN层中的Al的摩尔质量比可以按照上述规律均匀变化。
例如,从靠近多量子阱层5到远离多量子阱层5的方向上,每层AlxGa1-xN层中的Al的摩尔质量比在0~0.3范围内均匀减小,假设当x=0.3时,每层AlxGa1-xN层中的Al的含量为80%,则多层AlxGa1-xN层中的Al的含量可以按照其覆盖顺序,以80%、78%、76%、74%,…,52%的规律均匀减小。
优选地,从靠近多量子阱层5到远离多量子阱层5的方向上,多层AlxGa1-xN层中的Al的摩尔质量比可以在0~0.3范围内均匀增大,则多层AlxGa1-xN层可以形成阶梯结构,在靠近多量子阱层至远离多量子阱层的方向上,多层AlxGa1-xN层的势垒高度逐渐增加,可以形成多层阻挡,以更好的阻挡电子。
在本实施例中,从靠近多量子阱层5到远离多量子阱层5的方向上,InyGa1-yN层中的In的摩尔质量比可以保持不变,或者可以在0~0.2范围内均匀增大、均匀减小、均匀增大再均匀减小、均匀减小再均匀增大、均匀增大再均匀减小最后均匀增大、均匀减小再均匀增大最后均匀减小、以先均匀增大再均匀减小为一个变化周期进行均匀变化、以及以先均匀减小再均匀增大为一个变化周期进行均匀变化,本发明对此不做限制。
需要说明的是,当P型掺杂层6包括多个叠层结构时,每个叠层结构中的InyGa1-yN层中的In的摩尔质量比为定值,每个叠层结构之间的InyGa1-yN层中的In的摩尔质量比可以按照上述规律均匀变化。
可选地,P型掺杂层6的厚度为100~200nm。若P型掺杂层6的厚度过厚,则会导致发光二极管外延片的整体厚度过厚,影响LED的发光效率。若P型掺杂层6的厚度过薄,则起不到提高空穴的注入效率的作用。
优选地,第一子层61的厚度与第二子层62的厚度的比值不小于1:2。由于N型层4中的电子的浓度比P型层中的空穴的浓度大,而第二子层62中含有In,In有利于Mg的激活,可以提供更多的空穴,因此,将第二子层62的厚度设置的较厚,可以提高P型层中空穴的浓度,从而使得更多的空穴可以与电子辐射复合发光,从而提高LED的光效。
优选地,当P型掺杂层6包括一个叠层结构时,第一子层61的厚度为30~60nm,第二子层62的厚度为60~120nm。此时第一子层61的厚度与第二子层62的厚度的比值不小于1:2。
进一步地,当P型掺杂层6包括多个叠层结构时,P型掺杂层6的周期数为N,8≤N≤20。若N的取值过大,则会使得P型掺杂层6的厚度过厚,影响发光二极管的发光效率。若N的取值过小,则P型掺杂层6无法起到提高空穴的注入效率的作用。
进一步地,当P型掺杂层6包括多个叠层结构时,每层第一子层61的厚度为2~5nm,每层第二子层62的厚度为5~8nm。若第一子层61的厚度过小,则起不到阻挡电子向P型层移动的作用,若第一子层61的厚度过大,会阻挡空穴向多量子阱层移动,同时造成浪费。若第二子层62的厚度过小,则起不到提高空穴的注入效率的作用,若第二子层62的厚度过大,则会导致P型掺杂层6的厚度过厚,影响发光二极管的发光效率。
优选地,N=12,每层第一子层61的厚度为4nm,每层第二子层62的厚度为8nm。此时,P型掺杂层6的厚度适中,即可以有效的阻挡电子向P型层移动,又可以提高空穴的注入效率,从而提高发光二极管的光效。
进一步地,P型掺杂层6中Mg的掺杂浓度为1×1019~5×1019cm-3。通过在P型掺杂层6中掺Mg,以提供空穴。
优选地,P型掺杂层6中Mg的掺杂浓度由靠近多量子阱层5的一侧向远离多量子阱层5的一侧逐渐升高。由于Mg是提供空穴的,一定程度上,Mg的掺杂量越高提供的空穴就越多。但Mg的激活效率很低,所以当Mg的掺杂量过多时反而会产生自补偿效应,从而降低发光效率。因此P型掺杂层6中Mg的掺杂浓度采用逐渐升高的方式,既可以提供较多的空穴,又不会产生自补偿效应,可以有效提高发光二极管的发光效率。
在本发明的一种实现方式中,P型掺杂层6中Mg的掺杂浓度也可以保持不变,或者逐渐降低。
在本实施例中,衬底1可以为蓝宝石衬底,缓冲层2可以为GaN层,N型层4可以为掺Si的GaN层,多量子阱层5包括InGaN量子阱层和GaN量子垒层,P型接触层7可以为重掺Mg的GaN层。
实施例二
本发明实施例提供了一种发光二极管外延片的制造方法,用于制造实施例一提供的发光二极管外延片,图3是本发明实施例提供的一种发光二极管外延片的制造方法的方法流程图,如图3所示,该制造方法包括:
步骤201、提供一衬底。
可选地,衬底为蓝宝石。
在本实施例中,可以采用Veeco K465i or C4 MOCVD(Metal Organic ChemicalVapor Deposition,金属有机化合物化学气相沉淀)设备实现LED的生长方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,硅烷(SiH4)作为N型掺杂剂,三甲基铝(TMAl)作为铝源,二茂镁(CP2Mg)作为P型掺杂剂。反应室压力为100-600torr。
具体地,该步骤201包括:
在氢气气氛下,高温处理衬底5~6min。其中,反应室温度为1000~1100℃,反应室压力控制在200~500torr。
步骤202、在衬底上生长缓冲层。
在本实施例中,缓冲层为GaN层,厚度为30nm,生长温度为540℃。
步骤203、在缓冲层上生长未掺杂的GaN层。
具体地,未掺杂的GaN层的厚度为2um,生长温度为1090℃。
步骤204、在未掺杂的GaN层上生长N型层。
在本实施例中,N型层为掺Si的GaN层,厚度为1um。生长N型层时,反应室温度为1050~1140℃。
步骤205、在N型层上生长多量子阱层。
在本实施例中,多量子阱层包括12个周期交替生长的InGaN量子阱层和GaN量子垒层,其中InGaN量子阱层的厚度为3nm,生长温度为790℃。GaN量子垒层的厚度为12nm,生长温度为920℃。
步骤206、在多量子阱层上生长P型掺杂层。
在本实施例中,P型掺杂层包括至少一个叠层结构,每个叠层结构包括依次层叠设置的第一子层和第二子层,第一子层为掺Mg的AlxGa1-xN层,0<x≤0.3,第二子层设置在第一子层上,第二子层为掺Mg的InyGa1-yN层,0<y≤0.2。
在本实施例中,从靠近多量子阱层到远离多量子阱层的方向上,AlxGa1-xN层中的Al的摩尔质量比可以保持不变,或者可以在0~0.3范围内均匀增大、均匀减小、均匀增大再均匀减小、均匀减小再均匀增大、均匀增大再均匀减小最后均匀增大、均匀减小再均匀增大最后均匀减小、以先均匀增大再均匀减小为一个变化周期进行均匀变化、以及以先均匀减小再均匀增大为一个变化周期进行均匀变化,本发明对此不做限制。
需要说明的是,当P型掺杂层包括多个叠层结构时,每个叠层结构中的AlxGa1-xN层中的Al的摩尔质量比为定值,每个叠层结构之间的AlxGa1-xN层中的Al的摩尔质量比可以按照上述规律均匀变化。
例如,从靠近多量子阱层到远离多量子阱层的方向上,每层AlxGa1-xN层中的Al的摩尔质量比在0~0.3范围内均匀减小,假设当x=0.3时,每层AlxGa1-xN层中的Al的含量为80%,则多层AlxGa1-xN层中的Al的含量可以按照其覆盖顺序,以80%、78%、7%、74%,…,52%的规律均匀减小。
优选地,从靠近多量子阱层到远离多量子阱层的方向上,多层AlxGa1-xN层中的Al的摩尔质量比可以在0~0.3范围内均匀增大。
在本实施例中,从靠近多量子阱层到远离多量子阱层的方向上,InyGa1-yN层中的In的摩尔质量比可以保持不变,或者可以在0~0.2范围内均匀增大、均匀减小、均匀增大再均匀减小、均匀减小再均匀增大、均匀增大再均匀减小最后均匀增大、均匀减小再均匀增大最后均匀减小、以先均匀增大再均匀减小为一个变化周期进行均匀变化、以及以先均匀减小再均匀增大为一个变化周期进行均匀变化,本发明对此不做限制。
需要说明的是,当P型掺杂层包括多个叠层结构时,每个叠层结构中的InyGa1-yN层中的In的摩尔质量比为定值,每个叠层结构之间的InyGa1-yN层中的In的摩尔质量比可以按照上述规律均匀变化。
可选地,P型掺杂层的厚度为100~200nm。若P型掺杂层的厚度过厚,则会导致发光二极管外延片的整体厚度过厚,影响LED的发光效率。若P型掺杂层的厚度过薄,则起不到提高空穴的注入效率的作用。
优选地,第一子层的厚度与第二子层的厚度的比值不小于1:2。由于N型层中的电子的浓度比P型层中的空穴的浓度大,而第二子层中含有In,In有利于Mg的激活,可以提供更多的空穴,因此,将第二子层的厚度设置的较厚,可以提高P型层中空穴的浓度,从而使得更多的空穴可以与电子辐射复合发光,从而提高LED的光效。
优选地,当P型掺杂层包括一个叠层结构时,第一子层的厚度为30~60nm,第二子层的厚度为60~120nm。此时第一子层的厚度与第二子层的厚度的比值不小于1:2。
进一步地,当P型掺杂层包括多个叠层结构时,P型掺杂层的周期数为N,8≤N≤20。若N的取值过大,则会使得P型掺杂层的厚度过厚,影响发光二极管的发光效率。若N的取值过小,则P型掺杂层无法起到提高空穴的注入效率的作用。
进一步地,当P型掺杂层包括多个叠层结构时,每层第一子层的厚度为2~5nm,每层第二子层的厚度为5~8nm。若第一子层的厚度过小,则起不到阻挡电子向P型层移动的作用,若第一子层的厚度过大,会阻挡空穴向多量子阱层移动,同时造成浪费。若第二子层的厚度过小,则起不到提高空穴的注入效率的作用,若第二子层的厚度过大,则会导致P型掺杂层的厚度过厚,影响发光二极管的发光效率。
优选地,N=12,每层第一子层的厚度为4nm,每层第二子层的厚度为8nm。此时,P型掺杂层的厚度适中,即可以有效的阻挡电子向P型层移动,又可以提高空穴的注入效率,从而提高发光二极管的光效。
进一步地,P型掺杂层中Mg的掺杂浓度为1×1019~5×1019cm-3。通过在P型掺杂层中掺Mg,以提供空穴。
优选地,P型掺杂层中Mg的掺杂浓度由靠近多量子阱层的一侧向远离多量子阱层的一侧逐渐升高。由于Mg是提供空穴的,一定程度上,Mg的掺杂量越高提供的空穴就越多。但Mg的激活效率很低,所以当Mg的掺杂量过多时反而会产生自补偿效应,从而降低发光效率。因此P型掺杂层中Mg的掺杂浓度采用逐渐升高的方式,既可以提供较多的空穴,又不会产生自补偿效应,可以有效提高发光二极管的发光效率。
在本发明的一种实现方式中,P型掺杂层中Mg的掺杂浓度也可以保持不变,或者逐渐降低。
进一步地,步骤206包括:
在生长温度为900~1000℃的环境下,生长P型掺杂层。
步骤207、在P型掺杂层上生长P型接触层。
在本实施例中,P型接触层重掺Mg的GaN层,P型接触层厚度为20~30nm。生长温度为150~900℃。P型接触层主要是为了与P型电极接触,降低LED芯片的工作电压。
在上述步骤完成之后,将反应室的温度降至600~850℃,在氮气气氛进行退火处理5~15min,而后逐渐降至室温,结束发光二极管的外延生长。
以上仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (5)

1.一种发光二极管外延片,所述发光二极管外延片包括衬底、以及依次层叠在所述衬底上的缓冲层、未掺杂的GaN层、N型层、多量子阱层、P型掺杂层和P型接触层,其特征在于,
所述P型掺杂层包括至少一个叠层结构,当所述P型掺杂层包括多个所述叠层结构时,多个所述叠层结构依次层叠设置,每个所述叠层结构包括依次层叠设置的第一子层和第二子层,所述第一子层为掺Mg的AlxGa1-xN层,0<x≤0.3,所述第二子层为掺Mg的InyGa1-yN层,0<y≤0.2,
所述第一子层的厚度与所述第二子层的厚度的比值不小于1:2,当所述P型掺杂层包括一个所述叠层结构时,所述第一子层的厚度为30~60nm,所述第二子层的厚度为60~120nm,当所述P型掺杂层包括多个所述叠层结构时,每层所述第一子层的厚度为2~5nm,每层所述第二子层的厚度为5~8nm,所述P型掺杂层的厚度为100~200nm,
从靠近所述多量子阱层到远离所述多量子阱层的方向上,多层所述AlxGa1-xN层中的Al的摩尔质量比在0~0.3范围内均匀增大,所述P型掺杂层中Mg的掺杂浓度由靠近所述多量子阱层的一侧向远离所述多量子阱层的一侧逐渐升高。
2.根据权利要求1所述的发光二极管外延片,其特征在于,当所述P型掺杂层包括多个所述叠层结构时,所述P型掺杂层的周期数为N,8≤N≤20。
3.根据权利要求1所述的发光二极管外延片,其特征在于,所述P型掺杂层中Mg的掺杂浓度为1×1019~5×1019cm-3
4.一种发光二极管外延片的制造方法,其特征在于,所述制造方法包括:
提供一衬底;
在所述衬底上依次生长缓冲层、未掺杂的GaN层、N型层和多量子阱层;
在所述多量子阱层上生长P型掺杂层,所述P型掺杂层包括至少一个叠层结构,当所述P型掺杂层包括多个所述叠层结构时,多个所述叠层结构依次层叠设置,每个所述叠层结构包括依次层叠设置的第一子层和第二子层,所述第一子层为掺Mg的AlxGa1-xN层,0<x≤0.3,所述第二子层为掺Mg的InyGa1-yN层,0<y≤0.2,
所述第一子层的厚度与所述第二子层的厚度的比值不小于1:2,当所述P型掺杂层包括一个所述叠层结构时,所述第一子层的厚度为30~60nm,所述第二子层的厚度为60~120nm,当所述P型掺杂层包括多个所述叠层结构时,每层所述第一子层的厚度为2~5nm,每层所述第二子层的厚度为5~8nm,所述P型掺杂层的厚度为100~200nm,
从靠近所述多量子阱层到远离所述多量子阱层的方向上,多层所述AlxGa1-xN层中的Al的摩尔质量比在0~0.3范围内均匀增大,所述P型掺杂层中Mg的掺杂浓度由靠近所述多量子阱层的一侧向远离所述多量子阱层的一侧逐渐升高;
在所述P型掺杂层上生长P型接触层。
5.根据权利要求4所述的制造方法,其特征在于,所述在所述多量子阱层上生长P型掺杂层,包括:
在生长温度为900~1000℃的环境下,生长P型掺杂层。
CN201810532508.4A 2018-05-29 2018-05-29 一种发光二极管外延片及其制造方法 Active CN108550676B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810532508.4A CN108550676B (zh) 2018-05-29 2018-05-29 一种发光二极管外延片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810532508.4A CN108550676B (zh) 2018-05-29 2018-05-29 一种发光二极管外延片及其制造方法

Publications (2)

Publication Number Publication Date
CN108550676A CN108550676A (zh) 2018-09-18
CN108550676B true CN108550676B (zh) 2020-07-07

Family

ID=63511489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810532508.4A Active CN108550676B (zh) 2018-05-29 2018-05-29 一种发光二极管外延片及其制造方法

Country Status (1)

Country Link
CN (1) CN108550676B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161453B (zh) * 2021-01-26 2022-05-13 华灿光电(苏州)有限公司 发光二极管外延片及其制造方法
CN113793886A (zh) * 2021-08-04 2021-12-14 河源市众拓光电科技有限公司 一种PGaN改善型LED外延结构及其制备方法
CN116230825B (zh) * 2023-05-08 2023-07-11 江西兆驰半导体有限公司 一种氢杂质调控空穴注入层的led外延片及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5626123B2 (ja) * 2011-05-30 2014-11-19 豊田合成株式会社 Iii族窒化物半導体発光素子の製造方法
CN103597617A (zh) * 2011-06-10 2014-02-19 加利福尼亚大学董事会 高发射功率和低效率降低的半极性蓝色发光二极管
CN103872197B (zh) * 2014-03-20 2017-07-11 西安神光皓瑞光电科技有限公司 一种提升GaN基LED芯片抗静电能力的外延生长方法
CN105449051B (zh) * 2014-08-25 2018-03-27 东莞市中镓半导体科技有限公司 一种采用MOCVD技术在GaN衬底或GaN/Al2O3复合衬底上制备高亮度同质LED的方法
CN105355734A (zh) * 2015-10-26 2016-02-24 华灿光电股份有限公司 一种发光二极管外延片及其制作方法
CN105679900B (zh) * 2016-01-20 2018-01-09 华灿光电(苏州)有限公司 一种氮化镓基发光二极管及其制作方法
CN106784210B (zh) * 2016-11-24 2019-03-01 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制作方法
CN107195735B (zh) * 2017-05-27 2019-08-02 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法

Also Published As

Publication number Publication date
CN108550676A (zh) 2018-09-18

Similar Documents

Publication Publication Date Title
CN109119515B (zh) 一种发光二极管外延片及其制造方法
CN108091740B (zh) 一种发光二极管外延片及其制造方法
CN109216519B (zh) 一种发光二极管外延片及其制造方法
CN106098882B (zh) 一种发光二极管外延片及其制备方法
CN108198921B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN107195739B (zh) 一种发光二极管及其制造方法
CN109545924B (zh) 一种发光二极管外延片及其制造方法
CN111048631B (zh) 发光二极管外延片及其制备方法
CN109192825B (zh) 一种发光二极管外延片及其制造方法
CN109524517B (zh) 一种发光二极管外延片及其制造方法
CN109671814A (zh) 一种发光二极管外延片及其制造方法
CN113206175B (zh) 发光二极管外延片及其制备方法
CN109449264B (zh) 一种发光二极管外延片及其制造方法
CN217641376U (zh) 一种led外延片及led芯片
CN112951963B (zh) 发光二极管外延片及其制备方法
CN112366256B (zh) 发光二极管外延片及其制造方法
CN108550676B (zh) 一种发光二极管外延片及其制造方法
CN108717954B (zh) 一种发光二极管外延片及其生长方法
CN114883464A (zh) 提高可靠性的发光二极管外延片及其制备方法
CN113161453B (zh) 发光二极管外延片及其制造方法
CN108281519B (zh) 一种发光二极管外延片及其制造方法
CN111883623B (zh) 近紫外发光二极管外延片及其制备方法
CN110993753B (zh) 发光二极管外延片及其制造方法
CN109473520B (zh) 一种发光二极管外延片及其制造方法
CN108598222B (zh) 一种发光二极管外延片及其生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant