CN116093218A - GaN基发光二极管外延片及其制备方法、GaN基发光二极管 - Google Patents

GaN基发光二极管外延片及其制备方法、GaN基发光二极管 Download PDF

Info

Publication number
CN116093218A
CN116093218A CN202310063767.8A CN202310063767A CN116093218A CN 116093218 A CN116093218 A CN 116093218A CN 202310063767 A CN202310063767 A CN 202310063767A CN 116093218 A CN116093218 A CN 116093218A
Authority
CN
China
Prior art keywords
layer
gan
emitting diode
based light
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310063767.8A
Other languages
English (en)
Inventor
张彩霞
印从飞
程金连
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310063767.8A priority Critical patent/CN116093218A/zh
Publication of CN116093218A publication Critical patent/CN116093218A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种GaN基发光二极管外延片及其制备方法、GaN基发光二极管,涉及半导体光电器件领域。GaN基发光二极管外延片包括衬底和依次设于所述衬底上的形核层、本征GaN层、N型半导体层、多量子阱层、电子阻挡层和P型半导体层;所述P型半导体层为C/O共掺杂的P型GaN薄膜层。实施本发明,可提升发光二极管的亮度,提高抗静电能力,降低表面粗糙度。

Description

GaN基发光二极管外延片及其制备方法、GaN基发光二极管
技术领域
本发明涉及半导体光电器件领域,尤其涉及一种GaN基发光二极管外延片及其制备方法、GaN基发光二极管。
背景技术
目前,GaN基发光二极管已经大量应用于固态照明领域以及显示领域,吸引越来越多的人关注。外延片是发光二极管的主要构成部分,传统的发光二极管外延片包括:衬底以及在衬底上依次生长的形核层、本征GaN层、N型半导体层、多量子阱层、电子阻挡层和P型半导体层,其中P型半导体层作为最后生长的盖层和空穴提供层,对外延片表面平整度,发光二极管的发光效率和抗静电能力都有着很大影响。
P型掺杂Mg容易形成Mg-H络合物,并且Mg的活化率低,所以导致空穴浓度不够。为了实现高空穴浓度,需要高浓度的Mg掺杂。然而Mg在GaN中的溶解度较低,高浓度的Mg掺杂会导致晶体质量下降,表面平整度也会下降,影响器件抗静电能力和发光效率。
发明内容
本发明所要解决的技术问题在于,提供一种GaN基发光二极管外延片及其制备方法,其可提升发光二极管的发光效率、抗静电能力和表面平整度。
本发明还要解决的技术问题在于,提供一种GaN基发光二极管,其发光效率高。
为了解决上述问题,本发明公开了一种GaN基发光二极管外延片,包括衬底和依次设于所述衬底上的形核层、本征GaN层、N型半导体层、多量子阱层、电子阻挡层和P型半导体层;所述P型半导体层为C/O共掺杂的P型GaN薄膜层。0
作为上述技术方案的改进,所述C/O共掺杂的P型GaN薄膜层中C的掺杂浓度为5×1017cm-3-5×1018cm-3,O的掺杂浓度为1×1017cm-3-1×1018cm-3
作为上述技术方案的改进,所述C/O共掺杂的P型GaN薄膜层的P型掺杂元素为Mg,Mg的掺杂浓度为5×1017cm-3-1×1020cm-3,所述C/O共掺杂的P型GaN薄膜层的厚度为5nm-50nm。
作为上述技术方案的改进,所述P型半导体层还包括InN量子点层,所述InN量子点层设于所述电子阻挡层和所述C/O共掺杂的P型GaN薄膜层之间。
作为上述技术方案的改进,所述InN量子点层中In组分的占比为0.1-0.5,所述InN量子点层的厚度为1nm-5nm。
相应的,本发明还公开了一种GaN基发光二极管外延片的制备方法,用于制备上述的GaN基发光二极管外延片,其包括:
提供衬底,在所述衬底上依次生长形核层、本征GaN层、N型半导体层、多量子阱层、电子阻挡层和P型半导体层;所述P型半导体层为C/O共掺杂的P型GaN薄膜层。
作为上述技术方案的改进,所述C/O共掺杂的P型GaN薄膜层的生长方法为:通过MOCVD法生长P型GaN薄膜层,生长温度为900℃-1000℃,生长压力为100torr-300torr,生长时采用的载气为H2
将所述P型GaN薄膜层在N2和CO2的气氛中进行退火,其中N2的流量为5mL/min-30mL/min,CO2的流量为10mL/min-50mL/min,退火温度为500℃-800℃,退火压力为100torr-500torr,退火时间为3min-10min。
作为上述技术方案的改进,所述P型半导体层还包括InN量子点层,所述InN量子点层设于所述电子阻挡层和所述C/O共掺杂的P型GaN薄膜层之间。
作为上述技术方案的改进,所述InN量子点层的生长温度为700℃-800℃,生长压力为200torr-500torr,生长时采用的载气为N2
相应的,本发明还公开了一种GaN基发光二极管,其包括上述的GaN基发光二极管外延片。
实施本发明,具有如下有益效果:
1.本发明的GaN基发光二极管外延片中,P型半导体层为C/O共掺杂的P型GaN薄膜层,O的电负性较强,有利于减少P型半导体材料中Ga空位的产生。C可以作为双性掺杂剂的存在,也可以减少Ga空位扩散,从而使得P型半导体层的晶格质量更好,有利于提升高空穴浓度,提升表面平整度;在C、O共掺过程中,相当于一个退火过程,可以使得Mg原子的重新分布,减少缺陷,有效增加的空穴浓度和促进载流子的扩展,进而提高抗静电能力和发光效率。
2.本发明的GaN基发光二极管外延片中,P型半导体层还包括InN量子点层,InN量子点层与C/O共掺杂的P型GaN薄膜层接触紧密,In原子很容易渗入C/O共掺杂的P型GaN薄膜层,降低Mg的激活能,从而增加空穴浓度;通过扩散的方式使得In原子进入C/O共掺杂的P型GaN薄膜层中,比直接掺杂能得到更好的晶格质量,并且In组分布均匀,使得载流子分布更加均匀,增加载流子的扩展。InN量子点层还可以作为表面活化剂,改变材料的表面能,提高C/O共掺杂的P型GaN薄膜层生长时Mg原子的迁移率,使得Mg原子均匀分布,从而增加载流子的扩展。
3.本发明的GaN基发光二极管外延片中,C/O共掺杂的P型GaN薄膜层使用纯H2生长,可以大幅度提升晶格质量和表面平整度,由于P型掺杂Mg原子容易形成Mg-H络合物,所以导致产生的空穴浓度低,Mg-H络合物可以与CO2反应使Mg-H键断裂,H原子与O原子生成H2O排出,既提升了晶格质量,又避免了形成Mg-H络合物影响空穴浓度。
附图说明
图1是本发明一实施例中GaN基发光二极管外延片的结构示意图;
图2是本发明一实施例中P型半导体层的结构示意图;
图3是本发明一实施例中P型半导体层的结构示意图;
图4是本发明一实施例中GaN基发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
参考图1和图2,本发明公开了一种发光二极管外延片,包括衬底1和依次设于衬底1上的形核层2、本征GaN层3、N型半导体层4、多量子阱层5、电子阻挡层6和P型半导体层7。
其中,P型半导体层7为C/O共掺杂的P型GaN薄膜层71。基于这种设置,O的电负性较强,有利于减少P型半导体材料中Ga空位的产生。C可以作为双性掺杂剂的存在,也可以减少Ga空位扩散,从而使得P型半导体层7的晶格质量更好,有利于提升高空穴浓度和表面平整度;在C、O共掺过程中,相当于一个退火过程,可以使得Mg原子的重新分布,减少缺陷,有效增加的空穴浓度和促进载流子的扩展,提升抗静电能力和发光效率。
具体的,C/O共掺杂的P型GaN薄膜层71中C的掺杂浓度为1×1016cm-3-8×1018cm-3,当C的掺杂浓度<1×1016cm-3,难以有效减少Ga位空穴扩散;当C的掺杂浓度>8×1018cm-3,空穴浓度过低,影响发光效率。示例性的,C的掺杂浓度为2×1016cm-3、4×1016cm-3、6×1016cm-3、8×1016cm-3、1×1017cm-3、3×1017cm-3、5×1017cm-3、8×1017cm-3、2×1018cm-3或4×1018cm-3,但不限于此。优选的,C/O共掺杂的P型GaN薄膜层71中C的掺杂浓度为5×1017cm-3-5×1018cm-3
其中,O的掺杂浓度为8×1016cm-3-3×1018cm-3,当O的掺杂浓度<8×1016cm-3,难以有效减少P型半导体材料中Ga空位的产生,当O的掺杂浓度>3×1018cm-3,制备成本较高。示例性的,O的掺杂浓度为1×1017cm-3、3×1017cm-3、5×1017cm-3、7×1017cm-3、9×1017cm-3、1×1018cm-3或2×1018cm-3,但不限于此。优选的,O的掺杂浓度为1×1017cm-3-1×1018cm-3
具体的,C/O共掺杂的P型GaN薄膜层71的P型掺杂元素为Mg,Mg的掺杂浓度为5×1017cm-3-5×1020cm-3,当Mg的掺杂浓度<5×1017cm-3,空穴浓度低,影响发光效率;当Mg的掺杂浓度>5×1020cm-3,会导致晶格质量下降,缺陷增多,影响抗静电能力。示例性的,Mg的掺杂浓度为6×1017cm-3、8×1017cm-3、1×1018cm-3、2×1018cm-3、4×1018cm-3、6×1018cm-3、8×1018cm-3、1×1019cm-3、2×1019cm-3、4×1019cm-3、6×1019cm-3、1×1020cm-3或5×1020cm-3,但不限于此。优选的,Mg的掺杂浓度为5×1017cm-3-1×1020cm-3
其中,C/O共掺杂的P型GaN薄膜层71的厚度为1nm-80nm。当其厚度<1nm,难以有效提高晶格质量、提高空穴浓度、提升发光效率;当其厚度>80nm,会造成吸光。示例性的,C/O共掺杂的P型GaN薄膜层71的厚度为5nm、7nm、10nm、15nm、20nm、25nm、30nm、35nm、40nm、50nm、60nm、70nm或75nm,但不限于此。优选的,C/O共掺杂的P型GaN薄膜层71的厚度为5nm-50nm。
优选的,在本发明的一个实施例中,参考图1和图3,P型半导体层7还包括InN量子点层72,InN量子点层72设于电子阻挡层6和C/O共掺杂的P型GaN薄膜层71之间。基于这种设置,InN量子点层72与C/O共掺杂的P型GaN薄膜层71接触紧密,In原子很容易渗入C/O共掺杂的P型GaN薄膜层71,降低Mg的激活能,从而增加空穴浓度;通过扩散的方式使得In原子进入C/O共掺杂的P型GaN薄膜层71中,比直接掺杂能得到更好的晶格质量,并且In组分布均匀,使得载流子分布更加均匀,增加载流子的扩展;InN量子点层72还可以作为表面活化剂,改变材料的表面能,提高C/O共掺杂的P型GaN薄膜层71生长时Mg原子的迁移率,使得Mg原子均匀分布,从而增加载流子的扩展。
具体的,InN量子点层72中In组分的占比为0.05-0.6,当In组分的占比<0.05,难以有效降低Mg的激活能;当In组分的占比>0.6,会带来过多的缺陷,降低晶格质量。示例性的,In组分的占比为0.1、0.15、0.2、0.25、0.3、0.35、0.4、0.45、0.5或0.55,但不限于此。优选的,InN量子点层72中In组分的占比为0.1-0.5。
InN量子点层72的厚度为0.5nm-7nm,当其厚度<0.5nm,起不到激活Mg原子,均匀载流子的作用;当其厚度>7nm,会导致晶格质量变差。示例性的,InN量子点层72的厚度为1nm、1.5nm、2nm、2.5nm、3nm、3.5nm、4nm、4.5nm、5nm、5.5nm或6nm,但不限于此。优选的,InN量子点层72的厚度为1nm-5nm。
其中,衬底1可为蓝宝石衬底、硅衬底、碳化硅衬底,但不限于此。
其中,形核层2可为AlN层和/或AlGaN层,但不限于此。形核层2的厚度为20nm-100nm,示例性的为30nm、40nm、50nm、60nm、70nm、80nm或90nm,但不限于此。
其中,本征GaN层3的厚度300nm-800nm,示例性的为350nm、400nm、450nm、500nm、550nm、600nm、650nm、700nm或750nm,但不限于此。
其中,N型半导体层4的掺杂元素为Si,但不限于此。N型半导体层4的掺杂浓度为5×1018cm-3-1×1019cm-3,厚度为1μm-3μm。
其中,多量子阱层5为交替堆叠的InGaN量子阱层和GaN量子垒层,堆叠周期数3-15个。单个InGaN量子阱层的厚度为2nm-5nm,。单个GaN量子垒层的厚度为6nm-15nm=。
其中,电子阻挡层6为AlcGa1-cN层和IndGa1-dN层交替生长的周期性结构,周期数为3-15;其中,c为0.05-0.2,d为0.1-0.5。电子阻挡层6的厚度为20nm-150nm。
相应的,参考图4,本发明还公开了一种GaN基发光二极管外延片的制备方法,其用于制备上述的GaN基发光二极管外延片,其包括以下步骤:
S100:提供衬底;
具体的,该衬底为蓝宝石衬底、硅衬底、碳化硅衬底,但不限于此。优选的为蓝宝石衬底。
优选的,在本发明的一个实施例之中,将衬底加载至MOCVD中,在1000℃-1200℃、200torr-600torr、氢气气氛下退火5min-8min,以去除衬底表面的颗粒、氧化物等杂质。
S200:在衬底上生长形核层;
具体的,可采用MOCVD生长AlGaN层作为形核层,或采用PVD生长AlN层作为形核层,但不限于此。优选的,采用MOCVD生长AlGaN层,其生长温度为500℃-700℃,生长压力为200torr-400torr。生长时,在MOCVD反应室中通入NH3作为N源;以H2和N2作为载气,通入TMAl作为Al源,通入TMGa作为Ga源。
S300:在形核层上生长本征GaN层;
具体地,在MOCVD中生长本征GaN层,生长温度为1100℃-1150℃,生长压力为100torr-500torr。生长时,在MOCVD反应室中通入NH3作为N源;以H2和N2作为载气,通入TMGa作为Ga源。
S400:在本征GaN层上生长N型半导体层;
具体的,在MOCVD中生长N型半导体层,生长温度为1100℃-1150℃,生长压力为100torr-500torr。生长时,在MOCVD反应室中通入NH3作为N源,通入SiH4作为N型掺杂源;以H2和N2作为载气,通入TMGa作为Ga源。
S500:在N型半导体层上生长多量子阱层;
具体的,在MOCVD中周期性生长InGaN量子阱层和GaN量子垒层,以形成多量子阱层。其中,InGaN量子阱层的生长温度为700℃-800℃,生长压力为100torr-500torr,生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源。其中,GaN量子垒层的生长温度为800℃-900℃,生长压力为100torr-500torr,生长时,在MOCVD反应室中通入NH3作为N源,以H2和N2作为载气,通入TEGa作为Ga源。
S600:在多量子阱层上生长电子阻挡层;
具体的,在MOCVD中周期性生长AlcGa1-cN层和IndGa1-dN层,作为电子阻挡层。其中,AlcGa1-cN层层的生长温度900℃-1000℃,生长压力为100torr-500torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入TMAl作为Al源,通入TMGa作为Ga源。IndGa1-dN层的生长温度900℃-1000℃,生长压力为100torr-500torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入TMIn作为In源,通入TMGa作为Ga源。
S700:在电子阻挡层上生长P型半导体层;
具体的,在本发明的一个实施例中,S700包括:
S710:在电子阻挡层上生长InN量子点层;
具体的,在MOCVD中生长InN量子点层,其生长条件与本领域常见的InN层的生长条件相同。优选的,在本发明的一个实施例中,InN量子点层的生长温度为700℃-800℃,生长压力为200torr-500torr,通入NH3作为N源,通入TMIn作为In源,生长时采用的载气为N2。采用较低的生长温度和较高的生长压力使得InN量子点层晶体质量更好;采用纯N2作为载气,有利于InN量子点层生长。
S720:在InN量子点层上生长C/O共掺杂的P型GaN薄膜层;
具体的,在本发明的一个实施例中,S720包括:
S721:在InN量子点层上生长P型GaN薄膜层;
具体的,在MOCVD中生长P型GaN薄膜层,生长温度为900℃-1000℃,生长压力为100torr-300torr,通入TEGa作为Ga源,通入CP2Mg作为P型掺杂Mg源,通入NH3作为N源,生长时采用的载气为H2。采用较高的生长温度和较低的生长压力,有利于提升晶格质量,并且有利于InN量子点层的填平;采用纯H2作为载气,有利于薄膜生长,并且薄膜层晶格质量和表面平整度更高。
S722:将P型GaN薄膜层退火得到C/O共掺杂的P型GaN薄膜层;
具体的,可在MOCVD中退火或转移至快速退火炉反应腔中退火。优选的,将P型GaN薄膜层转移至快速退火炉反应腔中退火,退火气氛为N2和CO2,其中N2的流量为5mL/min-30mL/min,CO2的流量为10mL/min-50mL/min,退火温度为500℃-800℃,退火压力为100torr-500torr,退火时间为3min-10min。对P型GaN薄膜进行C/O共掺杂处理,既提升了晶格质量,又避免了形成Mg-H络合物影响空穴浓度。
下面以具体实施例对本发明进行进一步说明:
实施例1
本实施例提供一种GaN基发光二极管外延片,参考图1和图2,其包括衬底1和依次设于衬底1上的形核层2、本征GaN层3、N型半导体层4、多量子阱层5、电子阻挡层6和P型半导体层7。
其中,衬底1为蓝宝石衬底;形核层2为AlGaN层,其厚度为30nm;本征GaN层3的厚度400nm;N型半导体层4中Si的掺杂浓度为7×1018cm-3,其厚度为2μm。
其中,多量子阱层5为交替堆叠的InGaN量子阱层和GaN量子垒层,堆叠周期数为10个,单个InGaN量子阱层的厚度为3nm,单个GaN量子垒层的厚度为10nm。
其中,电子阻挡层6为AlcGa1-cN层(c=0.12)和IndGa1-dN层(d=0.3)交替生长的周期性结构,其周期数为8,单个AlcGa1-cN层的厚度为6nm,单个IndGa1-dN层的厚度为6nm。
其中,P型半导体层7为C/O共掺杂的P型GaN薄膜层71,C的掺杂浓度为1×1018cm-3,O的掺杂浓度为2×1017cm-3,Mg的掺杂浓度为5×1019cm-3,厚度为7nm。
本实施例中GaN基发光二极管外延片的制备方法包括以下步骤:
(1)提供衬底;将衬底加载至MOCVD中,在1120℃、400torr、氢气气氛下退火6min。
(2)在衬底上生长形核层;
具体的,采用MOCVD生长AlGaN层,生长温度为620℃,生长压力为250torr。生长时,在MOCVD反应室中通入NH3作为N源;以H2和N2作为载气,通入TMAl作为Al源,通入TMGa作为Ga源。
(3)在形核层上生长本征GaN层;
具体地,采用MOCVD生长本征GaN层,生长温度为1100℃,生长压力为250tor,生长时,在MOCVD反应室中通入NH3作为N源;以H2和N2作为载气,通入TMGa作为Ga源。
(4)在本征GaN层上生长N型半导体层;
具体地,采用MOCVD生长N型半导体层,生长温度为1120℃,生长压力为150torr;生长时,在MOCVD反应室中通入NH3作为N源,通入SiH4作为N型掺杂源;以H2和N2作为载气,通入TMGa作为Ga源。
(5)在N型半导体层上生长多量子阱层;
具体的,在MOCVD中周期性生长量子阱层和量子垒层,得到多量子阱层;
其中,量子阱层的生长温度为750℃,生长压力为300torr,生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源;其中,量子垒层的生长温度为820℃,生长压力为300torr,生长时,在MOCVD反应室中通入NH3作为N源,以H2和N2作为载气,通入TEGa作为Ga源。
(6)在复合插入层上生长电子阻挡层;
具体的,在MOCVD中周期性生长AlcGa1-cN层和IndGa1-dN层,作为电子阻挡层。其中,AlcGa1-cN层的生长温度950℃,生长压力为250torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入TMAl作为Al源,通入TMGa作为Ga源。IndGa1-dN层的生长温度950℃,生长压力为250torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入TMIn作为In源,通入TMGa作为Ga源。
(7)在电子阻挡层上生长P型半导体层;
(Ⅰ)在电子阻挡层上生长P型GaN薄膜层;
具体的,在MOCVD中生长P型GaN薄膜层,生长温度为900℃,生长压力为200torr。生长时,在MOCVD反应室中通入TEGa作为Ga源,通入CP2Mg作为P型掺杂Mg源,通入NH3作为N源,生长时采用的载气为H2
(Ⅱ)将P型GaN薄膜层退火得到C/O共掺杂的P型GaN薄膜层;
具体的,将P型GaN薄膜层转移至快速退火炉反应腔中退火,退火气氛为N2和CO2,其中N2的流量为15mL/min,CO2的流量为20mL/min,退火温度为600℃,退火压力为300torr,退火时间为5min。
实施例2
本实施例提供一种GaN基发光二极管外延片,参考图1和图3,其包括衬底1和依次设于衬底1上的形核层2、本征GaN层3、N型半导体层4、多量子阱层5、电子阻挡层6和P型半导体层7。
其中,衬底1为蓝宝石衬底;形核层2为AlGaN层,其厚度为30nm;本征GaN层3的厚度400nm;N型半导体层4中Si的掺杂浓度为7×1018cm-3,其厚度为2μm。
其中,多量子阱层5为交替堆叠的InGaN量子阱层和GaN量子垒层,堆叠周期数为10个,单个InGaN量子阱层的厚度为3nm,单个GaN量子垒层的厚度为10nm。
其中,电子阻挡层6为AlcGa1-cN层(c=0.12)和IndGa1-dN层(d=0.3)交替生长的周期性结构,其周期数为8,单个AlcGa1-cN层的厚度为6nm,单个IndGa1-dN层的厚度为6nm。
其中,P型半导体层7包括依次层叠的InN量子点层72和C/O共掺杂的P型GaN薄膜层71。其中,InN量子点层72中In组分的占比为0.2,InN量子点层72的厚度为3nm。其中,C/O共掺杂的P型GaN薄膜层71中C的掺杂浓度为1×1018cm-3,O的掺杂浓度为2×1017cm-3,Mg的掺杂浓度为5×1019cm-3,厚度为7nm。
本实施例中GaN基发光二极管外延片的制备方法包括以下步骤:
(1)提供衬底;将衬底加载至MOCVD中,在1120℃、400torr、氢气气氛下退火6min。
(2)在衬底上生长形核层;
具体的,采用MOCVD生长AlGaN层,生长温度为620℃,生长压力为250torr。生长时,在MOCVD反应室中通入NH3作为N源;以H2和N2作为载气,通入TMAl作为Al源,通入TMGa作为Ga源。
(3)在形核层上生长本征GaN层;
具体地,采用MOCVD生长本征GaN层,生长温度为1100℃,生长压力为250tor,生长时,在MOCVD反应室中通入NH3作为N源;以H2和N2作为载气,通入TMGa作为Ga源。
(4)在本征GaN层上生长N型半导体层;
具体地,采用MOCVD生长N型半导体层,生长温度为1120℃,生长压力为150torr;生长时,在MOCVD反应室中通入NH3作为N源,通入SiH4作为N型掺杂源;以H2和N2作为载气,通入TMGa作为Ga源。
(5)在N型半导体层上生长多量子阱层;
具体的,在MOCVD中周期性生长量子阱层和量子垒层,得到多量子阱层;
其中,量子阱层的生长温度为750℃,生长压力为300torr,生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源;其中,量子垒层的生长温度为820℃,生长压力为300torr,生长时,在MOCVD反应室中通入NH3作为N源,以H2和N2作为载气,通入TEGa作为Ga源。
(6)在复合插入层上生长电子阻挡层;
具体的,在MOCVD中周期性生长AlcGa1-cN层和IndGa1-dN层,作为电子阻挡层。其中,AlcGa1-cN层的生长温度950℃,生长压力为250torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入TMAl作为Al源,通入TMGa作为Ga源。IndGa1-dN层的生长温度950℃,生长压力为250torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入TMIn作为In源,通入TMGa作为Ga源。
(7)在电子阻挡层上生长P型半导体层;
(Ⅰ)在电子阻挡层上生长InN量子点层;
具体的,在MOCVD中生长InN量子点层,生长温度为750℃,生长压力为300torr,通入NH3作为N源,通入TMIn作为In源,生长时采用的载气为N2
(Ⅱ)在InN量子点层上生长P型GaN薄膜层;
具体的,在MOCVD中生长P型GaN薄膜层,生长温度为900℃,生长压力为200torr。生长时,在MOCVD反应室中通入TEGa作为Ga源,通入CP2Mg作为P型掺杂Mg源,通入NH3作为N源,生长时采用的载气为H2
(Ⅲ)将P型GaN薄膜层退火得到C/O共掺杂的P型GaN薄膜层;
具体的,将P型GaN薄膜层转移至快速退火炉反应腔中退火,退火气氛为N2和CO2,其中N2的流量为15mL/min,CO2的流量为20mL/min,退火温度为600℃,退火压力为300torr,退火时间为5min。
对比例1
本对比例提供一种GaN基发光二极管外延片,其与实施例1的区别在于,GaN基发光二极管外延片中P型半导体层为P型GaN层。相应的,在制备方法中,该层不设置退火步骤,其余均与实施例1相同。
将实施例1-2,对比例1所得的GaN基发光二极管外延片进行亮度、抗静电能力和表面粗糙度测试,具体测试方法如下:
(1)将外延片制备成10mil×24mil的垂直结构的芯片,测试其发光亮度;
(2)抗静电性能测试:在HBM(人体放电模型)模型下运用静电仪对基芯片的抗静电性能进行测试,测试芯片能承受反向6000V静电的通过比例。
(3)粗糙度:使用原子力显微镜(AFM,型号NanoScope MultiMode)进行表面粗糙度测试。
具体结果如下:
Figure BDA0004073598910000121
由表中可以看出,当将传统的GaN基发光二极管外延片(对比例1)变更为本发明中的GaN基发光二极管外延片结构时,亮度由192.3mW提升至194.3mW,抗静电能力由88.7提高至93.2,表面粗糙度由0.211nm减小至0.195nm,表明本发明在GaN基发光二极管外延片中设置C/O共掺杂的P型GaN薄膜层,可有效提升亮度,提高抗静电能力,降低表面粗糙度。
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种GaN基发光二极管外延片,包括衬底和依次设于所述衬底上的形核层、本征GaN层、N型半导体层、多量子阱层、电子阻挡层和P型半导体层;其特征在于,所述P型半导体层为C/O共掺杂的P型GaN薄膜层。
2.如权利要求1所述的GaN基发光二极管外延片,其特征在于,所述C/O共掺杂的P型GaN薄膜层中C的掺杂浓度为5×1017cm-3-5×1018cm-3,O的掺杂浓度为1×1017cm-3-1×1018cm-3
3.如权利要求1所述的GaN基发光二极管外延片,其特征在于,所述C/O共掺杂的P型GaN薄膜层的P型掺杂元素为Mg,Mg的掺杂浓度为5×1017cm-3-1×1020cm-3,所述C/O共掺杂的P型GaN薄膜层的厚度为5nm-50nm。
4.如权利要求1~3任一项所述的GaN基发光二极管外延片,其特征在于,所述P型半导体层还包括InN量子点层,所述InN量子点层设于所述电子阻挡层和所述C/O共掺杂的P型GaN薄膜层之间。
5.如权利要求4所述的GaN基发光二极管外延片,其特征在于,所述InN量子点层中In组分的占比为0.1-0.5,所述InN量子点层的厚度为1nm-5nm。
6.一种GaN基发光二极管外延片的制备方法,用于制备如权利要求1-5任一项所述的GaN基发光二极管外延片,其特征在于,包括:
提供衬底,在所述衬底上依次生长形核层、本征GaN层、N型半导体层、多量子阱层、电子阻挡层和P型半导体层;所述P型半导体层为C/O共掺杂的P型GaN薄膜层。
7.如权利要求6所述的GaN基发光二极管外延片的制备方法,其特征在于,所述C/O共掺杂的P型GaN薄膜层的生长方法为:
通过MOCVD法生长P型GaN薄膜层,生长温度为900℃-1000℃,生长压力为100torr-300torr,生长时采用的载气为H2
将所述P型GaN薄膜层在N2和CO2的气氛中进行退火,其中N2的流量为5mL/min-30mL/min,CO2的流量为10mL/min-50mL/min,退火温度为500℃-800℃,退火压力为100torr-500torr,退火时间为3min-10min。
8.如权利要求6或7所述的GaN基发光二极管外延片的制备方法,其特征在于,所述P型半导体层还包括InN量子点层,所述InN量子点层设于所述电子阻挡层和所述C/O共掺杂的P型GaN薄膜层之间。
9.如权利要求8所述的GaN基发光二极管外延片的制备方法,其特征在于,所述InN量子点层的生长温度为700℃-800℃,生长压力为200torr-500torr,生长时采用的载气为N2
10.一种GaN基发光二极管,其特征在于,包括如权利要求1-5任一项所述的GaN基发光二极管外延片。
CN202310063767.8A 2023-01-13 2023-01-13 GaN基发光二极管外延片及其制备方法、GaN基发光二极管 Pending CN116093218A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310063767.8A CN116093218A (zh) 2023-01-13 2023-01-13 GaN基发光二极管外延片及其制备方法、GaN基发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310063767.8A CN116093218A (zh) 2023-01-13 2023-01-13 GaN基发光二极管外延片及其制备方法、GaN基发光二极管

Publications (1)

Publication Number Publication Date
CN116093218A true CN116093218A (zh) 2023-05-09

Family

ID=86198874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310063767.8A Pending CN116093218A (zh) 2023-01-13 2023-01-13 GaN基发光二极管外延片及其制备方法、GaN基发光二极管

Country Status (1)

Country Link
CN (1) CN116093218A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116581219A (zh) * 2023-07-07 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116581219A (zh) * 2023-07-07 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116581219B (zh) * 2023-07-07 2023-10-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Similar Documents

Publication Publication Date Title
CN115832138B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116053378B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116093226B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581217B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115775853B (zh) 一种发光二极管外延片及其制备方法、发光二极管
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115207177A (zh) 发光二极管外延片及其制备方法
CN115064622B (zh) 一种复合N型GaN层、发光二极管外延片及其制备方法
CN116759508A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN116169216A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116741905A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116504895A (zh) 发光二极管外延片及其制备方法、led
CN116525734A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116093218A (zh) GaN基发光二极管外延片及其制备方法、GaN基发光二极管
CN116682914B (zh) 发光二极管外延片及其制备方法、发光二极管外延片
CN116014041B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117613156A (zh) 发光二极管外延片及其制备方法、led
CN115799415B (zh) Led外延片及其制备方法、led
CN116978997B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581219B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination