CN115064622B - 一种复合N型GaN层、发光二极管外延片及其制备方法 - Google Patents

一种复合N型GaN层、发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN115064622B
CN115064622B CN202210989632.XA CN202210989632A CN115064622B CN 115064622 B CN115064622 B CN 115064622B CN 202210989632 A CN202210989632 A CN 202210989632A CN 115064622 B CN115064622 B CN 115064622B
Authority
CN
China
Prior art keywords
layer
type gan
sub
gan layer
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210989632.XA
Other languages
English (en)
Other versions
CN115064622A (zh
Inventor
张彩霞
印从飞
程金连
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210989632.XA priority Critical patent/CN115064622B/zh
Publication of CN115064622A publication Critical patent/CN115064622A/zh
Application granted granted Critical
Publication of CN115064622B publication Critical patent/CN115064622B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种复合N型GaN层、发光二极管外延片及其制备方法,复合N型GaN层包括依次层叠的第一插入层、N型GaN层、以及第二插入层;第一插入层和第二插入层均包括依次层叠的第一子层、第二子层以及第三子层,第一子层和第三子层均为SiN层,第二子层为InGaN层。本发明在N型GaN层前后分别插入SiN‑InGaN‑SiN插入层以形成复合N型GaN层,可以缓解翘曲,增加N型GaN层Si的并入,阻断缺陷的延升,减少多量子阱区的应力和缺陷,成功降低了工作电压,缓解外延片边缘工作电压偏高现象,增加了外延片表面平整度,增加了发光二极管的发光效率。

Description

一种复合N型GaN层、发光二极管外延片及其制备方法
技术领域
本发明涉及半导体技术领域,特别涉及一种复合N型GaN层、发光二极管外延片及其制备方法。
背景技术
目前,GaN基发光二极管已经大量应用于固态照明领域以及显示领域,吸引着越来越多的人关注。GaN 基发光二极管已经实现工业化生产、在背光源、照明、景观灯等方面都有应用。
由于衬底材料和GaN外延层之间存在较大的晶格失配和热失配,导致存在较大的应力。而逐渐生长的缓冲层、未掺杂的U-GaN层生长结束后,应力逐层累积,到N型GaN层生长后,翘曲和应力都非常大。高温高转速生长的未掺杂的U-GaN层和N型GaN层生长后,外延层存在很大的内部应力,外延片翘曲很大,从而使得外延片中存在较多缺陷,缺陷延伸至多量子阱层中,会容易导致多量子阱层质量较差,影响发光二极管外延片的发光效率,还会影响边缘Si掺杂的有效并入,影响外延片的工作电压,并且外延片的表面平整度也会受到影响,容易出现粗化甚至雾化现象。
现有技术中,在制备发光二极管外延片时,大多在未掺杂的U-GaN层后直接生长N型GaN层,接着生长多量子阱层,或者在U-GaN层和N型GaN层加入低温AlGaN层释放应力,但是外延片边缘仍然粗糙度较高,外延片N型层Si在外延片边缘并入量相对较少,导致外延片边缘工作电压偏高,且从底层延伸的缺陷还会影响多量子阱层的发光效率。
发明内容
基于此,本发明的目的是提供一种复合N型GaN层、发光二极管外延片及其制备方法,用于解决现有技术中在未掺杂的U-GaN层上直接生长N型GaN层,导致外延片翘曲严重及内部应力增大进而导致多量子阱层质量较差,影响发光二极管外延片的表面平整度及发光效率的技术问题。
本申请一方面提供一种复合N型GaN层,包括依次层叠的第一插入层、N型GaN层、以及第二插入层;
所述第一插入层和第二插入层均包括依次层叠的第一子层、第二子层以及第三子层,所述第一子层和所述第三子层均为SiN层,所述第二子层为InGaN层。
另外,根据本发明上述的复合N型GaN层,还可以具有如下附加的技术特征:
进一步地, 在所述第一插入层中,第一子层为SixN1-x层,第二子层为InyGa1-yN层,第三子层为SizN1-z层,其中,0.1≤x≤0.3,0.1≤y≤0.2,0.1≤z≤0.3;
在所述第二插入层中,第一子层为SiaN1-a层,第二子层为InbGa1-bN层,第三子层为SicN1-c层,其中,0.1≤a≤0.3,0.2≤b≤0.3,0.1≤c≤0.3。
进一步地,所述SixN1-x层的厚度为10-20nm;所述InyGa1-yN层的厚度为10-20nm;所述SizN1-z层的厚度为10-20nm。
进一步地,所述SiaN1-a层的厚度为10-20nm;所述InbGa1-bN层的厚度为20-30nm;所述SicN1-c层的厚度为10-20nm。
本申请另一方面提供一种发光二极管外延片,包括衬底、以及依次生长在所述衬底上的缓冲层、未掺杂的U-GaN层、N型GaN层、多量子阱层、电子阻挡层以及P型GaN层,所述N型GaN层为上述的复合N型GaN层。
本申请另一方面还提供一种发光二极管外延片制备方法,用于制备上述的发光二极管外延片,所述方法包括:
获取一衬底;
在所述衬底上依次生长缓冲层及未掺杂的U-GaN层;
在所述未掺杂的U-GaN层上生长复合N型GaN层,生长所述复合N型GaN层的方法包括:
依次生长一第一子层、一第二子层以及一第三子层,以形成第一插入层,
在所述第一插入层的第三子层上生长N型GaN层,
在所述N型GaN层上依次生长一第一子层、一第二子层以及一第三子层,以形成第二插入层;
在所述第二插入层的第三子层上依次生长多量子阱层、电子阻挡层以及P型GaN层;
其中,所述第一子层和所述第三子层均为SiN层,所述第二子层为InGaN层。
另外,根据本发明上述的发光二极管外延片制备方法,还可以具有如下附加的技术特征:
进一步地,在生长所述第一插入层时,所述第一插入层的石墨基座的转速为600-700r/min;在生长所述第二插入层时,所述第二插入层的石墨基座的转速为500-600r/min。
进一步地,所述第一插入层的生长温度为1000-1100℃,所述第二插入层的生长温度为900-1000℃。
进一步地,所述第一插入层及所述第二插入层的石墨基座的转速均小于所述N型GaN层的石墨基座的转速。
进一步地,所述第二插入层中InGaN层的In组分大于所述第一插入层中InGaN层的In组分。
本申请中的复合N型GaN层、发光二极管外延片及其制备方法,具有如下有益效果:
首先,SiN子层由于Si元素的原子半径较小,SiN子层与N型GaN层前后接触,一方面可以填平外延层表面上存在的部分凹陷,且可以阻断向上延升的位错,减少缺陷,得到的SiN子层的表面平整度相对较好,另一方面SiN层和N型GaN层具有较好的晶格匹配,采用SiN层与N型层接触,可增加其晶格匹配,减少缺陷;InGaN层,由于In原子较大,会产生张应力,与翘曲应力相反,可以较好的缓解翘曲,并且单纯的SiN层生长较厚时,容易出现裂纹,InGaN层夹在两个SiN层中间,起到缓冲作用,可以防止SiN层出现裂纹。
其次,两个插入层都选择低温、低压、低石墨基座转速生长,在高温高转速U-GaN层生长后,外延层已经累积了很大的应力,所以N型GaN层生长前,先生长SiN-InGaN-SiN层,释放应力,缓解翘曲,阻断缺陷延升,在翘曲相对小的状况下生长高掺Si的N型GaN层,Si元素更容易并入,有效的降低外延片边缘工作电压,且外延片也不容易由于翘曲过大,边缘表面出现粗糙雾化等表面缺陷;而N型GaN层在高温、较高转速生长结束后,应力又累积较大,且Si的掺杂浓度很高,产生的缺陷、应力相对未掺杂的U-GaN层更大,并且其与多量子阱层接近,为了防止应力累积到多量子阱层,产生更多缺陷,增加非辐射复合,影响发光效率,所以N型GaN层的第二插入层选择了相对N型GaN层的第一插入层更低的生长温度、更低的石墨基座转速、更高In组分的InGaN层,可以更好的释放应力,减少缺陷产生;
综上,本发明在N型GaN层前后分别插入SiN-InGaN-SiN插入层以形成复合N型GaN层,可以缓解翘曲,增加N型GaN层Si的并入,阻断缺陷的延升,减少多量子区的应力和缺陷,成功降低了工作电压,缓解外延片边缘工作电压偏高现象,增加了外延片表面平整度,增加了发光二极管的发光效率。
附图说明
图1为本发明实施例中发光二极管外延片的结构示意图;
主要元件符号说明:
Figure 563214DEST_PATH_IMAGE001
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
为了解决现有技术中在未掺杂的U-GaN层上直接生长N型GaN层,导致外延片翘曲严重及内部应力增大进而导致多量子阱层质量较差,影响发光二极管外延片的表面平整度及发光效率的技术问题,本申请提出一种复合N型GaN层、发光二极管外延片及其制备方法,具体的:
本申请一方面提供一种复合N型GaN层,包括依次层叠的第一插入层、N型GaN层、以及第二插入层;
所述第一插入层和第二插入层均包括依次层叠的第一子层、第二子层以及第三子层,所述第一子层和所述第三子层均为SiN层,所述第二子层为InGaN层。
在一些可选实施例中,在所述第一插入层中,第一子层为SixN1-x层,第二子层为InyGa1-yN层,第三子层为SizN1-z层,其中,0.1≤x≤0.3,0.1≤y≤0.2,0.1≤z≤0.3;
在所述第二插入层中,第一子层为SiaN1-a层,第二子层为InbGa1-bN层,第三子层为SicN1-c层,其中,0.1≤a≤0.3,0.2≤b≤0.3,0.1≤c≤0.3。
具体的,Si组分太高,容易造成裂纹,掺杂浓度太低,则不能起到增加表面平整度,弯曲位错,阻挡缺陷的目的。
在一些可选实施例中,所述SixN1-x层的厚度为10-20nm;所述InyGa1-yN层的厚度为10-20nm;所述SizN1-z层的厚度为10-20nm。
在一些可选实施例中,所述SiaN1-a层的厚度为10-20nm;所述InbGa1-bN层的厚度为20-30nm;所述SicN1-c层的厚度为10-20nm。
具体的,SiN层的厚度太厚,容易出现裂纹,太薄则不能起到阻挡缺陷,提升晶格质量,提升表面平整度的目的。
本申请另一方面提供一种发光二极管外延片,包括衬底、以及依次生长在所述衬底上的缓冲层、未掺杂的U-GaN层、N型GaN层、多量子阱层、电子阻挡层以及P型GaN层,所述N型GaN层为上述的复合N型GaN层。
本申请另一方面还提供一种发光二极管外延片制备方法,用于制备上述的发光二极管外延片,所述方法包括:
获取一衬底;
在所述衬底上依次生长缓冲层及未掺杂的U-GaN层;
在所述未掺杂的U-GaN层上生长复合N型GaN层,生长所述复合N型GaN层的方法包括:
依次生长一第一子层、一第二子层以及一第三子层,以形成第一插入层,
在所述第一插入层的第三子层上生长N型GaN层,
在所述N型GaN层上依次生长一第一子层、一第二子层以及一第三子层,以形成第二插入层;
在所述第二插入层的第三子层上依次生长多量子阱层、电子阻挡层以及P型GaN层;
其中,所述第一子层和所述第三子层均为SiN层,所述第二子层为InGaN层。
在一些可选实施例中,在生长所述第一插入层时,所述第一插入层的石墨基座的转速为600-700r/min;在生长所述第二插入层时,所述第二插入层的石墨基座的转速为500-600r/min。
具体的,转速太高,则释放应力作用较小,转速太低,则长速较慢,造成资源浪费。
在一些可选实施例中,所述第一插入层的生长温度为1000-1100℃,所述第二插入层的生长温度为900-1000℃。
在一些可选实施例中,所述第一插入层及所述第二插入层的石墨基座的转速均小于所述N型GaN层的石墨基座的转速。
在一些可选实施例中,所述第二插入层中InGaN层的In组分大于所述第一插入层中InGaN层的In组分。
进一步地,在一些可选实施例中,所述缓冲层的厚度约为20-80nm;
在一些可选实施例中,所述不掺杂的U-GaN层的厚度约为300-800nm;
在一些可选实施例中,所述第一插入层的总厚度为30-60nm;
在一些可选实施例中,所述N型GaN层的厚度为1-3μm,Si掺杂浓度为5×1018-1×1019 cm-3
在一些可选实施例中,所述第二插入层的总厚度为40-70nm;
在一些可选实施例中,所述多量子阱层有源层中,量子阱层中的In组分所占摩尔比例为10%-35%;所述单个量子阱层的厚度为2-5nm,所述单个量子垒层的厚度为3-15nm;
在一些可选实施例中,所述电子阻挡层为AleGa1-eN和InfGa1-fN交替生长的周期性结构;其中e的取值范围为0.05-0.2,f的取值范围为0.1-0.5,厚度为20-50nm;
在一些可选实施例中,P型GaN层的厚度为200-300nm,Mg的掺杂浓度为5×1017-1×1020cm-3
为了使本发明的目的、技术方案和优点更加清楚,下面将以具体实施例及结合附图对本发明的具体实施方式作进一步地详细描述。
实施例1
如图1所示,为本发明实施例提供的发光二极管外延片的结构示意图,在本实施例中,采用Veeco C4MOCVD(Metal Organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)设备用于制备发光二极管外延片。具体的,采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,硅烷(SiH4)作为N型掺杂剂,三甲基铝(TMAl)作为铝源,二茂镁(CP2Mg)作为P型掺杂剂。
具体的,该外延片包括一种衬底1、以及在所述衬底上依次生长的缓冲层2、未掺杂的U-GaN层3、第一插入层4、N型GaN层5、第二插入层6、多量子阱层7、电子阻挡层8和P型GaN层9,发光二极管外延片制备方法包括:
步骤S101:提供一种衬底。
本实施例使用蓝宝石衬底。首先控制反应室温度为1000℃~1200℃,控制反应室压力为200-600Torr,石墨基座的转速设置为500-1200r/min,在H2气氛下对衬底进行5-8min的高温退火,清洁衬底表面的颗粒和氧化物;
步骤S102:在衬底上生长缓冲层。本实施例中,选择缓冲层材料为AlGaN。本层主要用于提供晶种,缓解衬底和外延层的晶格失配,提升外延片晶格质量。
具体地:首先控制反应室温度为500℃~700℃,反应室压力为200~400Torr,石墨基座的转速设置为500-1200r/min,通入NH3提供N源,N2和H2做载气,通入TMGa作为Ga源,通入TMAl作为Al源,本实施例中,将生长厚度为30nm的AlGaN作为缓冲层。
步骤S103:在缓冲层上生长未掺杂的U-GaN层。
具体地:将反应室的温度控制在1100℃~1150℃,压力为100~500Torr;石墨基座的转速控制在500-1200r/min,通入NH3作为N源,N2和H2做载气,通入TMGa作为Ga源,本实施例中,生长厚度为400nm的GaN层。
步骤S104:在未掺杂的U-GaN层上生长第一插入层。
具体生长过程:控制反应室压力为100-200Torr,低压生长有利于缓解翘曲。控制反应室温度为1000-1100℃,石墨基座的转速控制在600-700r/min,通入N2和H2作载气,通入NH3做N源,通入SiH4,生长厚度为10-20nm的SiN层;然后关闭SiH4,通入TMGa源和In源,生长10-20nm的InGaN层;最后关闭In源和Ga源,通入SiH4,生长10-20nm的SiN层;
步骤S105:在第一插入层上生长N型GaN层,本层主要提供电子。
具体生长过程:将反应室的温度控制在1100℃~1150℃,压力为100~500Torr;石墨基座的转速控制在500-1200r/min,通入NH3作为N源,N2和H2做载气,本实施例中使用TMGa作为Ga源,生长厚度可以为2μm的GaN层,通入SiH4作为N型掺杂;
步骤S106:在N型GaN层上生长第二插入层。
具体生长过程:控制反应室压力为100-200Torr。控制反应室温度为900-1000℃,石墨基座的转速控制在500-600r/min,通入N2和H2作载气,通入NH3做N源,通入SiH4,生长厚度为10-20nm的SiN层;然后关闭SiH4,通入TMGa源和In源,生长20-30nm的InGaN层;关闭In源和Ga源,通入SiH4,生长10-20nm的SiN层;
步骤S107:在第二插入层上生长多量子阱层,第二插入层上生长的多量子阱层,为发光二极管发光的核心结构。
所述多量子阱层是由InGaN量子阱层和GaN量子垒层交替层叠的周期性结构,所述多量子阱层的周期数可以为3-15,本实施例选为10;多量子阱层生长过程中,控制反应室的压力为100~500Torr,承载衬底的石墨基座的转速设置为600-1000r/min;
先生长InGaN量子阱层,控制反应室温度为700-800℃,载气为N2,H2关闭,NH3提供N源,通入TEGa作为Ga源,通入TMIn作为In源,本实施例中InGaN量子阱层的厚度为3nm;
然后生长GaN量子垒层,控制反应室温度为800~900℃,关闭In源,用H2和N2做载气,通入TEGa作为Ga源,本实施例中,控制GaN量子垒层的厚度可以为10nm;InGaN量子阱层和GaN量子垒层交替层叠以进行周期性生长。
步骤S108:在多量子阱层上生长电子阻挡层,主要用来阻挡电子,防止电子溢流;
所述电子阻挡层为AlGaN和InGaN材料交替层叠生长的周期性结构,周期数可以为3-15,本实施例选为8;
首先,控制反应室生长温度为900~1000℃,压力为100~500Torr,承载衬底的石墨基座的转速设置为600-1200r/min,其中,N源可为NH3,Ga源可为TMGa,Al源可为TMAl,本实施例中,AlGaN层可以为6nm;然后,关闭Al源,继续通入Ga源,打开In源,本实施例中,单个InGaN层为6nm;AlGaN层和InGaN层重复层叠生长;
步骤S109:在电子阻挡层上生长P型GaN层,P型层主要提供空穴;
P型GaN层为掺杂Mg的P型GaN层,生长温度约为800~1000℃,生长压力为100~300Torr,承载衬底的石墨基座的转速控制在800-1200r/min,通入NH3做为N源,Ga源可以为TMGa,通入CP2Mg作为P型掺杂剂,其中Mg的掺杂浓度为5×1017-1× 1020cm-3,使得生长出掺Mg的GaN层,本实施例中,掺Mg的GaN层厚度为4nm。
如表1所示,为通过本申请实施例1的发光二极管外延片制备方法得到2组发光二极管外延片中的结构数据以及传统方法制备得到的2组发光二极管外延片中的结构数据。
表1:发光二极管外延片的性能数据
Figure 11512DEST_PATH_IMAGE002
由表1中关于本发明实施例得到的具体结果可得,在使用本发明提出的发光二极管外延片制备方法得到的发光二极管外延片,发光强度更高,工作电压更低,表面粗糙度更小。
综上,本申请中的复合N型GaN层、发光二极管外延片及其制备方法,具有如下有益效果:
首先,SiN子层由于Si元素的原子半径较小,SiN子层与N型GaN层前后接触,一方面可以填平外延层表面上存在的部分凹陷,且可以阻断向上延升的位错,减少缺陷,得到的SiN子层的表面平整度相对较好,另一方面SiN层和N型GaN层具有较好的晶格匹配,采用SiN层与N型层接触,可增加其晶格匹配,减少缺陷;InGaN层,由于In原子较大,会产生张应力,与翘曲应力相反,可以较好的缓解翘曲,并且单纯的SiN层生长较厚时,容易出现裂纹,InGaN层夹在两个SiN层中间,起到缓冲作用,可以防止SiN层出现裂纹。
其次,两个插入层都选择低温、低压、低石墨基座转速生长,在高温高转速U-GaN层生长后,外延层已经累积了很大的应力,所以N型GaN层生长前,先生长SiN-InGaN-SiN层,释放应力,缓解翘曲,阻断缺陷延升,在翘曲相对小的状况下生长高掺Si的N型GaN层,Si元素更容易并入,有效的降低外延片边缘工作电压,且外延片也不容易由于翘曲过大,边缘表面出现粗糙雾化等表面缺陷;而N型GaN层在高温、较高转速生长结束后,应力又累积较大,且Si的掺杂浓度很高,产生的缺陷、应力相对未掺杂的U-GaN层更大,并且其与多量子阱层接近,为了防止应力累积到多量子阱层,产生更多缺陷,增加非辐射复合,影响发光效率,所以N型GaN层的第二插入层选择了相对N型GaN层的第一插入层更低的生长温度、更低的石墨基座转速、更高In组分的InGaN层,可以更好的释放应力,减少缺陷产生;
综上,本发明在N型GaN层前后分别插入SiN-InGaN-SiN插入层以形成复合N型GaN层,可以缓解翘曲,增加N型GaN层Si的并入,阻断缺陷的延升,减少多量子区的应力和缺陷,成功降低了工作电压,缓解外延片边缘工作电压偏高现象,增加了外延片表面平整度,增加了发光二极管的发光效率。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种复合N型GaN层,其特征在于,包括依次层叠的第一插入层、N型GaN层、以及第二插入层;
所述第一插入层和第二插入层均包括依次层叠的第一子层、第二子层以及第三子层,所述第一子层和所述第三子层均为SiN层,所述第二子层为InGaN层;
在所述第一插入层中,第一子层为SixN1-x层,第二子层为InyGa1-yN层,第三子层为SizN1-z层,其中,0.1≤x≤0.3,0.1≤y≤0.2,0.1≤z≤0.3;
在所述第二插入层中,第一子层为SiaN1-a层,第二子层为InbGa1-bN层,第三子层为SicN1-c层,其中,0.1≤a≤0.3,0.2≤b≤0.3,0.1≤c≤0.3。
2.根据权利要求1所述的复合N型GaN层,其特征在于,
所述SixN1-x层的厚度为10-20nm;
所述InyGa1-yN层的厚度为10-20nm;
所述SizN1-z层的厚度为10-20nm。
3.根据权利要求1所述的复合N型GaN层,其特征在于,
所述SiaN1-a层的厚度为10-20nm;
所述InbGa1-bN层的厚度为20-30nm;
所述SicN1-c层的厚度为10-20nm。
4.一种发光二极管外延片,包括衬底、以及依次生长在所述衬底上的缓冲层、未掺杂的U-GaN层、N型GaN层、多量子阱层、电子阻挡层以及P型GaN层,其特征在于,所述N型GaN层为上述权利要求1-3任意一项所述的复合N型GaN层。
5.一种发光二极管外延片制备方法,其特征在于,用于制备权利要求4所述的发光二极管外延片,所述方法包括:
获取一衬底;
在所述衬底上依次生长缓冲层及未掺杂的U-GaN层;
在所述未掺杂的U-GaN层上生长复合N型GaN层,生长所述复合N型GaN层的方法包括:
依次生长一第一子层、一第二子层以及一第三子层,以形成第一插入层,
在所述第一插入层的第三子层上生长N型GaN层,
在所述N型GaN层上依次生长一第一子层、一第二子层以及一第三子层,以形成第二插入层;
在所述第二插入层的第三子层上依次生长多量子阱层、电子阻挡层以及P型GaN层;
其中,所述第一子层和所述第三子层均为SiN层,所述第二子层为InGaN层。
6.根据权利要求5所述的发光二极管外延片制备方法,其特征在于,
在生长所述第一插入层时,所述第一插入层的石墨基座的转速为600-700r/min;
在生长所述第二插入层时,所述第二插入层的石墨基座的转速为500-600r/min。
7.根据权利要求5所述的发光二极管外延片制备方法,其特征在于,所述第一插入层的生长温度为1000-1100℃,所述第二插入层的生长温度为900-1000℃。
8.根据权利要求5所述的发光二极管外延片制备方法,其特征在于,所述第一插入层及所述第二插入层的石墨基座的转速均小于所述N型GaN层的石墨基座的转速。
9.根据权利要求5所述的发光二极管外延片制备方法,其特征在于,所述第二插入层中InGaN层的In组分大于所述第一插入层中InGaN层的In组分。
CN202210989632.XA 2022-08-18 2022-08-18 一种复合N型GaN层、发光二极管外延片及其制备方法 Active CN115064622B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210989632.XA CN115064622B (zh) 2022-08-18 2022-08-18 一种复合N型GaN层、发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210989632.XA CN115064622B (zh) 2022-08-18 2022-08-18 一种复合N型GaN层、发光二极管外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN115064622A CN115064622A (zh) 2022-09-16
CN115064622B true CN115064622B (zh) 2022-11-18

Family

ID=83208008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210989632.XA Active CN115064622B (zh) 2022-08-18 2022-08-18 一种复合N型GaN层、发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN115064622B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115472720B (zh) * 2022-10-31 2023-03-24 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117712253B (zh) * 2024-02-05 2024-04-19 江西兆驰半导体有限公司 一种深紫外发光二极管及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509817A (zh) * 2018-10-31 2019-03-22 华灿光电(苏州)有限公司 一种发光二极管外延片及其制备方法
CN113644172A (zh) * 2021-06-23 2021-11-12 华灿光电(浙江)有限公司 具有插入层的发光二极管外延片及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3930161B2 (ja) * 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JP3645994B2 (ja) * 1997-11-28 2005-05-11 三菱電線工業株式会社 GaN系半導体発光素子
JP4260276B2 (ja) * 1998-03-27 2009-04-30 シャープ株式会社 半導体素子及びその製造方法
JP4161603B2 (ja) * 2001-03-28 2008-10-08 日亜化学工業株式会社 窒化物半導体素子
CN100420045C (zh) * 2004-09-23 2008-09-17 璨圆光电股份有限公司 氮化镓系发光二极管
CN102136536A (zh) * 2010-01-25 2011-07-27 亚威朗(美国) 应变平衡发光器件
CN203445143U (zh) * 2013-05-20 2014-02-19 南通同方半导体有限公司 降低蓝光led缺陷密度的发光二极管结构
CN106057996A (zh) * 2016-06-22 2016-10-26 华灿光电(苏州)有限公司 一种发光二极管的外延片及其生长方法
CN106784216B (zh) * 2016-11-26 2019-04-12 华灿光电(浙江)有限公司 一种GaN基发光二极管的外延片及其生长方法
CN107195737B (zh) * 2017-06-30 2019-08-02 华灿光电(苏州)有限公司 一种发光二极管外延片及其制造方法
CN112582508B (zh) * 2020-11-17 2022-03-18 华灿光电(浙江)有限公司 发光二极管的外延片及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509817A (zh) * 2018-10-31 2019-03-22 华灿光电(苏州)有限公司 一种发光二极管外延片及其制备方法
CN113644172A (zh) * 2021-06-23 2021-11-12 华灿光电(浙江)有限公司 具有插入层的发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
CN115064622A (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
CN115064622B (zh) 一种复合N型GaN层、发光二极管外延片及其制备方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN114695612B (zh) 一种氮化镓基发光二极管外延结构及其制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114824004B (zh) 一种led外延结构及其制备方法
CN114944443B (zh) 一种欧姆接触层、发光二极管外延片及其制备方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115207177A (zh) 发光二极管外延片及其制备方法
CN116130569B (zh) 一种高效发光二极管及制备方法
CN114784159B (zh) 一种发光二极管外延片及其制备方法
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN115472720A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
CN117410402B (zh) 一种发光二极管外延片及其制备方法、Micro-LED芯片
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN116565097A (zh) 一种发光二极管外延片及其制备方法
CN116344684A (zh) 一种发光二极管制备方法及二极管
CN114373840A (zh) 一种发光二极管外延片及其制备方法
CN111883623B (zh) 近紫外发光二极管外延片及其制备方法
CN117727849B (zh) 一种发光二极管外延片及制备方法
CN114725254B (zh) 一种发光二极管外延片及其制备方法
CN116344696B (zh) 复合三维成核层及其制备方法、外延片及发光二极管
CN116230824B (zh) 一种高光效发光二极管外延片及其制备方法、led芯片
CN116914052A (zh) 用于Micro-LED的外延片及其制备方法、Micro-LED

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant