CN113644172A - 具有插入层的发光二极管外延片及其制备方法 - Google Patents

具有插入层的发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN113644172A
CN113644172A CN202110701312.5A CN202110701312A CN113644172A CN 113644172 A CN113644172 A CN 113644172A CN 202110701312 A CN202110701312 A CN 202110701312A CN 113644172 A CN113644172 A CN 113644172A
Authority
CN
China
Prior art keywords
layer
ingan
gan
sublayer
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110701312.5A
Other languages
English (en)
Inventor
王群
王江波
葛永晖
董彬忠
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN202110701312.5A priority Critical patent/CN113644172A/zh
Publication of CN113644172A publication Critical patent/CN113644172A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了具有插入层的发光二极管外延片及其制备方法,属于发光二极管制作领域。n型GaN层与多量子阱层之间增加插入层,多量子阱层包括多个交替层叠的InGaN阱层与GaN垒层。插入层则包括依次层叠的InGaN子层与GaN子层,降低插入层所需的生长成本。InGaN子层靠近GaN子层的表面具有多个相互间隔的纳米尺寸的凹坑,释放应力。GaN子层填平凹坑,保证在GaN子层上生长的多量子阱层的质量较好,另一方面使部分缺陷湮灭在凹坑处,在凹坑处进一步释放应力,减小延伸至多量子阱层内的缺陷,最终有效提高多量子阱层的晶体质量。

Description

具有插入层的发光二极管外延片及其制备方法
技术领域
本发明涉及发光二极管制作领域,特别涉及具有插入层的发光二极管外延片及其制备方法。
背景技术
发光二极管是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源,正在被迅速广泛地得到应用,如交通信号灯、汽车内外灯、城市景观照明、手机背光源等,提高芯片发光效率是发光二极管不断追求的目标。
发光二极管外延片则是用于制备发光二极管的基础结构,发光二极管外延片至少包括衬底与衬底上的n型GaN层、多量子阱层与p型GaN层。多量子阱层包括多个交替层叠的InGaN阱层与GaN垒层。
但由于氮化镓材料与衬底之间的晶格失配所导致的部分缺陷会延伸至多量子阱层中,另一方面多量子阱层内的InGaN阱层与GaN垒层生长过程中也存在缺陷。缺陷会有吸光的情况,影响最终得到的发光二极管的发光效率。
发明内容
本公开实施例提供了具有插入层的发光二极管外延片及其制备方法,能够减小多量子阱层内的缺陷以提高发光二极管外延片的发光效率。所述技术方案如下:
本公开实施例提供了一种具有插入层的发光二极管外延片,所述发光二极管外延片包括衬底及依次层叠在所述衬底上的n型GaN层、插入层、多量子阱层及p型GaN层,所述多量子阱层包括多个交替层叠的InGaN阱层与GaN垒层,
所述插入层包括依次层叠的InGaN子层与GaN子层,所述InGaN子层中In的含量大于所述InGaN阱层中In的含量,所述InGaN子层靠近所述GaN子层的表面具有多个相互间隔的纳米尺寸的凹坑。
可选地,所述凹坑的长度为2~60nm。
可选地,所述凹坑的深度与所述InGaN子层的厚度的比值为1:5~1:1。
可选地,所述InGaN子层的厚度与所述GaN子层的厚度之比为1:5~1:1。
可选地,所述InGaN子层的厚度为20~400nm,所述GaN子层的厚度为20~80nm。
可选地,所述InGaN阱层包括依次层叠的第一部分InGaN与第二部分InGaN,所述第一部分InGaN中In的含量小于所述第二部分InGaN中In的含量,所述第一部分InGaN的厚度小于所述第二部分InGaN的厚度。
本公开实施例提供了一种具有插入层的发光二极管外延片的制备方法,所述制备方法包括:
提供一衬底;
在所述衬底上生长n型GaN层;
在所述n型GaN层上生长插入层,所述插入层包括依次层叠的InGaN子层与GaN子层,所述InGaN子层中In的含量大于所述InGaN阱层中In的含量,所述InGaN子层靠近所述GaN子层的表面具有多个相互间隔的纳米尺寸的凹坑;
在所述插入层上生长多量子阱层,所述多量子阱层包括多个交替层叠的InGaN阱层与GaN垒层;
在所述多量子阱层上生长p型GaN层。
可选地,所述InGaN子层的生长温度为700℃~800℃,所述InGaN子层的生长转速为50~800r/min。
可选地,所述在所述n型GaN层上生长插入层,包括:
向反应腔通入氨气、镓源以及500~5000sccm的In源,以在所述n型GaN层上形成所述插入层。
可选地,所述GaN子层的生长温度为850℃~1000℃,所述GaN子层的生长压力为100~500Torr。
本公开实施例提供的技术方案带来的有益效果是:
n型GaN层与多量子阱层之间增加插入层,多量子阱层包括多个交替层叠的InGaN阱层与GaN垒层。插入层则包括依次层叠的InGaN子层与GaN子层,InGaN子层中In的含量大于InGaN阱层中In的含量。InGaN子层中In的含量较高,则InGaN子层在生长过程中时,InGaN子层的表面的纳米凹坑会较为容易出现,降低插入层所需的生长成本。InGaN子层靠近GaN子层的表面具有多个相互间隔的纳米尺寸的凹坑,可以释放InGaN子层的内部应力,同时释放由n型GaN层等底层材料延伸至插入层的应力,降低由应力导致的缺陷延伸至多量子阱层的可能性,降低多量子阱层内部的缺陷并提高多量子阱层的质量。InGaN子层上生长的GaN子层,一方面可以填平纳米尺寸的凹坑,保证在GaN子层上生长的多量子阱层的质量较好,另一方面GaN子层也可以和InGaN子层的表面的凹坑配合,使部分缺陷湮灭在凹坑处,在凹坑处进一步释放应力,减小延伸至多量子阱层内的缺陷,最红有效提高多量子阱层的晶体质量。
附图说明
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种具有插入层的发光二极管外延片的结构示意图;
图2是本公开实施例提供的InGaN阱层的结构示意图;
图3是本公开实施例提供的另一种具有插入层的发光二极管外延片的结构示意图;
图4是本公开实施例提供的一种具有插入层的发光二极管外延片及其制备方法流程图;
图5是本公开实施例提供的另一种具有插入层的发光二极管外延片及其制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种发光二极管外延片的结构示意图,参考图1可知,本公开实施例提供了一种具有插入层3的发光二极管外延片,发光二极管外延片包括衬底1及依次层叠在衬底1上的n型GaN层2、插入层3、多量子阱层4及p型GaN层5,多量子阱层4包括多个交替层叠的InGaN阱层41与GaN垒层42。
插入层3包括依次层叠的InGaN子层31与GaN子层32,InGaN子层31中In的含量大于InGaN阱层41中In的含量,InGaN子层31靠近GaN子层32的表面具有多个相互间隔的纳米尺寸的凹坑311。
n型GaN层2与多量子阱层4之间增加插入层3,多量子阱层4包括多个交替层叠的InGaN阱层41与GaN垒层42。插入层3则包括依次层叠的InGaN子层31与GaN子层32,InGaN子层31中In的含量大于InGaN阱层41中In的含量。InGaN子层31中In的含量较高,则InGaN子层31在生长过程中时,InGaN子层31的表面的纳米凹坑311会较为容易出现,降低插入层3所需的生长成本。InGaN子层31靠近GaN子层32的表面具有多个相互间隔的纳米尺寸的凹坑311,可以释放InGaN子层31的内部应力,同时释放由n型GaN层2等底层材料延伸至插入层3的应力,降低由应力导致的缺陷延伸至多量子阱层4的可能性,降低多量子阱层4内部的缺陷并提高多量子阱层4的质量。InGaN子层31上生长的GaN子层32,一方面可以填平纳米尺寸的凹坑311,保证在GaN子层32上生长的多量子阱层4的质量较好,另一方面GaN子层32也可以和InGaN子层31的表面的凹坑311配合,使部分缺陷湮灭在凹坑311处,在凹坑311处进一步释放应力,减小延伸至多量子阱层4内的缺陷,最红有效提高多量子阱层4的晶体质量。
需要说明的是,GaN子层32在InGaN子层31上生长时,凹坑311表面上生长的结构会存在部分变形,这些变形的存在也可以释放一定的应力以降低由应力导致的缺陷的数量。并且In的含量较高的InGaN子层31在生长过程中会产生弛豫的情况,InGaN子层31在生长过程中所形成的三维岛表面会存在较多凹陷。InN与GaN的互溶率非常低,在高In含量的前提下,也会使InGaN子层31内存在空位缺陷,空位缺陷延伸最终在InGaN子层31的表面形成部分凹坑311。
需要说明的是,InGaN子层31中的凹坑311,仅位于InGaN子层31与第二InGaN子层31相接触的表面上。
可选地,插入层3整体的厚度为20~400nm。
插入层3整体的厚度在以上范围内,可以保证插入层3的质量较好,并且插入层3整体所需要的成本较为合理。
示例性地,相邻的两个凹坑311之间的距离为10~50nm。
相邻的两个凹坑311之间的距离在以上范围内时,在InGaN子层31上生长的GaN子层32的质量较好,减小最终得到的插入层3的内部缺陷,提高最终得到的发光二极管外延片的发光效率。
需要说明的是,相邻的两个凹坑311之间的距离,为两个凹坑311上的距离最近的两点之间的距离。
可选地,凹坑311的长度为2~60nm。
凹坑311的长度在以上范围内时,凹坑311的成形所需的成本较少,并且凹坑311的尺寸在以上范围内,可以有效释放InGaN子层31中积累的应力,在InGaN子层31上生长的GaN子层32的质量也较好,可以保证最终得到的插入层3的质量较好,减小插入层3内部存在的缺陷以减小延伸至多量子阱层4内的缺陷数量,提高最终得到的发光二极管外延片的发光效率。
需要说明的是,凹坑311的长度为凹坑311在平行于衬底1的表面的方向上的两点之间的最大距离,衬底1的表面为衬底1的用于沉积外延材料的表面。
可选地,凹坑311的深度与InGaN子层31的厚度的比值为1:5~1:1。
凹坑311的深度与InGaN子层31的厚度的比值在以上范围内时,InGaN子层31本身的质量会较好,并且凹坑311的深度也较为合理,可以有效提高InGaN子层31及InGaN子层31上生长的GaN子层32的质量,以提高在插入层3整体上生长的多量子阱层4的晶体质量。
示例性地,InGaN子层31中In的含量为25%~50%。
InGaN子层31中In的含量在以上范围内时,InGaN子层31的质量可以控制在较为合理的范围,同时InGaN子层31的表面会相对更为容易出现凹坑311,以提高插入层3整体的质量。
可选地,InGaN子层31的厚度与GaN子层32的厚度之比为1:1~5:1。
InGaN子层31的厚度与GaN子层32的厚度之比在以上范围内时,GaN子层32本身的质量较好,也可以有效释放GaN子层32以下所积累的应力,提高插入层3本身质量,降低插入层3内存在的缺陷,降低最终延伸至多量子阱层4内的缺陷,多量子阱层4的质量得到提高,多量子阱层4的发光效率可以得到提高。
可选地,InGaN子层31的厚度为20~400nm,GaN子层32的厚度为20~80nm。
InGaN子层31的厚度与GaN子层32的厚度分别在以上范围内时,可以保证插入层3可以适用于大部分不同厚度规格的外延片,并且InGaN子层31与GaN子层32的质量也较好,可以有效提高最终得到的发光二极管外延片的晶体质量。
示例性地,InGaN阱层41包括依次层叠的第一部分InGaN与第二部分InGaN,第一部分InGaN中In的含量小于第二部分InGaN中In的含量,第一部分InGaN的厚度小于第二部分InGaN的厚度。
InGaN阱层中In含量不同则折射率不同,光线在不同折射率材料中会出现一定的分布和取向性传播,即光场的选择。而通过InGaN阱层组份和厚度的优化设置在以上范围内,可以将光场限制在阱区,载流子复合效率高,发光效率也得到提升。
可选地,第一部分InGaN中In的含量为3%~8%,第二部分InGaN中In的含量可为25%~50。
第一部分InGaN中In的含量与第二部分InGaN中In的含量分别在以上范围内时,最终得到的InGaN阱层41的质量较好,并且多量子阱层4整体的出光效果也较好。
在本公开所提供的其他实现方式中,第一部分InGaN中In的含量也可为2%~4%。可以进一步提高多量子阱层4的出光效果。
示例性地,第一部分InGaN的厚度为50~150nm,第二部分InGaN的厚度为20~100nm。
第一部分InGaN的厚度与第二部分InGaN的厚度分别在以上范围内,能够得到质量较好的InGaN阱层41,并且InGaN阱层41整体的厚度也不会过大,可以保证吸光情况较小,提高最终得到的多量子阱层4的出光效果。
为便于理解,此处可提供图2,图2是本公开实施例提供的InGaN阱层的结构示意图,在图2中可见第一部分InGaN411与第二部分InGaN412。
需要说明的是,在本公开所提供的实现方式中,依次层叠的方向均为由衬底1指向p型GaN层5的方向。
图3是本公开实施例提供的另一种发光二极管外延片的结构示意图,参考图3可知,在本公开提供的另一种实现方式中,发光二极管外延片可包括衬底1及生长在衬底1上的缓冲层6、n型GaN层2、插入层3、多量子阱层4、AlGaN电子阻挡层7、p型GaN层5及p型接触层8。
需要说明的是,图3中所示的插入层3与图1中所示的插入层3的结构相同,因此此处不再赘述。
可选地,衬底1可为蓝宝石衬底1。易于制作与获取。
示例性地,缓冲层6可包括依次层叠在衬底1上的GaN三维成核层61、GaN填平层62与非掺杂GaN层63。能够有效缓解晶格失配。
在本公开所提供的其他实现方式中,缓冲层6也可为铝氮、铝镓氮或铝铟镓氮中的一种。本公开对此不做限制。
可选地,n型GaN层2的掺杂元素可为Si,且Si元素的掺杂浓度可为1×1018~1×1019cm-3。n型GaN层2整体的质量较好。
示例性地,n型GaN层2的厚度可为1~5μm。得到的n型GaN层2整体的质量较好。
在本公开提供的一种实现方式中,n型GaN层2的厚度可为3μm。本公开对此不做限制。
示例性地,多量子阱层4包括多个交替层叠的InGaN阱层41及GaN垒层42,InGaN阱层41的厚度可为2~5nm,GaN垒层42的厚度可为8~20nm。
示例性地,多量子阱层4的整体厚度可为50~130nm,In摩尔含量13%~25%。
可选地,p型GaN层5的厚度为30~100nm。可以保证得到的发光二极管外延片的质量。
可选地,AlGaN电子阻挡层7中Al组分可为0.15~0.25。阻挡电子的效果较好。
可选地,AlGaN电子阻挡层7的厚度可为20~100nm。得到的AlGaN电子阻挡层7的质量较好。
能够提供足够的空穴,并保证发光二极管外延片整体的成本不会过高。
示例性地,p型接触层8的厚度可为10~50nm。
需要说明的是,图3中所示的外延片结构相对图1中所示的外延片结构,在衬底1与n型GaN层2之间增加了缓冲层6,在多量子阱层4与p型GaN层5之间增加了阻止电子溢流的AlGaN电子阻挡层7,并在p型GaN层5上还生长有p型接触层8。得到的外延片的质量及发光效率会更好。
需要说明的是,在本公开所提供的其他实现方式中,发光二极管外延片也还可包括其他层次结构,本公开对此不做限制。
图4是本公开实施例提供的一种具有插入层的发光二极管外延片及其制备方法流程图,如图4所示,该具有插入层的发光二极管外延片及其制备方法包括:
S101:提供一衬底。
S102:在衬底上生长n型GaN层。
S103:在n型GaN层上生长插入层,插入层包括依次层叠的InGaN子层与GaN子层,InGaN子层中In的含量大于InGaN阱层中In的含量,InGaN子层靠近GaN子层的表面具有多个相互间隔的纳米尺寸的凹坑。
S104:在插入层上生长多量子阱层,多量子阱层包括多个交替层叠的InGaN阱层与GaN垒层。
S105:在多量子阱层上生长p型GaN层。
图4中所示的具有插入层的发光二极管外延片及其制备方法所对应的技术效果,可对应参考图1中所示的发光二极管外延片对应的技术效果,因此此处不再赘述。执行完步骤S105之后的发光二极管外延片结构则可参见图1。
可选地,步骤S103中,InGaN子层的生长温度为700℃~800℃,InGaN子层的生长转速为50~800r/min。InGaN子层的生长温度与生长转速在以上范围内时,可以控制InGaN子层的表面形成质量较好,且形态较为稳定的凹坑,且InGaN子层本身的质量也较好,保证最终得到的插入层以及在插入层上生长的多量子阱层的质量较好。
可选地,在n型GaN层上生长插入层,包括:
向反应腔通入氨气、镓源以及500~5000sccm的In源,以在n型GaN层上形成插入层。能够得到质量较好的凹坑以及InGaN子层。
需要说明的是,向反应腔通入的In源的流量在以上范围内时,向反应腔通入氨气、镓源可以分别为50~150L及200~3000sccm。能够提高最终得到的InGaN子层的晶体质量。
可选地,GaN子层的生长温度为850℃~1000℃,GaN子层的生长压力为100~500Torr。
GaN子层的生长温度与生长压力在以上范围内,GaN子层的质量较好,并且可以有效过渡到多量子阱层的生长条件,增加外延片的生长效率。
示例性地,InGaN子层的生长压力可以与GaN子层的生长压力相同。便于生长条件的过渡。
图5是本公开实施例提供的另一种具有插入层的发光二极管外延片及其制备方法流程图,如图5所示,该具有插入层的发光二极管外延片及其制备方法包括:
S201:提供一衬底。
其中,衬底可为蓝宝石衬底。易于实现与制作。
可选地,步骤S201还可包括:在氢气气氛下,处理衬底表面的时长为6~10min。
示例性地,处理衬底表面时,反应腔的温度可为1000~1200℃,反应腔的压力可为200~500Torr。
在本公开所提供的一种实现方式中,处理衬底时,反应腔的温度也可为1100℃,处理衬底表面的时长可为8min。
步骤S201还可包括:对衬底的表面进行氮化处理,在衬底的表面铺一层氮原子。可以便于氮化镓材料的快速生长。
S202:在衬底上生长缓冲层。
可选地,控制反应腔的温度为450℃~600℃,反应腔的压力为200torr~500torr,生长GaN三维成核层;然后升高反应腔的温度至950℃~1200℃依次生长GaN填平层与非掺杂GaN层。得到质量较好的缓冲层。
S203:在缓冲层上生长n型GaN层。
可选地,n型GaN层的生长温度可为950℃~1200℃,n型GaN层的生长压力可为200Torr~500Torr。
S204:在n型GaN层上生长插入层。
步骤S204可以参考图4中的步骤S103,因此此处不再赘述。
S205:在插入层上生长多量子阱层。
步骤S205中,多量子阱层包括交替生长的InGaN阱层与GaN垒层。
可选地,InGaN阱层的生长温度与生长压力分别为700~800℃与100torr~300torr,GaN垒层的生长温度与生长压力分别为700~900℃与100torr~300torr。得到的多量子阱层的质量较好。
需要说明的是,多量子阱层中的InGaN阱层与GaN垒层可以通过交替向反应腔通入不同的反应气体与金属有机源生长得到。在InGaN阱层包括依次层叠的第一部分InGaN与第二部分InGaN的前提下,则可以通过控制通入反应腔内的In源的流量实现。
S206:在多量子阱层上生长AlGaN电子阻挡层。
AlGaN电子阻挡层的生长温度可为600~1000℃,AlGaN电子阻挡层的生长压力可为100~300Torr。在此条件下生长得到的AlGaN电子阻挡层的质量较好,有利于提高发光二极管的发光效率。
S207:在AlGaN电子阻挡层上生长p型GaN层。
可选地,p型GaN层的生长压力可为100Torr~300Torr,p型GaN层的生长温度可为850℃~1050℃。
S208:在p型GaN层上生长p型接触层。
可选地,p型接触层的生长压力可为100Torr~300Torr,p型接触层的生长温度可为850℃~1050℃。
在本公开所提供的一种实现方式中,p型接触层的生长温度可为950℃,p型接触层的生长压力可为200Torr。
需要说明的是,图5中所示的具有插入层的发光二极管外延片及其制备方法,相对图1中所示的发光二极管的制备方法,提供了一种更为详细的发光二极管外延片的生长方式。
S209:对发光二极管外延片进行退火处理。
步骤S209可包括:将温度调整至650℃~850℃,在氢气氛围下对发光二极管外延片进行5分钟~15分钟的退火处理。
在本公开所提供的一种实现方式中,退火温度可为750℃,退火时间可为10min。
执行完步骤S209后的发光二极管外延片的结构可参见图3。
需要说明的是,在本公开实施例中,采用VeecoK 465i or C4 or RB MOCVD(MetalOrganic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)设备实现发光二极管的生长方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,硅烷(SiH4)作为N型掺杂剂,三甲基铝(TMAl)作为铝源,二茂镁(CP2Mg)作为P型掺杂剂。
以上所述,并非对本公开作任何形式上的限制,虽然本公开已通过实施例揭露如上,然而并非用以限定本公开,任何熟悉本专业的技术人员,在不脱离本公开技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本公开技术方案的内容,依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本公开技术方案的范围内。

Claims (10)

1.一种具有插入层的发光二极管外延片,其特征在于,所述发光二极管外延片包括衬底及依次层叠在所述衬底上的n型GaN层、插入层、多量子阱层及p型GaN层,所述多量子阱层包括多个交替层叠的InGaN阱层与GaN垒层,
所述插入层包括依次层叠的InGaN子层与GaN子层,所述InGaN子层中In的含量大于所述InGaN阱层中In的含量,所述InGaN子层靠近所述GaN子层的表面具有多个相互间隔的纳米尺寸的凹坑。
2.根据权利要求1所述的发光二极管外延片,其特征在于,所述凹坑的长度为2~60nm。
3.根据权利要求1所述的发光二极管外延片,其特征在于,所述凹坑的深度与所述InGaN子层的厚度的比值为1:5~1:1。
4.根据权利要求1~3任一项所述的发光二极管外延片,其特征在于,所述InGaN子层的厚度与所述GaN子层的厚度之比为1:5~1:1。
5.根据权利要求1~3任一项所述的发光二极管外延片,其特征在于,所述InGaN子层的厚度为20~400nm,所述GaN子层的厚度为20~80nm。
6.根据权利要求1~3任一项所述的发光二极管外延片,其特征在于,所述InGaN阱层包括依次层叠的第一部分InGaN与第二部分InGaN,所述第一部分InGaN中In的含量小于所述第二部分InGaN中In的含量,所述第一部分InGaN的厚度小于所述第二部分InGaN的厚度。
7.一种具有插入层的发光二极管外延片的制备方法,其特征在于,所述制备方法包括:
提供一衬底;
在所述衬底上生长n型GaN层;
在所述n型GaN层上生长插入层,所述插入层包括依次层叠的InGaN子层与GaN子层,所述InGaN子层中In的含量大于所述InGaN阱层中In的含量,所述InGaN子层靠近所述GaN子层的表面具有多个相互间隔的纳米尺寸的凹坑;
在所述插入层上生长多量子阱层,所述多量子阱层包括多个交替层叠的InGaN阱层与GaN垒层;
在所述多量子阱层上生长p型层。
8.根据权利要求7所述的制备方法,其特征在于,所述InGaN子层的生长温度为700℃~800℃,所述InGaN子层的生长转速为50~800r/min。
9.根据权利要求8所述的制备方法,其特征在于,所述在所述n型GaN层上生长插入层,包括:
向反应腔通入氨气、镓源以及500~5000sccm的In源,以在所述n型GaN层上形成所述插入层。
10.根据权利要求7~9任一项所述的制备方法,其特征在于,所述GaN子层的生长温度为850℃~1000℃,所述GaN子层的生长压力为100~500Torr。
CN202110701312.5A 2021-06-23 2021-06-23 具有插入层的发光二极管外延片及其制备方法 Withdrawn CN113644172A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110701312.5A CN113644172A (zh) 2021-06-23 2021-06-23 具有插入层的发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110701312.5A CN113644172A (zh) 2021-06-23 2021-06-23 具有插入层的发光二极管外延片及其制备方法

Publications (1)

Publication Number Publication Date
CN113644172A true CN113644172A (zh) 2021-11-12

Family

ID=78416105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110701312.5A Withdrawn CN113644172A (zh) 2021-06-23 2021-06-23 具有插入层的发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN113644172A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114447170A (zh) * 2021-12-21 2022-05-06 华灿光电(苏州)有限公司 提高出光均匀程度的发光二极管外延片及制备方法
CN115064622A (zh) * 2022-08-18 2022-09-16 江西兆驰半导体有限公司 一种复合N型GaN层、发光二极管外延片及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114447170A (zh) * 2021-12-21 2022-05-06 华灿光电(苏州)有限公司 提高出光均匀程度的发光二极管外延片及制备方法
CN114447170B (zh) * 2021-12-21 2023-09-19 华灿光电(苏州)有限公司 提高出光均匀程度的发光二极管外延片及制备方法
CN115064622A (zh) * 2022-08-18 2022-09-16 江西兆驰半导体有限公司 一种复合N型GaN层、发光二极管外延片及其制备方法
CN115064622B (zh) * 2022-08-18 2022-11-18 江西兆驰半导体有限公司 一种复合N型GaN层、发光二极管外延片及其制备方法

Similar Documents

Publication Publication Date Title
CN114420807B (zh) 发光二极管外延片及其制备方法
CN112366261B (zh) 发光二极管外延片及其制备方法
CN111834496B (zh) 发光二极管外延片及其制备方法
CN112289900B (zh) 紫外发光二极管外延片及其制备方法
CN113206175B (zh) 发光二极管外延片及其制备方法
CN109449264B (zh) 一种发光二极管外延片及其制造方法
CN114725258A (zh) 一种led外延片及其制备方法
CN113644172A (zh) 具有插入层的发光二极管外延片及其制备方法
CN113690350A (zh) 微型发光二极管外延片及其制造方法
CN112397622B (zh) 发光二极管外延片及其制备方法
CN109994580B (zh) 发光二极管的外延片及其制作方法
CN112259647B (zh) 发光二极管外延片的制备方法及发光二极管外延片
CN109920883B (zh) 氮化镓基发光二极管外延片及其制造方法
CN112864286B (zh) 发光二极管外延片制备方法
CN112864285B (zh) 发光二极管外延片制备方法
CN113644174B (zh) 具有p型复合层的发光二极管外延片制备方法
CN113284996B (zh) 发光二极管外延片及其制备方法
CN116722083A (zh) 高辐射发光二极管制备方法及发光二极管
CN113488567B (zh) 具有复合过渡层的发光二极管外延片及其制备方法
CN113113515B (zh) 发光二极管外延片的生长方法
CN111883623B (zh) 近紫外发光二极管外延片及其制备方法
CN114447170A (zh) 提高出光均匀程度的发光二极管外延片及制备方法
CN109860340B (zh) 一种发光二极管外延片的生长方法
CN114156380B (zh) 提高内量子效率的发光二极管外延片及其制备方法
CN117712253B (zh) 一种深紫外发光二极管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20211112

WW01 Invention patent application withdrawn after publication