CN109920883B - 氮化镓基发光二极管外延片及其制造方法 - Google Patents

Abstract

本发明公开了一种氮化镓基发光二极管外延片及其制造方法，属于半导体技术领域。所述氮化镓基发光二极管外延片包括衬底、以及依次生长在所述衬底上的低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、多量子阱层、电子阻挡层和P型层，所述低温缓冲层和所述三维成核层均为掺铍的GaN层，所述低温缓冲层中铍的掺杂浓度沿外延片的层叠方向逐渐升高，所述三维成核层中铍的掺杂浓度沿外延片的层叠方向逐渐降低。本发明提供的氮化镓基发光二极管外延片可以提高外延层的底层晶体质量，进而提高外延层的晶体质量。

Description

氮化镓基发光二极管外延片及其制造方法

技术领域

本发明涉及半导体技术领域，特别涉及一种氮化镓基发光二极管外延片及其制造方法。

背景技术

LED(Light Emitting Diode，发光二极管)是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源，正在被迅速广泛地得到应用，如交通信号灯、汽车内外灯、城市景观照明、手机背光源等。

外延片是LED中的主要构成部分，现有的GaN基LED外延片包括衬底、以及依次层叠在衬底上的低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、多量子阱层、电子阻挡层和P型层。由于衬底与GaN晶格常数差异较大，在外延过程中会累积应力和缺陷，影响外延层的晶体质量，从而影响载流子输运和降低载流子在多量子阱层内的有效复合，使LED的发光效率下降。因此通过生长低温缓冲层和三维成核层能在一定程度上缓解衬底与GaN外延层之间的晶格失配度，从而可以减少底层缺陷的产生。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

低温环境下生长出的缓冲层晶体质量较差，会使得在其上生长的三维成核层的结晶质量较差，产生较多的位错密度，导致外延层的底层晶体质量下降，后续难以得到晶体质量较好的外延层，严重影响了LED的质量。

发明内容

本发明实施例提供了一种氮化镓基发光二极管外延片及其制造方法，可以提高外延层的底层晶体质量，从而得到晶体质量较高的外延层。所述技术方案如下：

一方面，本发明提供了一种氮化镓基发光二极管外延片，所述氮化镓基发光二极管外延片包括衬底、以及依次生长在所述衬底上的低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、多量子阱层、电子阻挡层和P型层，

所述低温缓冲层和所述三维成核层均为掺铍的GaN层，所述低温缓冲层中铍的掺杂浓度沿外延片的层叠方向逐渐升高，所述三维成核层中铍的掺杂浓度沿外延片的层叠方向逐渐降低。

进一步地，所述低温缓冲层中铍的掺杂浓度为1×10¹⁶～1×10¹⁹cm^-3。

进一步地，所述三维成核层中铍的掺杂浓度为1×10¹⁶～1×10¹⁹cm^-3。

另一方面，本发明提供了一种氮化镓基发光二极管外延片的制造方法，所述制造方法包括：

提供一衬底；

在所述衬底上依次生长低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、多量子阱层、电子阻挡层和P型层；

其中，所述低温缓冲层和所述三维成核层均为掺铍的GaN层，所述低温缓冲层中铍的掺杂浓度沿外延片的层叠方向逐渐升高，所述三维成核层中铍的掺杂浓度沿外延片的层叠方向逐渐降低。

进一步地，所述低温缓冲层的生长温度随着所述铍的掺杂浓度的升高而逐渐上升。

进一步地，所述低温缓冲层的生长温度为500～800℃。

进一步地，所述低温缓冲层中铍的掺杂浓度为1×10¹⁶～1×10¹⁹cm^-3。

进一步地，所述三维成核层中铍的掺杂浓度为1×10¹⁶～1×10¹⁹cm^-3。

进一步地，所述三维成核层的生长时间为10～20min。

进一步地，所述三维成核层的生长压力为250～550torr。

本发明实施例提供的技术方案带来的有益效果是：

通过在低温缓冲层中掺铍，且低温缓冲层中铍的掺杂浓度沿外延片的层叠方向逐渐升高，可以诱导低温GaN缓冲层从二维生长模式逐渐转向三维生长模式。低温有利于三维生长，从而可以提高低温缓冲层的晶体质量，且低温缓冲层后期逐渐生长成偏向三维岛状的晶体，有利于减少蓝宝石衬底与GaN外延层之间因晶格失配而产生的位错。通过在三维成核层中掺铍，铍的原子半径相对较小，能够提高三维成核层GaN晶体的聚集度，减小三维岛状的密度，使三维生长的GaN晶体更稳定，从而可以提高三维成核层的晶体质量。且随着三维成核层的逐渐生长，三维成核层表面形成的三维岛状GaN晶体逐渐长大趋于稳定，使三维成核层中铍的掺杂浓度沿外延片的层叠方向逐渐降低，可以防止铍掺杂过多导致外延层晶体质量的下降。因此，本发明提供的氮化镓基发光二极管外延片能够提高低温缓冲层和三维成核层的晶体质量，进而提高后续外延层的晶体质量，最终提高LED的发光效率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图；

图2是本发明实施例提供的一种氮化镓基发光二极管外延片的制造方法流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

图1是本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图，如图1所示，发光二极管外延片包括衬底1、以及依次生长在衬底1上的低温缓冲层2、三维成核层3、二维恢复层4、未掺杂的GaN层5、N型层6、多量子阱层7、电子阻挡层8和P型层9。

低温缓冲层2和三维成核层3均为掺铍的GaN层，低温缓冲层2中铍的掺杂浓度沿外延片的层叠方向逐渐升高，三维成核层3中铍的掺杂浓度沿外延片的层叠方向逐渐降低。

本发明实施例通过在低温缓冲层中掺铍，且低温缓冲层中铍的掺杂浓度沿外延片的层叠方向逐渐升高，可以诱导低温GaN缓冲层从二维生长模式逐渐转向三维生长模式。低温有利于三维生长，从而可以提高低温缓冲层的晶体质量，且低温缓冲层后期逐渐生长成偏向三维岛状的晶体，有利于减少蓝宝石衬底与GaN外延层之间因晶格失配而产生的位错。通过在三维成核层中掺铍，铍的原子半径相对较小，能够提高三维成核层GaN晶体的聚集度，减小三维岛状的密度，使三维生长的GaN晶体更稳定，从而可以提高三维成核层的晶体质量。且随着三维成核层的逐渐生长，三维成核层表面形成的三维岛状GaN晶体逐渐长大趋于稳定，使三维成核层中铍的掺杂浓度沿外延片的层叠方向逐渐降低，可以防止铍掺杂过多导致外延层晶体质量的下降。因此，本发明提供的氮化镓基发光二极管外延片能够提高低温缓冲层和三维成核层的晶体质量，进而提高后续外延层的晶体质量，最终提高LED的发光效率。

进一步地，低温缓冲层2中铍的掺杂浓度为1×10¹⁶～1×10¹⁹cm^-3。若低温缓冲层2中铍的掺杂浓度低于1×10¹⁶cm^-3，则诱导低温GaN缓冲层2从二维生长模式转向三维生长模式的效果较差，若低温缓冲层2中铍的掺杂浓度高于1×10¹⁹cm^-3，则会导致低温缓冲层2的晶体质量下降，进而影响后续外延层的晶体质量。

示例性地，低温缓冲层2中铍的掺杂浓度可以由1×10¹⁶cm^-3逐渐升高至1×10¹⁷～1×10¹⁸cm^-3。

可选地，低温缓冲层2的厚度可以为20～50nm。若低温缓冲层2的厚度小于20nm，则起不到缓解衬底与GaN外延层的晶格失配度的作用。若低温缓冲层2的厚度大于50nm，则会导致低温缓冲层2中累积的应力过大，缺陷过多，导致外延层底层的晶体质量较差。

示例性地，低温缓冲层2的厚度为30～35nm。

进一步地，三维成核层3中铍的掺杂浓度为1×10¹⁶～1×10¹⁹cm^-3。若三维成核层3中铍的掺杂浓度低于1×10¹⁶cm^-3，则对三维成核层GaN晶体的聚集效果可能不太明显，若三维成核层3中铍的掺杂浓度高于1×10¹⁹cm^-3，一方面会导致三维成核层3的晶体质量下降，另一方面，铍掺杂过多可能会有少量的铍向后续外延层扩散，影响后续外延层的晶体质量。

示例性地，三维成核层3中铍的掺杂浓度可以由1×10¹⁷～1×10¹⁸cm^-3逐渐降低至1×10¹⁶cm^-3。

可选地，三维成核层3的厚度可以为400～600nm。若三维成核层3的厚度小于400nm，则起不到缓解衬底与GaN外延层的晶格失配度的作用。若三维成核层3的厚度大于600nm，则后续二维恢复层的厚度也要相应的加厚，且填平的效果可能不好，会导致更多的位错产生。

示例性地，三维成核层3的厚度为500nm。

可选地，衬底1可以为蓝宝石衬底。

可选地，二维恢复层4可以为GaN层，厚度为500～800nm。

可选地，未掺杂的GaN层5的厚度为1～2um。

可选地，N型层6可以为掺Si的GaN层，厚度为1～3um，Si掺杂浓度可以为10¹⁸cm～10²⁰cm^-3。

可选地，发光二极管外延片还可以包括设置在N型层6和多量子阱层7之间的应力释放层61和前级多量子阱层62。

应力释放层61可以由2～8个周期的GaN/InGaN超晶格结构组成。其中，GaN层的厚度可以为10～20nm，InGaN层的厚度可以为1～2nm，InGaN层中的In含量可以为5％～40％。

前级多量子阱层62可以由5～10个周期的In_aGa_1-aN/GaN和超晶格结构组成，0<a<0.5。其中，In_aGa_1-aN层的厚度可以为1～2nm，GaN层的厚度可以为8～20nm。

可选地，多量子阱层7可以包括6～12个周期的超晶格结构，每个超晶格结构均包括In_bGa_1-bN阱层和GaN垒层，0.1<b<1。其中In_bGa_1-bN阱层的厚度可以为3～4nm，GaN垒层的厚度可以为9～20nm。

可选地，电子阻挡层8可以为P型Al_zGa_1-zN层，厚度可以为15～80nm，0.1<z<0.6。

可选地，P型层9可以为P型GaN层，厚度为50～300nm，Mg的掺杂浓度可以为1×10¹⁸～1×10²⁰cm^-3。

可选地，发光二极管外延片还可以包括设置在P型层9上的P型接触层10。P型接触层10可以为重掺Mg的GaN层，厚度为10～100nm。

图2是本发明实施例提供的一种氮化镓基发光二极管外延片的制造方法流程图，如图2所示，该制造方法包括：

步骤201、提供一衬底。

其中，衬底可采用[0001]晶向的Al₂O₃蓝宝石衬底。

进一步地，步骤201还可以包括：

将衬底在氢气气氛中退火1～10min，以清洁衬底表面，然后对衬底进行氮化处理，氮化处理时的温度控制在1000～1200℃。

需要说明的是，本发明实施例中的低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、应力释放层、多量子阱层、电子阻挡层、P型层以及P型接触层均可以采用MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)法生长。在具体实现时，通常是将衬底放在石墨托盘上送入MOCVD设备的反应室中进行外延材料的生长，因此上述生长过程中控制的温度和压力实际上是指反应室内的温度和压力。具体地，采用三甲基镓或三甲基乙作为镓源，三乙基硼作为硼源，高纯氮气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，N型掺杂剂选用硅烷，P型掺杂剂选用二茂镁。

步骤202、在衬底上生长低温缓冲层。

其中，低温缓冲层为掺铍的GaN层，低温缓冲层中铍的掺杂浓度沿外延片的层叠方向逐渐升高。

进一步地，低温缓冲层的生长温度随着铍的掺杂浓度的升高而逐渐上升。由于高温有利于铍的掺杂，可以使得低温缓冲层中铍的掺杂浓度沿外延片的层叠方向逐渐升高，诱导低温缓冲层从二维生长模式转向三维生长模式，使低温缓冲层后期逐渐生长成偏向三维岛状的晶体。

可选地，低温缓冲层的生长温度为500～800℃。若低温缓冲层的生长温度低于500℃，会导致低温缓冲层的晶体质量下降。若低温缓冲层的生长温度高于800℃，又会使低温缓冲层从偏向三维生长转向偏向二维生长，不利于低温缓冲层后期逐渐生长成偏向三维岛状的晶体。

示例性地，低温缓冲层的生长温度可以为700℃。

可选地，低温缓冲层的生长压力为100～300torr。若低温缓冲层的生长压力低于100torr，会使得外延层翘曲相对偏凹，若低温缓冲层的生长压力高于300torr，会使得外延层翘曲表现很凸，外延层翘曲太凸或太凹，都不利于波长均匀性的控制，因此需将低温缓冲层的生长压力控制在一定范围内。

示例性地，低温缓冲层的生长压力可以为250torr。

进一步地，低温缓冲层中铍的掺杂浓度为1×10¹⁶～1×10¹⁹cm^-3。

示例性地，低温缓冲层中铍的掺杂浓度可以由1×10¹⁶cm^-3逐渐升高至1×10¹⁷～1×10¹⁸cm^-3。

可选地，低温缓冲层的厚度可以为20～50nm。若低温缓冲层的厚度小于20nm，则起不到缓解衬底与GaN外延层的晶格失配度的作用。若低温缓冲层的厚度大于50nm，则会导致低温缓冲层中累积的应力过大，缺陷过多，导致外延层底层的晶体质量较差。

示例性地，低温缓冲层的厚度为30～35nm。

步骤203、在低温缓冲层上生长三维成核层。

在本实施例中，三维成核层为掺铍的GaN层，三维成核层中铍的掺杂浓度沿外延片的层叠方向逐渐降低。

进一步地，三维成核层中铍的掺杂浓度为1×10¹⁶～1×10¹⁹cm^-3。

示例性地，三维成核层中铍的掺杂浓度可以由1×10¹⁷～1×10¹⁸cm^-3逐渐降低至1×10¹⁶cm^-3。

进一步地，三维成核层的生长温度为1000～1080℃。若三维成核层的生长温度低于1000℃，会导致三维成核层的晶体质量下降，若三维成核层的生长温度高于1080℃，会使得外延层表面产生六角形的缺陷，影响外延层的晶体质量。

示例性地，三维成核层的生长温度为1050℃，此时生长出的三维成核层的晶体质量更好，且不会在外延层表面产生六角形的缺陷。

进一步地，三维成核层的生长时间为10～20min。若三维成核层的生长时间低于10min，则会导致三维成核层的厚度过薄，三维成核层起不到缓解衬底与GaN外延层的晶格失配度的作用。若三维成核层的生长时间高于20min，则会导致三维成核层的厚度过厚，则后续二维恢复层的厚度也要相应的加厚，且恢复的效果可能不好，会导致更多的位错产生。

示例性地，三维成核层的生长时间可以为15min。

进一步地，三维成核层的生长压力为250～550torr。若三维成核层的生长压力低于250torr，会使得外延层翘曲相对偏凹，若三维成核层的生长压力高于550torr，会使得外延层翘曲表现很凸，外延层翘曲太凸或太凹，都不利于波长均匀性的控制，因此需将三维成核层的生长压力控制在一定范围内。

示例性地，三维成核层的生长压力为400torr。

可选地，三维成核层的厚度可以为400～600nm。若三维成核层的厚度小于400nm，则起不到缓解衬底与GaN外延层的晶格失配度的作用。若三维成核层的厚度大于600nm，则后续二维填平层的厚度也要相应的加厚，且填平的效果可能不好，会导致更多的位错产生。

示例性地，三维成核层的厚度为500nm。

步骤204、在三维成核层上生长二维恢复层。

在本实施例中，二维恢复层可以为GaN层。

示例性地，将反应室温度调节至1050～1150℃，反应室压力控制在100～500torr，生长厚度为500～800nm的二维恢复层，生长时间为20～40min。

步骤205、在二维恢复层上生长未掺杂的GaN层。

示例性地，将反应室温度调节至1050～1200℃，反应室压力控制在100～500torr，生长厚度为1～2um的未掺杂的GaN层。

步骤206、在未掺杂的GaN层上生长N型层。

在本实施例中，N型层可以为掺Si的GaN层，Si掺杂浓度可以为10¹⁸cm^-3～10²⁰cm^-3。

示例性地，将反应室温度调节至1050～1200℃，反应室压力控制在100～500torr，生长厚度为1～3um的N型层。

步骤207、在N型层上生长应力释放层。

在本实施例中，应力释放层可以由2～8个周期的GaN/InGaN超晶格结构组成。其中，GaN层的厚度可以为10～20nm，InGaN层的厚度可以为1～2nm，InGaN层中的In含量可以为5％～40％。

示例性地，将反应室温度调节至750℃～920℃，反应室压力控制在100～300torr，生长应力释放层。

步骤208、在应力释放层上生长前级多量子阱层。

其中，前级多量子阱层可以由5～10个周期的In_aGa_1-aN/GaN和超晶格结构组成，0<a<0.5。其中，In_aGa_1-aN层的厚度可以为1～2nm，GaN层的厚度可以为8～20nm。

具体地，步骤208可以包括：

将反应室温度调节至770℃～835℃，反应室压力控制在100～300torr，生长In_aGa_1-aN层。

将反应室温度调节至820℃～920℃，反应室压力控制在100～300torr，生长GaN层。

步骤209、前级多量子阱层上生长多量子阱层。

其中，多量子阱层可以包括6～12个周期的超晶格结构，每个超晶格结构均包括In_bGa_1-bN阱层和GaN垒层，0.1<b<1。其中In_bGa_1-bN阱层的厚度可以为3～4nm，GaN垒层的厚度可以为9～20nm。

具体地，步骤209可以包括：

将反应室温度调节至750～830℃，反应室压力控制在100～500torr，生长In_bGa_{1- b}N阱层。

将反应室温度调节至850～900℃，反应室压力控制在100～200torr，生长GaN垒层。

步骤210、在多量子阱层上生长电子阻挡层。

在本实施例中，电子阻挡层可以为P型Al_zGa_1-zN层，厚度可以为15～80nm，0.1<z<0.6。

示例性地，将反应室温度调节至900～1000℃，反应室压力控制在100～500torr，生长电子阻挡层。

步骤211、在电子阻挡层上生长P型层。

在本实施例中，P型层可以为P型GaN层，厚度为50～300nm，Mg的掺杂浓度可以为1×10¹⁸～1×10²⁰cm^-3。

示例性地，将反应室温度调节至900～1000℃，反应室压力控制在100～600torr，生长P型层。

步骤212、在P型层上生长P型接触层。

在本实施例中，P型接触层可以为重掺Mg的GaN层。

示例性地，将反应室温度调节至850～1000℃，反应室压力控制在100～600torr，生长厚度为10～100nm的P型接触层。

在上述步骤完成之后，将反应室的温度降至650～850℃，在氮气气氛进行退火处理5～15min，而后逐渐降至室温，结束发光二极管的外延生长。

本发明实施例通过在低温缓冲层中掺铍，且低温缓冲层中铍的掺杂浓度沿外延片的层叠方向逐渐升高，可以诱导低温GaN缓冲层从二维生长模式逐渐转向三维生长模式。低温有利于三维生长，从而可以提高低温缓冲层的晶体质量，且低温缓冲层后期逐渐生长成偏向三维岛状的晶体，有利于减少蓝宝石衬底与GaN外延层之间因晶格失配而产生的位错。通过在三维成核层中掺铍，铍的原子半径相对较小，能够提高三维成核层GaN晶体的聚集度，减小三维岛状的密度，使三维生长的GaN晶体更稳定，从而可以提高三维成核层的晶体质量。且随着三维成核层的逐渐生长，三维成核层表面形成的三维岛状GaN晶体逐渐长大趋于稳定，使三维成核层中铍的掺杂浓度沿外延片的层叠方向逐渐降低，可以防止铍掺杂过多导致外延层晶体质量的下降。因此，本发明提供的氮化镓基发光二极管外延片能够提高低温缓冲层和三维成核层的晶体质量，进而提高后续外延层的晶体质量，最终提高LED的发光效率。

以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种氮化镓基发光二极管外延片，所述氮化镓基发光二极管外延片包括衬底、以及依次生长在所述衬底上的低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、多量子阱层、电子阻挡层和P型层，其特征在于，

所述低温缓冲层和所述三维成核层均为掺铍的GaN层，所述低温缓冲层中铍的掺杂浓度沿外延片的层叠方向逐渐升高，所述三维成核层中铍的掺杂浓度沿外延片的层叠方向逐渐降低，所述低温缓冲层中铍的掺杂浓度由1×10¹⁶cm^-3逐渐升高至1×10¹⁷~1×10¹⁸cm^-3，所述三维成核层中铍的掺杂浓度由1×10¹⁷~1×10¹⁸cm^-3逐渐降低至1×10¹⁶cm^-3，所述低温缓冲层的厚度为20~50nm，所述三维成核层的厚度为400~600nm，所述低温缓冲层是在500~800℃的环境下生长而成的，且所述低温缓冲层的生长温度随着所述铍的掺杂浓度的升高而逐渐上升，所述三维成核层是在1000~1080℃的环境下生长而成的。

2.一种氮化镓基发光二极管外延片的制造方法，其特征在于，所述制造方法包括：

提供一衬底；

在所述衬底上依次生长低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、多量子阱层、电子阻挡层和P型层；

其中，所述低温缓冲层和所述三维成核层均为掺铍的GaN层，所述低温缓冲层中铍的掺杂浓度沿外延片的层叠方向逐渐升高，所述三维成核层中铍的掺杂浓度沿外延片的层叠方向逐渐降低，所述低温缓冲层中铍的掺杂浓度由1×10¹⁶cm^-3逐渐升高至1×10¹⁷~1×10¹⁸cm^-3，所述三维成核层中铍的掺杂浓度由1×10¹⁷~1×10¹⁸cm^-3逐渐降低至1×10¹⁶cm^-3，所述低温缓冲层的厚度为20~50nm，所述三维成核层的厚度为400~600nm，所述低温缓冲层是在500~800℃的环境下生长而成的，且所述低温缓冲层的生长温度随着所述铍的掺杂浓度的升高而逐渐上升，所述三维成核层是在1000~1080℃的环境下生长而成的。

3.根据权利要求2所述的制造方法，其特征在于，所述三维成核层的生长时间为10~20min。

4.根据权利要求2所述的制造方法，其特征在于，所述三维成核层的生长压力为250~550torr。

Images