CN107170860B - 一种发光二极管的外延片及其制备方法 - Google Patents

一种发光二极管的外延片及其制备方法 Download PDF

Info

Publication number
CN107170860B
CN107170860B CN201710388642.7A CN201710388642A CN107170860B CN 107170860 B CN107170860 B CN 107170860B CN 201710388642 A CN201710388642 A CN 201710388642A CN 107170860 B CN107170860 B CN 107170860B
Authority
CN
China
Prior art keywords
layer
gallium nitride
stress release
nitride layer
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710388642.7A
Other languages
English (en)
Other versions
CN107170860A (zh
Inventor
武艳萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201710388642.7A priority Critical patent/CN107170860B/zh
Publication of CN107170860A publication Critical patent/CN107170860A/zh
Application granted granted Critical
Publication of CN107170860B publication Critical patent/CN107170860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管的外延片及其制备方法,属于半导体技术领域。外延片包括衬底以及依次层叠在衬底上的缓冲层、成核层、未掺杂氮化镓层、N型氮化镓层、多量子阱层和P型氮化镓层,外延片还包括应力释放层,应力释放层为氮化镓层,应力释放层层叠在成核层中,或者应力释放层层叠在成核层和未掺杂氮化镓层之间,或者应力释放层层叠在未掺杂氮化镓层中,或者应力释放层叠在未掺杂氮化镓层和N型氮化镓层之间。本发明通过在成核层和未掺杂氮化镓层之间插入应力释放层,可以对衬底和氮化镓材料之间晶格失配产生的应力进行释放,避免应力影响外延片的翘曲度,衬底的表面平整,多量子阱层受热均匀,外延片发光波长的均匀性提高。

Description

一种发光二极管的外延片及其制备方法
技术领域
本发明涉及半导体技术领域,特别涉及一种发光二极管的外延片及其制备方法。
背景技术
发光二极管(英文:Light Emitting Diode,简称:LED)是一种能发光的半导体电子元件。作为信息光电子新兴产业中极具影响力的新产品,发光二极管具有节能、寿命长、结构紧凑体积小、易于组装等优点,广泛应用于照明、显示屏、信号灯、背光源、玩具等领域。芯片是LED最重要的组成部分,外延片是芯片制备的原材料。
现有的外延片包括蓝宝石衬底以及依次层叠在蓝宝石衬底上的缓冲层、成核层、未掺杂氮化镓层、N型氮化镓层、多量子阱层和P型氮化镓层。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
蓝宝石衬底与氮化镓材料之间存在晶格失配,造成外延片生长过程中产生应力,应力的方向是沿衬底的表面从衬底的边缘朝向衬底的中心,使得衬底的中心向下凹陷(外延片中各层自下向上生长,凹陷的方向与外延片的生长方向相反),衬底的边缘向上翘起(翘起的方向与外延片的生长方向相同),衬底表面不平整,具有一定的翘曲度。由于生长外延片时是由设置在衬底下方的加热基座向上逐层传递热量,因此衬底具有一定的翘曲度将造成生长多量子阱层时热量非均匀地传递到多量子阱层,极大影响了多量子阱层发光波长的均匀性。
发明内容
为了解决现有技术影响多量子阱层发光波长的均匀性的问题,本发明实施例提供了一种的发光二极管外延片及其制备方法。所述技术方案如下:
第一方面,本发明实施例提供了一种发光二极管的外延片,所述外延片包括衬底以及依次层叠在所述衬底上的缓冲层、成核层、未掺杂氮化镓层、N型氮化镓层、多量子阱层和P型氮化镓层,所述外延片还包括应力释放层,所述应力释放层包括至少一个第一子层,所述第一子层包括未掺杂的氮化镓层和P型掺杂的氮化镓层,所述应力释放层中P型掺杂剂的掺杂浓度低于所述P型氮化镓层中P型掺杂剂的掺杂浓度,所述应力释放层中P型掺杂剂的掺杂浓度为P型掺杂剂在所述应力释放层中平均的掺杂浓度,所述应力释放层层叠在所述成核层中,或者所述应力释放层层叠在所述成核层和所述未掺杂氮化镓层之间,或者所述应力释放层层叠在所述未掺杂氮化镓层中,或者所述应力释放层叠在所述未掺杂氮化镓层和所述N型氮化镓层之间。
可选地,所述应力释放层中P型掺杂剂的掺杂浓度低于所述P型氮化镓层中P型掺杂剂的掺杂浓度。
可选地,当所述应力释放层层叠在所述成核层中时,或者当所述应力释放层层叠在所述成核层和所述未掺杂氮化镓层之间时,所述第一子层的数量为1~5个;
当所述应力释放层层叠在所述未掺杂氮化镓层中时,或者当所述应力释放层叠在所述未掺杂氮化镓层和所述N型氮化镓层之间时,所述第一子层的数量为2~10个。
可选地,当所述应力释放层层叠在所述成核层中时,或者当所述应力释放层层叠在所述成核层和所述未掺杂氮化镓层之间时,各个所述第一子层的厚度为30~50nm;
当所述应力释放层层叠在所述未掺杂氮化镓层中时,或者当所述应力释放层叠在所述未掺杂氮化镓层和所述N型氮化镓层之间时,各个所述第一子层的厚度为30~60nm。
第二方面,本发明实施例提供了一种如第一方面提供的外延片的制备方法,所述制备方法包括:
提供一衬底;
在所述衬底上依次生长缓冲层、成核层、未掺杂氮化镓层、N型氮化镓层、多量子阱层和P型氮化镓层,并在所述成核层和所述未掺杂氮化镓层的生长过程中生长应力释放层,所述应力释放层层叠在所述成核层中,或者所述应力释放层层叠在所述成核层和所述未掺杂氮化镓层之间,或者所述应力释放层层叠在所述未掺杂氮化镓层中,或者所述应力释放层叠在所述未掺杂氮化镓层和所述N型氮化镓层之间;所述应力释放层包括至少一个第一子层,所述第一子层包括未掺杂的氮化镓层和P型掺杂的氮化镓层,所述应力释放层中P型掺杂剂的掺杂浓度低于所述P型氮化镓层中P型掺杂剂的掺杂浓度,所述应力释放层中P型掺杂剂的掺杂浓度为P型掺杂剂在所述应力释放层中平均的掺杂浓度,所述应力释放层的生长温度为880℃~1080℃。
本发明实施例提供的技术方案带来的有益效果是:
通过在成核层和未掺杂氮化镓层之间插入应力释放层,可以对衬底和氮化镓材料之间晶格失配产生的应力进行释放,避免应力影响外延片的翘曲度,衬底的表面平整,多量子阱层受热均匀,外延片发光波长的均匀性提高。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种发光二极管外延片的结构示意图;
图2a-图2d是本发明实施例一提供的应力释放层插入位置的示意图;
图3是本发明实施例一提供的包括第一子层的应力释放层的结构示意图;
图4是本发明实施例一提供的包括第二子层的应力释放层的结构示意图;
图5是本发明实施例一提供的第二子层的生长温度的示意图;
图6是本发明实施例二提供的一种发光二极管的外延片制备方法的流程图;
图7是本发明实施例三提供的一种发光二极管的外延片制备方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种发光二极管的外延片,参见图1,该外延片包括衬底10以及依次层叠在衬底10上的缓冲层20、成核层30、未掺杂氮化镓层40、N型氮化镓层50、多量子阱层60和P型氮化镓层70。
在本实施例中,该外延片还包括应力释放层,应力释放层为氮化镓层,应力释放层层叠在成核层中(如图2a所示),或者应力释放层层叠在成核层和未掺杂氮化镓层之间(如图2b所示),或者应力释放层层叠在未掺杂氮化镓层中(如图2c所示),或者应力释放层叠在未掺杂氮化镓层和N型氮化镓层之间(如图2d所示)。在图2a-图2d中,100为应力释放层,30为成核层,40为未掺杂氮化镓层,50为N型氮化镓层。
本发明实施例通过在成核层和未掺杂氮化镓层之间插入应力释放层,可以对衬底和氮化镓材料之间晶格失配产生的应力进行释放,避免应力影响外延片的翘曲度,衬底的表面平整,多量子阱层受热均匀,外延片发光波长的均匀性提高。
在具体实现中,可以在880℃~1080℃的温度下生长氮化镓层,形成应力释放层。容易知道,应力释放层的生长温度(880℃~1080℃)比成核层和未掺杂氮化镓层的生长温度(如1000℃~1200℃)低,质量较差,因而打乱了外延片中晶体的生长方向,从原本单一地沿着晶格的方向变成杂乱无章,进而改变了衬底和氮化镓材料之间晶格失配产生的应力方向,使得应力得到有效释放。
在本实施例的一种实现方式中,应力释放层可以为未掺杂的氮化镓层。采用单层未掺杂的氮化镓实现翘曲度的降低,工艺简单方便。
可选地,当应力释放层层叠在成核层中时,或者当应力释放层层叠在成核层和未掺杂氮化镓层之间时,应力释放层的厚度可以为50~150nm。当应力释放层的厚度小于50nm时,应力释放层无法有效降低外延片内的应力,不能起到减小外延片翘曲度的作用;当应力释放层的厚度大于150nm时,可能会产生新的应力,在降低晶体质量的同时还会使外延片的翘曲度变大。
当应力释放层层叠在未掺杂氮化镓层中时,或者当应力释放层叠在未掺杂氮化镓层和N型氮化镓层之间时,应力释放层的厚度可以为150~300nm。当应力释放层的厚度小于150nm时,应力释放层无法有效降低外延片内的应力,不能起到减小外延片翘曲度的作用;当应力释放层的厚度大于300nm时,可能会产生新的应力,在降低晶体质量的同时还会使外延片的翘曲度变大。
需要说明的是,由于成核层的厚度通常小于未掺杂氮化镓层的厚度,因此应力释放层层叠在成核层中或者成核层上的厚度,会小于应力释放层层叠在未掺杂氮化镓层中或者未掺杂氮化镓层上的厚度。
在本实施例的另一种实现方式中,应力释放层可以包括至少一个第一子层,第一子层包括未掺杂的氮化镓层和N型掺杂的氮化镓层,或者第一子层包括未掺杂的氮化镓层和P型掺杂的氮化镓层。一方面N型掺杂和P型掺杂会使氮化镓层的晶格常数发生变化,进而改变应力的方向,导致应力和缺陷可以合并,从而有效降低外延片中的应力和缺陷;另一方面N型掺杂和P型掺杂会使晶体的质量变差,有利于应力的释放,降低外延片中的应力和缺陷。
具体地,N型掺杂的氮化镓层可以为掺杂硅的氮化镓层,P型掺杂的氮化镓层可以为掺杂镁的氮化镓层。
图3为包括3个第一子层的应力释放层的结构示意图。其中,100a为未掺杂的氮化镓层,100b为N型掺杂的氮化镓层或者P型掺杂的氮化镓层。从图3可以看出,未掺杂的氮化镓层100a和N型掺杂的氮化镓层或者P型掺杂的氮化镓层100b交替层叠。
可选地,当第一子层包括未掺杂的氮化镓层和N型掺杂的氮化镓层时,应力释放层中N型掺杂剂的掺杂浓度低于N型氮化镓层中N型掺杂剂的掺杂浓度,避免由于掺杂浓度过大而造成翘曲度升高。
其中,应力释放层中N型掺杂剂的掺杂浓度为N型掺杂剂在应力释放层中平均的掺杂浓度。例如,第一子层中N型掺杂的氮化镓层的掺杂浓度为X,第一子层中N型掺杂的氮化镓层的厚度和第一子层中未掺杂的氮化镓层的厚度相同,则应力释放层中N型掺杂剂的掺杂浓度为X/2。
可选地,当第一子层包括未掺杂的氮化镓层和P型掺杂的氮化镓层时,应力释放层中P型掺杂剂的掺杂浓度低于P型氮化镓层中P型掺杂剂的掺杂浓度,避免由于掺杂浓度过大而造成翘曲度升高。
其中,应力释放层中P型掺杂剂的掺杂浓度为P型掺杂剂在应力释放层中平均的掺杂浓度。
在实际应用中,各个第一子层中P型掺杂的氮化镓层或者N型掺杂的氮化镓层的掺杂浓度可以相同,也可以不同,本发明对此不作限制。
在实际应用中,各个第一子层的厚度可以相同,也可以不同,本发明对此不作限制。
可选地,当应力释放层层叠在成核层中时,或者当应力释放层层叠在成核层和未掺杂氮化镓层之间时,第一子层的数量可以为1~5个;当应力释放层层叠在未掺杂氮化镓层中时,或者当应力释放层叠在未掺杂氮化镓层和N型氮化镓层之间时,第一子层的数量可以为2~10个。
可选地,当应力释放层层叠在成核层中时,或者当应力释放层层叠在成核层和未掺杂氮化镓层之间时,各个第一子层的厚度可以为30~50nm;当应力释放层层叠在未掺杂氮化镓层中时,或者当应力释放层叠在未掺杂氮化镓层和N型氮化镓层之间时,各个第一子层的厚度可以为30~60nm。
在本实施例的又一种实现方式中,应力释放层可以包括多个第二子层,每个第二子层为未掺杂的氮化镓层,多个第二子层应力释放的程度可以沿外延片的生长方向逐层变化,从而逐层连续释放衬底和氮化镓材料之间晶格失配产生的应力,减小外延片的翘曲度,改善外延片发光波长的均匀性。
在具体实现中,可以通过控制多个第二子层的生长温度沿外延片的生长方向逐层变化,实现多个第二子层应力释放的程度沿外延片的生长方向逐层变化。
具体地,多个第二子层的生长温度可以沿外延片的生长方向逐层升高、或者逐层降低、或者先逐层升高再逐层降低、或者先逐层降低再逐层升高。
图4为包括4个第二子层的应力释放层的结构示意图,图5为各个第二子层的生长温度的示意图。在图4和图5中,100c、100d、100e和100f分别为不同的第二子层。从图5可以看出,第二子层100c、第二子层100d、第二子层100e和第二子层100f的生长温度依次升高。
可选地,当应力释放层层叠在成核层中时,或者当应力释放层层叠在成核层和未掺杂氮化镓层之间时,各个第二子层的厚度可以为30~50nm;当应力释放层层叠在未掺杂氮化镓层中时,或者当应力释放层叠在未掺杂氮化镓层和N型氮化镓层之间时,各个第二子层的厚度可以为30~60nm。
在实际应用中,各个第二子层的厚度可以相同,也可以不同,本发明对此不作限制。
具体地,衬底的材料可以为蓝宝石,也可以为其它衬底,如氮化硅、氮化镓、单晶硅等。缓冲层可以为二维生长的氮化镓层,厚度为20nm~40nm。成核层可以为三维生长的氮化镓层,厚度为400nm~500nm。未掺杂氮化镓层为二维生长的氮化镓层,厚度为0.5μm~2μm。N型氮化镓层为掺杂硅的氮化镓层,厚度为0.8μm~3μm,硅掺杂浓度为1015cm-3~1017cm-3。多量子阱层包括交替层叠的多个铟镓氮量子阱层和多个氮化镓量子垒层,铟镓氮量子阱层的厚度为2nm~3nm,氮化镓量子垒层的厚度为5nm~30nm,氮化镓量子垒层的数量与铟镓氮量子阱层的数量相同,铟镓氮量子阱层的数量为6~15个。P型氮化镓层为掺杂镁的氮化镓层,厚度为0.3μm~0.5μm的氮化镓层。
实施例二
本发明实施例提供了一种发光二极管的外延片制备方法,适用于制备实施例一提供的外延片,参见图6,该制备方法包括:
步骤101:提供一衬底。
在具体实现中,会先在氢气气氛里对衬底进行退火处理,再将温度控制为1050℃~1180℃,进行氮化处理10分钟,以清洁衬底表面。
步骤102:在衬底上依次生长缓冲层、成核层、未掺杂氮化镓层、N型氮化镓层、多量子阱层和P型氮化镓层,并在成核层和未掺杂氮化镓层的生长过程中生长应力释放层。
在本实施例中,应力释放层层叠在成核层中,或者应力释放层层叠在成核层和未掺杂氮化镓层之间,或者应力释放层层叠在未掺杂氮化镓层中,或者应力释放层叠在未掺杂氮化镓层和N型氮化镓层之间。应力释放层为氮化镓层,应力释放层的生长温度为880℃~1080℃。
本发明实施例通过在成核层和未掺杂氮化镓层的生长过程中低温(880℃~1080℃)生长一个氮化镓层,氮化镓层的生长温度比成核层和未掺杂氮化镓层的生长温度(如1000℃~1200℃)低,质量较差,打乱了外延片中晶体的生长方向,从原本单一地沿着晶格的方向变成杂乱无章,进而改变了衬底和氮化镓材料之间晶格失配产生的应力方向,使得应力得到有效释放,避免应力影响外延片的翘曲度,衬底的表面平整,多量子阱层受热均匀,外延片发光波长的均匀性提高。
需要说明的是,衬底和氮化镓材料之间晶格失配产生的应力,在外延片生长过程中会形成大量缺陷,这些缺陷会沿外延片的生长方向延伸。缓冲层的生长温度通常很低(如450℃~600℃),晶体的生长方向杂乱无章,可以使缺陷自行合并,降低缺陷密度,但成核层和未掺杂氮化镓层的生长温度通常较高(如1000℃~1200℃),晶体质量较高,晶体会沿着晶格的方向生长,缺陷无法合并,最终导致外延片中的缺陷密度较大。本实施例中在成核层和未掺杂氮化镓层之间插入一个低温生长的氮化镓层,可以使缺陷自行合并,有效降低外延片中的缺陷密度。
可选地,应力释放层的生长压力可以为50~760torr,压力生长范围很广,对工艺的要求较低,实现容易。
可选地,应力释放层的Ⅴ/Ⅲ摩尔比可以为300~3000。其中,Ⅴ/Ⅲ摩尔比为氮原子与镓原子的摩尔比。
在本实施例中,整个过程采用金属有机化合物化学气相沉淀(英文:Meta1OrganicChemical Vapor Deposition,简称:MOCVD)反应腔实现,实现时以三甲基镓(TMGa)作为镓源,高纯氨气(NH3)作为氮源,三甲基铟作为铟源,三甲基铝作为铝源,N型掺杂剂选用硅烷,P型掺杂剂选用二茂镁。
具体地,缓冲层可以为二维生长的氮化镓层,生长缓冲层时,可以通入TMGa源和NH3,控制温度为450℃~600℃,压力为400torr~600torr,V/III摩尔比为500~3000,生长厚度为20nm~40nm的氮化镓层。成核层可以为三维生长的氮化镓层,生长成核层时,可以通入TMGa源和NH3,控制温度为1000℃~1200℃,压力为50torr~760torr,V/III摩尔比为300~3000,生长厚度为400nm~500nm的氮化镓层。未掺杂氮化镓层为二维生长的氮化镓层,生长未掺杂氮化镓层时,通入TMGa源和NH3,控制温度为1000℃~1200℃,压力为50torr~760torr,V/III摩尔比为300~3000,生长厚度为0.5μm~2μm的氮化镓层。生长N型氮化镓层时,控制温度为1000℃~1200℃,压力为50torr~760torr,V/III摩尔比为300~3000,生长厚度为0.8μm~3μm、硅掺杂浓度为1015cm-3~1017cm-3的氮化镓层。生长多量子阱层时,控制压力为200torr~400torr,V/III摩尔比为300~5000,交替生长厚度为2nm~3nm的铟镓氮量子阱层和厚度为5nm~30nm的氮化镓量子垒层,铟镓氮量子阱层的生长温度为700℃~850℃,氮化镓量子垒层的生长温度为800℃~950℃,氮化镓量子垒层的数量与铟镓氮量子阱层的数量相同,铟镓氮量子阱层的数量为6~15个。生长P型氮化镓层时,控制温度为950℃~1150℃,压力为50torr~760torr,V/III摩尔比为300~3000,生长厚度为0.4μm的掺杂镁的氮化镓层。
可选地,在生长缓冲层之后,该制备方法还可以包括:
停止通入TMGa源,控制温度为1000℃~1200℃,对缓冲层进行5分钟~10分钟的原位退火。
需要说明的是,在外延生长结束之后,先将反应腔的温度控制在700℃~800℃之间,在纯氮气氛围下进行5分钟~15分钟的退火处理,再将反应腔的温度降至室温。随后,将外延片经过清洗、沉积、光刻和刻蚀等半导体加工工艺制成单颗芯片。
实施例三
本发明实施例提供了一种发光二极管的外延片的制备方法,本实施例提供的制备方法是实施例二提供的制备方法的一种具体实现。具体地,参见图7,该制备方法包括:
步骤201:提供一蓝宝石衬底。
步骤202:控制生长温度为575℃,生长压力为500torr,V/III摩尔比为1750,在蓝宝石衬底上生长厚度为30nm的氮化镓层,形成缓冲层。
步骤203:控制生长温度为1000℃,生长压力为405torr,V/III摩尔比为1650,在缓冲层上生长厚度为450nm的氮化镓层,形成成核层。
步骤204:控制生长温度为1100℃,生长压力为405torr,V/III摩尔比为1650,在成核层上生长厚度为1.25μm的未掺杂氮化镓层。
步骤205:控制生长温度为1100℃,生长压力为405torr,Ⅴ/Ⅲ比为1650,在未掺杂氮化镓层上生长厚度为1.9μm的N型氮化镓层。
步骤206:控制生长压力为300torr,Ⅴ/Ⅲ比为2650,在N型氮化镓层上交替生长10个厚度为2.5nm的铟镓氮量子阱层和10个厚度为17.5nm的氮化镓量子垒层,铟镓氮量子阱层的生长温度为775℃,氮化镓量子垒层的生长温度为875℃。
步骤207:控制生长温度为1050℃,生长压力为405torr,V/III摩尔比为1650,在多量子阱层上生长厚度为0.4μm的P型氮化镓层。
在本实施例中,在成核层和未掺杂氮化镓层中插入有一个应力释放层,按照应力释放层插入的位置和应力释放层的结构,可以划分出十二种实现方式,对各种实现方式进行测试的结果如下表一至表十二所示。进行测试时,先采用光谱仪检测外延片内发光光线的波长分布情况,再根据波长分布情况确定最长波长和最短波长,最后计算出最长波长和最短波长的差值,并采用外延片内最长波长与最短波长的差值表示外延片发光波长的均匀性情况。在表一至表十二中,外延片内最长波长与最短波长的差值越小,说明外延片发光波长的均匀性越好。
表一应力释放层插入在成核层中,应力释放层为未掺杂的氮化镓层
Figure GDA0002238545870000101
从表一可以看出,在较低温度下,生长的应力释放层较差,较薄的厚度即可起到释放应力的作用;相反,随着应力释放层厚度的增加,反而会产生新的应力,使得波长均匀性变差;随着温度的升高,由于应力释放层的晶体质量会稍好,需要较厚的厚度才能释放底层的应力。
表二应力释放层插入在成核层中,应力释放层包括至少一个第一子层
Figure GDA0002238545870000102
Figure GDA0002238545870000111
从表二可以看出,在较低温度下,由于生长的晶体质量较差,掺杂的原子更容易进入到晶体结构中,此时较低的掺杂浓度即可起到释放应力的作用;当掺杂浓度增加时,会使得晶体质量更差,可能会产生新的应力,从而使得波长的均匀性变差。同时在较低温度下,生长的应力释放层较差,较薄的厚度即可起到释放应力的作用;相反,随着应力释放层厚度的增加,反而会产生新的应力,使得波长均匀性变差。随着温度的升高,由于应力释放层的晶体质量会稍好,需要较高的掺杂浓度、较厚的厚度才能释放底层的应力。
另外,在第一子层的生长温度、第一子层的厚度、应力释放层的掺杂浓度、第一子层到的数量都相同的情况下,第一子层采用N型掺杂时应力释放的效果与第一子层采用P型掺杂时应力释放的效果相同;在第一子层的生长温度、第一子层的厚度、应力释放层的掺杂浓度、第一子层采用的掺杂剂都相同的情况下,第一子层的数量越多,应力释放的效果越好。
表三应力释放层插入在成核层中,应力释放层包括四个第二子层,每个第二子层为未掺杂的氮化镓层
Figure GDA0002238545870000121
从表三可以看出,无论各个第二子层的生长温度如何变化,第二子层的厚度越大,应力释放的效果越好;同时在厚度相同的情况下,各个第二子层的生长温度沿层叠方向逐层升高时应力释放的效果最好。
表四应力释放层插入在成核层和未掺杂氮化镓层之间,应力释放层为未掺杂的氮化镓层
Figure GDA0002238545870000122
Figure GDA0002238545870000131
将表四与表一对比,当应力释放层为未掺杂的氮化镓层时,应力释放层插入在成核层中和插入在成核层和未掺杂氮化镓层之间的效果相同,应力释放的效果与应力释放层插入的位置无关。
表五应力释放层插入在成核层和未掺杂氮化镓层之间,应力释放层包括至少一个第一子层
Figure GDA0002238545870000132
Figure GDA0002238545870000141
将表五与表二对比,当应力释放层包括至少一个第一子层时,应力释放层插入在成核层中和插入在成核层和未掺杂氮化镓层之间的效果相同,应力释放的效果与应力释放层插入的位置无关。
表六应力释放层插入在成核层和未掺杂氮化镓层之间,应力释放层包括四个第二子层,每个第二子层为未掺杂的氮化镓层
Figure GDA0002238545870000142
Figure GDA0002238545870000151
将表六与表三对比,当应力释放层包括多个第二子层时,应力释放层插入在成核层中和插入在成核层和未掺杂氮化镓层之间的效果相同,应力释放的效果与应力释放层插入的位置无关。
表七应力释放层插入在未掺杂氮化镓层中,应力释放层为未掺杂的氮化镓层
Figure GDA0002238545870000152
将表七与表一对比,当应力释放层为未掺杂的氮化镓层时,应力释放层插入在成核层中和插入在未掺杂氮化镓层中的效果一致,应力释放的效果与应力释放层插入的位置无关。
表八应力释放层插入在未掺杂氮化镓层中,应力释放层包括至少一个第一子层
Figure GDA0002238545870000161
Figure GDA0002238545870000171
将表八与表二对比,当应力释放层包括至少一个第一子层时,应力释放层插入在成核层中和插入在未掺杂氮化镓层中的效果一致,应力释放的效果与应力释放层插入的位置无关。
表九应力释放层插入在未掺杂氮化镓层中,应力释放层包括四个第二子层,每个第二子层为未掺杂的氮化镓层
Figure GDA0002238545870000172
将表九与表三对比,当应力释放层包括多个第二子层时,应力释放层插入在成核层中和插入在未掺杂氮化镓层中的效果一致,应力释放的效果与应力释放层插入的位置无关。
表十应力释放层插入在非掺杂氮化镓层和N型氮化镓层之间,应力释放层为未掺杂的氮化镓层
Figure GDA0002238545870000181
将表十与表七对比,当应力释放层为未掺杂的氮化镓层时,应力释放层插入在非掺杂氮化镓层中和插入在非掺杂氮化镓层和N型氮化镓层之间的效果相同,应力释放的效果与应力释放层插入的位置无关。
表十一应力释放层插入在非掺杂氮化镓层和N型氮化镓层之间,应力释放层包括至少一个第一子层
Figure GDA0002238545870000182
Figure GDA0002238545870000191
将表十一与表八对比,当应力释放层包括至少一个第一子层时,应力释放层插入在非掺杂氮化镓层中和插入在非掺杂氮化镓层和N型氮化镓层之间的效果相同,应力释放的效果与应力释放层插入的位置无关。
表十二应力释放层插入在非掺杂氮化镓层和N型氮化镓层之间,应力释放层包括四个第二子层,每个第二子层为未掺杂的氮化镓层
Figure GDA0002238545870000192
Figure GDA0002238545870000201
将表十二与表九对比,当应力释放层包括多个第二子层时,应力释放层插入在非掺杂氮化镓层中和插入在非掺杂氮化镓层和N型氮化镓层之间的效果相同,应力释放的效果与应力释放层插入的位置无关。
其中,外延片发光波长的集中度是用于衡量整个外延片中不同位置点的发光波长是否集中,外延片发光波长的均匀性是指整个外延片中不同位置点的发光波长的一致性。当外延片发光波长的集中度较高时,外延片不同位置点的发光波长一致性较好,即外延片中发光波长的均匀性较高。
需要说明的是,在上述实现方式中,应力释放层的生长压力为405torr,V/III摩尔比为1950为例。在实际应用中,应力释放层的压力可以为50~760torr中的任意值,V/III摩尔比也可以为300~3000中的任意值,对实验结果均没有影响。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (4)

1.一种发光二极管的外延片,所述外延片包括衬底以及依次层叠在所述衬底上的缓冲层、成核层、未掺杂氮化镓层、N型氮化镓层、多量子阱层和P型氮化镓层,其特征在于,所述外延片还包括应力释放层,所述应力释放层包括至少一个第一子层,所述第一子层包括未掺杂的氮化镓层和P型掺杂的氮化镓层,所述应力释放层中P型掺杂剂的掺杂浓度低于所述P型氮化镓层中P型掺杂剂的掺杂浓度,所述应力释放层中P型掺杂剂的掺杂浓度为P型掺杂剂在所述应力释放层中平均的掺杂浓度,所述应力释放层层叠在所述成核层中,或者所述应力释放层层叠在所述成核层和所述未掺杂氮化镓层之间,或者所述应力释放层层叠在所述未掺杂氮化镓层中,或者所述应力释放层叠在所述未掺杂氮化镓层和所述N型氮化镓层之间。
2.根据权利要求1所述的外延片,其特征在于,当所述应力释放层层叠在所述成核层中时,或者当所述应力释放层层叠在所述成核层和所述未掺杂氮化镓层之间时,所述第一子层的数量为1~5个;
当所述应力释放层层叠在所述未掺杂氮化镓层中时,或者当所述应力释放层叠在所述未掺杂氮化镓层和所述N型氮化镓层之间时,所述第一子层的数量为2~10个。
3.根据权利要求1所述的外延片,其特征在于,当所述应力释放层层叠在所述成核层中时,或者当所述应力释放层层叠在所述成核层和所述未掺杂氮化镓层之间时,各个所述第一子层的厚度为30~50nm;
当所述应力释放层层叠在所述未掺杂氮化镓层中时,或者当所述应力释放层叠在所述未掺杂氮化镓层和所述N型氮化镓层之间时,各个所述第一子层的厚度为30~60nm。
4.一种如权利要求1~3任一项所述的外延片的制备方法,其特征在于,所述制备方法包括:
提供一衬底;
在所述衬底上依次生长缓冲层、成核层、未掺杂氮化镓层、N型氮化镓层、多量子阱层和P型氮化镓层,并在所述成核层和所述未掺杂氮化镓层的生长过程中生长应力释放层,所述应力释放层层叠在所述成核层中,或者所述应力释放层层叠在所述成核层和所述未掺杂氮化镓层之间,或者所述应力释放层层叠在所述未掺杂氮化镓层中,或者所述应力释放层叠在所述未掺杂氮化镓层和所述N型氮化镓层之间;所述应力释放层包括至少一个第一子层,所述第一子层包括未掺杂的氮化镓层和P型掺杂的氮化镓层,所述应力释放层中P型掺杂剂的掺杂浓度低于所述P型氮化镓层中P型掺杂剂的掺杂浓度,所述应力释放层中P型掺杂剂的掺杂浓度为P型掺杂剂在所述应力释放层中平均的掺杂浓度,所述应力释放层的生长温度为880℃~1080℃。
CN201710388642.7A 2017-05-27 2017-05-27 一种发光二极管的外延片及其制备方法 Active CN107170860B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710388642.7A CN107170860B (zh) 2017-05-27 2017-05-27 一种发光二极管的外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710388642.7A CN107170860B (zh) 2017-05-27 2017-05-27 一种发光二极管的外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN107170860A CN107170860A (zh) 2017-09-15
CN107170860B true CN107170860B (zh) 2020-03-27

Family

ID=59821320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710388642.7A Active CN107170860B (zh) 2017-05-27 2017-05-27 一种发光二极管的外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN107170860B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556454B (zh) * 2018-06-01 2021-08-03 上海新微技术研发中心有限公司 在硅基衬底上生长的氮化物外延结构及其生长方法
CN109103230B (zh) * 2018-08-27 2022-02-08 武汉天马微电子有限公司 一种oled显示面板、oled显示面板的制作方法及显示装置
CN109545918B (zh) * 2018-09-27 2020-11-27 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其制备方法
CN109545926A (zh) * 2018-11-30 2019-03-29 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN109920883B (zh) * 2019-01-23 2020-10-16 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN110137328A (zh) * 2019-05-28 2019-08-16 芜湖德豪润达光电科技有限公司 发光二极管及其制备方法
CN113488374A (zh) * 2021-07-06 2021-10-08 中国科学院半导体研究所 一种氮化镓的制备方法及氮化镓基器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101663766A (zh) * 2006-12-22 2010-03-03 飞利浦拉米尔德斯照明设备有限责任公司 生长在模板上以减小应变的ⅲ-氮化物发光器件
CN105304778A (zh) * 2015-11-20 2016-02-03 聚灿光电科技股份有限公司 提高GaN基LED抗静电性能的外延结构及其制备方法
CN106098874A (zh) * 2016-07-29 2016-11-09 华灿光电(浙江)有限公司 一种发光二极管的外延片及制备方法
CN106129201A (zh) * 2016-07-29 2016-11-16 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101663766A (zh) * 2006-12-22 2010-03-03 飞利浦拉米尔德斯照明设备有限责任公司 生长在模板上以减小应变的ⅲ-氮化物发光器件
CN105304778A (zh) * 2015-11-20 2016-02-03 聚灿光电科技股份有限公司 提高GaN基LED抗静电性能的外延结构及其制备方法
CN106098874A (zh) * 2016-07-29 2016-11-09 华灿光电(浙江)有限公司 一种发光二极管的外延片及制备方法
CN106129201A (zh) * 2016-07-29 2016-11-16 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法

Also Published As

Publication number Publication date
CN107170860A (zh) 2017-09-15

Similar Documents

Publication Publication Date Title
CN107170860B (zh) 一种发光二极管的外延片及其制备方法
CN108336203B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN108110098B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN108346725B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN109346576B (zh) 一种发光二极管外延片及其制备方法
CN109346583B (zh) 一种发光二极管外延片及其制备方法
CN114937721B (zh) 一种硅衬底GaN基LED外延片及其制备方法
CN110265514B (zh) 发光二极管外延片的生长方法及发光二极管外延片
CN114944443B (zh) 一种欧姆接触层、发光二极管外延片及其制备方法
CN112531082B (zh) 微型发光二极管外延片及其制造方法
CN115207177A (zh) 发光二极管外延片及其制备方法
CN110364598B (zh) 发光二极管外延片及其制作方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN109786513B (zh) 发光二极管的外延片及其制作方法
CN116190520A (zh) 提高波长良率的led外延片及其制备方法、led芯片
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN115064622A (zh) 一种复合N型GaN层、发光二极管外延片及其制备方法
CN109994580B (zh) 发光二极管的外延片及其制作方法
CN114335272A (zh) 一种发光二极管及其制备方法
CN112687773B (zh) 紫外发光二极管的外延片及其制备方法
CN110246943B (zh) 基于石墨烯的led外延生长方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN107331738B (zh) 一种发光二极管外延片的制造方法
CN116469977A (zh) 一种多量子阱层及其制备方法、外延片及发光二极管
CN111244233B (zh) Led制备工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant