CN111244233B - Led制备工艺 - Google Patents

Led制备工艺 Download PDF

Info

Publication number
CN111244233B
CN111244233B CN202010077300.5A CN202010077300A CN111244233B CN 111244233 B CN111244233 B CN 111244233B CN 202010077300 A CN202010077300 A CN 202010077300A CN 111244233 B CN111244233 B CN 111244233B
Authority
CN
China
Prior art keywords
layer
buffer layer
temperature
gallium nitride
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010077300.5A
Other languages
English (en)
Other versions
CN111244233A (zh
Inventor
孙蕾蕾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Wenyang Semiconductor Technology Co ltd
Original Assignee
Jiangsu Mingna Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Mingna Semiconductor Technology Co ltd filed Critical Jiangsu Mingna Semiconductor Technology Co ltd
Priority to CN202010077300.5A priority Critical patent/CN111244233B/zh
Publication of CN111244233A publication Critical patent/CN111244233A/zh
Application granted granted Critical
Publication of CN111244233B publication Critical patent/CN111244233B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Abstract

本发明提供了一种LED制备工艺，包括提供一衬底；对衬底进行高温处理；依次形成缓冲层、未掺杂层、第一半导体层、发光层、第二半导体层；所述缓冲层包括依次形成在所述衬底上的第一缓冲层、第二缓冲层、第三缓冲层，所述第一缓冲层形成过程中温度逐渐减低，所述第二缓冲层形成过程中温度保持不变，所述第三缓冲层形成过程中温度逐渐升高。本发明通过不同温度下形成的多种晶体形态缓冲层，释放了缓冲层自身的内部应力，最后形成的缓冲层表面也较普通缓冲层平滑，得到外延片表面形貌好，由于制备过程中充分利用了利用降温和升温阶段，无需单独的步骤形成，节省了制程时间，最后得到的LED结晶质量好、缺陷密度低。

Description

LED制备工艺
技术领域
本发明涉及半导体技术领域，具体涉及一种LED制备工艺。
背景技术
LED(LightingEmittingDiode)照明即发光二极管照明，是一种半导体固体发光器件。它是利用固体半导体芯片作为发光材料，在半导体中通过载流子发生复合放出过剩的能量而引起光子发射，直接发出红、黄、蓝、绿色的光，在此基础上，利用三基色原理，添加荧光粉，可以发出任意颜色的光。利用LED作为光源制造出来的照明器具就是LED灯具。
LED制程分为外延、芯片前段、芯片后端、封装等环节，外延通过金属有机化学气相沉积工艺在蓝宝石衬底上依次沉积缓冲层、N型GaN层、发光层、P型GaN层等得到外延结构，然后经芯片前段、后端制程得到不同版型的芯片，最后经封装制成不同照明器具。
外延作为整个制程最初一环对照明器具的发光效率有着决定性的影响。目前外延制备氮化镓主要通过金属有机化学气相沉积工艺在衬底材料上沉积氮化镓材料，衬底对氮化镓的极性及极化作用的影响很重要，高质量的氮化镓外延层所需的化学反应和条件与晶体的极性有关。在很多情况下，衬底决定氮化镓晶体的极性、应力大小与种类(张应力或压应力)，以及极化效应的程度。现阶段主要在蓝宝石衬底上异质外延氮化镓，氮化镓的结晶质量会直接影响到LED的各项电性参数，如ESD(抗静电)、反向漏电等，如何在蓝宝石衬底上获得高质量的氮化镓晶体一直是研发人员急需解决的。
发明内容
本发明所要解决的技术问题在于提供一种LED制备工艺，能够有效提高LED性能。
本发明所要解决的技术问题采用以下技术方案来实现：
一种LED制备工艺，包括：
提供一衬底；
对衬底进行高温处理；
在经过高温处理后的衬底上形成缓冲层；
在所述缓冲层上形成未掺杂层；
在所述未掺杂层上形成第一半导体层；
在所述第一半导体层上形成发光层；
在所述发光层上形成第二半导体层；
所述缓冲层包括依次形成在所述衬底上的第一缓冲层、第二缓冲层、第三缓冲层，所述第一缓冲层形成过程中温度逐渐减低，所述第二缓冲层形成过程中温度保持不变，所述第三缓冲层形成过程中温度逐渐升高；所述发光层包括交替设置在所述第一半导体层上的多个发光垒层和多个发光阱层，所述发光垒层和所述发光阱层交替层叠设置，第一个发光垒层位于第一半导体层上，第二半导体层位于最后一个发光垒层上，发光垒层数量比发光阱层数量多一个。
可选的，形成所述第一缓冲层分为第一高温阶段和第一低温阶段，所述第一低温阶段过程通入铟源。
可选的，所述第一高温阶段温度为1200～900℃，所述第一低温阶段温度为900～500℃。
可选的，形成所述第三缓冲层分为第三低温阶段和第三高温阶段，所述第三低温阶段过程通入铟源。
可选的，所述第三低温阶段温度为500～900℃，所述第三高温阶段温度为900～1200℃。
可选的，形成所述第二缓冲层温度为500～700℃。
可选的，形成所述第二缓冲层过程通入铝源。
可选的，所述第二缓冲层为氮化镓层和铝镓氮层形成的复合结构，相邻氮化镓层之间具有所述铝镓氮层，氮化镓层数量比铝镓氮层多一个。
可选的，所述铝镓氮层从靠近所述第一缓冲层到靠近所述第二缓冲层各铝镓氮层中铝含量逐渐升高。
可选的，所述复合结构中的氮化镓层在形成过程中通过镁源。
本发明的有益效果是：本发明通过不同温度下形成的多种晶体形态缓冲层，释放了缓冲层自身的内部应力，最后形成的缓冲层表面也较普通缓冲层平滑，得到外延片表面形貌好，由于制备过程中充分利用了利用降温和升温阶段，无需单独的步骤形成，节省了制程时间，最后得到的LED结晶质量好、缺陷密度低。
附图说明
图1为本发明提供的LED制备工艺流程图；
图2为与图1对应的LED结构示意图；
图3为本发明提供的第二缓冲层复合结构示意图；
图4为发明提供的另一实施例LED结构示意图。
具体实施方式
下面将结合附图对本发明提供的LED制备工艺进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1与图2，在制备本发明提供的LED制备工艺过程中先进行步骤101，提供一衬底110。
本实施例中，将衬底110置于载片盘上，然后将载片盘传入反应腔体。
本实施例中，所述衬底110的材料为蓝宝石。在其他实施例中所述衬底110还可以是氮化镓衬底、硅衬底或碳化硅衬底，衬底110尺寸为二寸、四寸或六寸，选用图形化衬底或者平片。
然后，进行步骤102，对衬底110进行高温处理。
本实施例中，保持反应腔体压力100～600Torr，温度1000～1200℃，氢气流量50～160slm，对衬底110进行高温处理，处理2～20min。
通过氢气对衬底表面进行高温处理，可以去除衬底表面的杂质，同时对衬底晶体进行定向取向，便于后续缓冲层形成在所述衬底上。
然后，进行步骤103，在经过高温处理后的衬底110上形成缓冲层210。
本实施例中，保持反应腔体压力300～600Torr，温度500～1200℃，氮气流量50～80slm，氢气流量40～70slm，氨气流量30～70slm，三甲基镓流量50～150sccm，在经过高温处理的衬底110上形成缓冲层210，控制缓冲层210厚度为10～50nm。
本实施例中，所述缓冲层210为氮化镓层，在其他实施例中，所述缓冲层210还可以为氮化铝层、铝镓氮层。
异质外延(衬底材料与氮化镓材料不同)中存在较为严重的晶格失配和热应力失配，通过生长一层缓冲层可以有效的减少两种不同材料之间的晶格失配和热应力失配。在其他实施例中，当为同质外延时可以省却所述过渡层。
本实施例中，所述缓冲层210包括依次形成在所述衬底110上的第一缓冲层211、第二缓冲层212、第三缓冲层213，所述第一缓冲层211形成过程中温度逐渐减低，所述第二缓冲层212形成过程中温度保持不变，所述第三缓冲层213形成过程中温度逐渐升高。
一般缓冲层的形成温度为500～700℃，500～700℃时，三甲基镓与氨气反应生成的氮化镓既非单晶状态也非多晶状态，而是一种介于单晶状态与多晶状态之间的晶体状态，衬底经过1000～1200℃高温处理后直接生长这种状态的缓冲层需要经过步骤切换，即降温过程，本发明第一缓冲层在该降温过程中形成，形成的氮化镓逐步由单晶状态向多晶状态转变，第二缓冲层在500～700℃下形成，晶体状态介于单晶状态与多晶状态之间，现有技术中，在形成第二缓冲层后通常会升温进行退火，本发明第三缓冲层在该升温过程中形成，形成的氮化镓逐步由多晶状态向单晶状态转变，通过第一缓冲层、第二缓冲层、第三缓冲层，更好的减少了两种不同材料之间的晶格失配和热应力失配，释放缓冲层自身的内部应力，最后形成的缓冲层表面也较普通缓冲层平滑，得到外延片表面形貌好，由于第一缓冲层、第三缓冲层利用降温和升温过程中形成，无需单独的步骤形成，节省了制程时间。
作为本实施例优选，形成所述第一缓冲层211分为第一高温阶段和第一低温阶段，所述第一低温阶段过程通入铟源。
在较高温度下铟难以掺入氮化镓中，将第一缓冲层分为第一高温阶段和第一低温阶段生长，第一低温阶段过程通入铟源可以利用低温时通入的铟形成铟镓氮减少多晶态的氮化镓与第二缓冲层之间的界面应力、降低位错和缺陷。
本实施例中，所述第一高温阶段温度为1200～900℃，所述第一低温阶段温度为900～500℃。
作为本实施例优选，形成所述第三缓冲层213分为第三低温阶段和第三高温阶段，所述第三低温阶段过程通入铟源。
与将第一缓冲层分为第一高温阶段和第一低温阶段生长类似，第三缓冲层分为第三低温阶段和第三高温阶段，所述第三低温阶段过程通入铟源形成铟镓氮减少多晶态的氮化镓与第二缓冲层之间的界面应力、降低位错和缺陷。
本实施例中，所述第三低温阶段温度为500～900℃，所述第三高温阶段温度为900～1200℃。
本实施例中，形成所述第二缓冲层212温度为500～700℃。
本实施例中，形成所述第二缓冲层212过程通入铝源。
通入铝源形成铝镓氮有利于与前后形成的铟镓氮接触，降低界面应力。
请参考图3，作为本实施例优选，所述第二缓冲层212为氮化镓层和铝镓氮层形成的复合结构，相邻氮化镓层212a之间具有所述铝镓氮层212b，氮化镓层212a数量比铝镓氮层212b多一个。
将第二缓冲层设置为氮化镓层和铝镓氮层形成的复合结构可以降低第二缓冲层自身内部应力及缺陷和位错。
本实施例中，所述复合结构包括1～20层铝镓氮层212b，2～21层镓氮层212a。
复合结构包括的铝镓氮层和镓氮层层数根据产品需求确定，在一具体实施例中，所述复合结构包括3层铝镓氮层212b，4层镓氮层212a。
在另一具体实施例中，所述复合结构包括4层铝镓氮层212b，5层镓氮层212a。
本实施例中，所述铝镓氮层从靠近所述第一缓冲层到靠近所述第二缓冲层各铝镓氮层中铝含量逐渐升高。
本实施例中，所述复合结构中的氮化镓层在形成过程中通过镁源。
镁原子小于镓原子、铝原子，通入的镁源部分取代镓原子，使晶体结构更为致密，提高晶体质量。
作为本实施例优选，可以在形成缓冲层210之后进行退火处理。
具体的，保持反应腔体压力400～600Torr，温度1000～1200℃，氮气流量60～80slm，氢气流量50～70slm，氨气流量50～70slm，对缓冲层210进行退火处理，退火1～5min。
同时退火处理有助于获得更好的表面形貌。
接着，进行步骤104，在所述缓冲层210上形成未掺杂层310。
本实施例中，未掺杂层310包括以纵向模式生长的3D氮化镓层311和以横向模式生长的2D氮化镓层312，未掺杂层310中不包含掺杂原子或者包含低浓度的掺杂原子。
本实施例中，形成3D氮化镓层311保持反应腔体压力300～600Torr，温度900～1200℃，氮气流量50～70slm，氢气流量40～60slm，氨气流量50～70slm，三甲基镓流量220～600sccm，在经过高温处理的缓冲层210上形成3D氮化镓层311，控制3D氮化镓层311厚度为0.5～3.0um。
通过控制腔体压力、氨气流量、三甲基镓流量使3D氮化镓层以三维模式沉积在缓冲层上，在缓冲层上形成岛状结构，同时在使用图形化衬底时将图形进行覆盖。
本实施例中，形成2D氮化镓层312保持反应腔体压力100～300Torr，温度1100～1200℃，氮气流量60～80slm，氢气流量50～70slm，氨气流量40～60slm，三甲基镓流量600～1000sccm，在3D氮化镓层311上形成2D氮化镓层312，控制2D氮化镓层312厚度为0.5～4.0um
通过控制腔体压力、氨气流量、三甲基镓流量使2D氮化镓层以二维模式沉积在3D氮化镓层，将3D氮化镓层表面进行填平以获得平整的2D氮化镓层。
实际生产中，形成2D氮化镓层时腔体压力、氨气流量、三甲基镓流量均大于形成3D氮化镓层时腔体压力、氨气流量、三甲基镓流量。
接着，进行步骤105，在所述未掺杂层310上形成第一半导体层410。
本实施例中，所述第一半导体层410为N型氮化镓层，在其他实施例中，所述第一半导体层410还可以为P型氮化镓层。
本实施例中，保持反应腔体压力100～300Torr，温度1100～1200℃，氮气流量60～80slm，氢气流量50～70slm，氨气流量40～60slm，三甲基镓流量400～1000sccm，硅烷流量20～60sccm，在未掺杂层310上形成第一半导体层410，控制第一半导体层410厚度为0.5～4.0um，硅掺杂浓度为1e18cm-3～3e19cm-3。
硅原子为四价原子，镓原子为三价原子，本实施例中通入硅烷对氮化镓层进行掺杂形成N型氮化镓层，通过控制硅烷流量得到需要的掺杂浓度。
作为本实施例优选，沉积第一半导体层时腔体压力、温度、氮气流量、氢气流量、氨气流量、三甲基镓流量与未掺杂层时腔体压力、温度、氮气流量、氢气流量、氨气流量、三甲基镓流量均相等，相等的压力、温度、流量可以得到结晶质量更好的单晶，提高抗静电性能，同时节省沉积时间。
作为本实施例优选，所述未掺杂层310和所述第一半导体层410之间还包括第一氮化铝层340，如图4所示。
具体的，形成所述第一氮化铝层340的条件为：保持反应腔体压力100～300Torr，温度900～1000℃，氮气流量60～80slm，氨气流量40～60slm，三甲基铝流量20～80sccm，在未掺杂层310上形成第一氮化铝层340，控制第一氮化铝层340厚度为5～20nm。
需要注意的是在形成第一氮化铝层时不能通入氢气，以防止铝被氢气还原。
氮化铝禁带宽度(6.28eV)高于氮化镓禁带宽度(3.39eV)，在未掺杂层和第一半导体层之间设置氮化铝层可以防止第一半导体层产生的电子向未掺杂层中跃迁并阻止未掺杂层中产生的少量电子(未掺杂层会自发产生少量电子)向第一半导体层一侧跃迁；同时设置氮化铝层可以提高出光效率，提高发光强度。
接着，进行步骤106，在所述第一半导体层410上形成发光层510。
本实施例中，在第一半导体层410上沉积周期性层叠的发光垒层511、发光阱层512，相邻发光垒层511之间具有所述发光阱层512，发光垒层511数量比发光阱层512数量多一个。
本实施例中，所述发光垒层511的形成条件为：保持反应腔体压力100～300Torr，温度800～900℃，氮气流量50～70slm，氨气流量40～60slm，三乙基镓流量400～1000sccm，在第一半导体层410上或发光阱层512形成发光垒层511，控制发光垒层511厚度为5～13nm；
本实施例中，所述发光阱层512的形成条件为：保持反应腔体压力200～400Torr，温度700～800℃，氮气流量50～70slm，氨气流量40～60slm，三乙基镓流量200～400sccm，三甲基铟流量50～1000sccm，在发光垒层511上形成发光阱层512，控制发光阱层512厚度为1～3nm，发光波长420～480nm。
在流量相同的情况下三甲基镓生长速率比三乙基镓快，带来的预反应问题较为突出，本实施例中在形成发光层时选用三乙基镓替代三甲基镓，不仅可以减少含碳杂质含量，还可以改善发光层结晶质量。
本实施例中通过先在第一半导体层上形成发光垒层，相邻发光垒层之间具有发光阱层，发光垒层数量比发光阱层数量多一个，使发光垒层位于发光层上、下表面并分别与后面形成的第二半导体层和前面形成的第一半导体层表面接触，一方面可以对发光阱层结构起到很好的保护作用，另一方面可以减少发光层与第一半导体层、第二半导体层接触界面产生的晶格失配。
最后，进行步骤107，在所述发光层510上形成第二半导体层610。
本实施例中，所述第二半导体层610为P型氮化镓层，在其他实施例中，所述第二半导体层610还可以为N型氮化镓层。
本实施例中，保持反应腔体压力100～300Torr，温度800～900℃，氮气流量60～80slm，氢气流量60～80slm，氨气流量40～60slm，三乙基镓流量500～800sccm，二茂镁流量800～2000sccm，在发光层510上沉积第二半导体层610，控制第二半导体层610厚度为30nm～500nm，镁掺杂浓度为5e18cm-3～10e20cm-3。
镁原子为二价原子，镓原子为三价原子，本实施例中通入二茂镁对氮化镓层进行掺杂形成P型氮化镓层，通过控制二茂镁流量流量得到需要的掺杂浓度。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (5)

1.一种LED制备工艺，其特征在于，包括以下步骤：
提供一衬底；
对衬底进行高温处理；
在经过高温处理后的衬底上形成缓冲层；
在所述缓冲层上形成未掺杂层；
在所述未掺杂层上形成第一半导体层；
在所述第一半导体层上形成发光层；
在所述发光层上形成第二半导体层；
所述缓冲层包括依次形成在所述衬底上的第一缓冲层、第二缓冲层、第三缓冲层，所述第一缓冲层形成过程中温度逐渐减低，所述第二缓冲层形成过程中温度保持不变，所述第三缓冲层形成过程中温度逐渐升高；所述发光层包括交替设置在所述第一半导体层上的多个发光垒层和多个发光阱层，所述发光垒层和所述发光阱层交替层叠设置，第一个发光垒层位于第一半导体层上，第二半导体层位于最后一个发光垒层上，发光垒层数量比发光阱层数量多一个；形成所述第一缓冲层分为第一高温阶段和第一低温阶段，所述第一低温阶段过程中通入铟源；形成所述第三缓冲层分为第三低温阶段和第三高温阶段，所述第三低温阶段过程中通入铟源；所述第一高温阶段温度为1200～900℃，所述第一低温阶段温度为900～500℃；所述第三低温阶段温度为500～900℃，所述第三高温阶段温度为900～1200℃；形成所述第二缓冲层的温度为500～700℃。
2.如权利要求1所述的LED制备工艺，其特征在于，在形成所述第二缓冲层过程中通入铝源。
3.如权利要求2所述的LED制备工艺，其特征在于，所述第二缓冲层为氮化镓层和铝镓氮层形成的复合结构，相邻氮化镓层之间具有所述铝镓氮层，氮化镓层数量比铝镓氮层数量多一个。
4.如权利要求3所述的LED制备工艺，其特征在于，所述铝镓氮层从靠近所述第一缓冲层到靠近所述第二缓冲层各铝镓氮层中铝含量逐渐升高。
5.如权利要求3所述的LED制备工艺，其特征在于，所述复合结构中的氮化镓层在形成过程中通入镁源。
CN202010077300.5A 2020-01-26 2020-01-26 Led制备工艺 Active CN111244233B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010077300.5A CN111244233B (zh) 2020-01-26 2020-01-26 Led制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010077300.5A CN111244233B (zh) 2020-01-26 2020-01-26 Led制备工艺

Publications (2)

Publication Number Publication Date
CN111244233A CN111244233A (zh) 2020-06-05
CN111244233B true CN111244233B (zh) 2021-09-24

Family

ID=70865718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010077300.5A Active CN111244233B (zh) 2020-01-26 2020-01-26 Led制备工艺

Country Status (1)

Country Link
CN (1) CN111244233B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113363362B (zh) * 2021-06-02 2023-08-25 福建兆元光电有限公司 一种在衬底上生长外延结构的方法及外延结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546798A (zh) * 2008-03-26 2009-09-30 晶元光电股份有限公司 半导体元件
CN103107255A (zh) * 2012-12-21 2013-05-15 湘能华磊光电股份有限公司 一种led外延片生长方法
CN103700743A (zh) * 2012-09-28 2014-04-02 江苏汉莱科技有限公司 一种发光二极管及其缓冲层的制备方法
CN104347761A (zh) * 2013-08-06 2015-02-11 甘志银 晶体质量可控的氮化镓薄膜外延生长方法
CN107086256A (zh) * 2017-03-15 2017-08-22 华灿光电（浙江）有限公司 一种发光二极管外延片的制造方法
CN107452845A (zh) * 2017-08-11 2017-12-08 扬州中科半导体照明有限公司 一种大尺寸发光二极管外延片及其生长方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546798A (zh) * 2008-03-26 2009-09-30 晶元光电股份有限公司 半导体元件
CN103700743A (zh) * 2012-09-28 2014-04-02 江苏汉莱科技有限公司 一种发光二极管及其缓冲层的制备方法
CN103107255A (zh) * 2012-12-21 2013-05-15 湘能华磊光电股份有限公司 一种led外延片生长方法
CN104347761A (zh) * 2013-08-06 2015-02-11 甘志银 晶体质量可控的氮化镓薄膜外延生长方法
CN107086256A (zh) * 2017-03-15 2017-08-22 华灿光电（浙江）有限公司 一种发光二极管外延片的制造方法
CN107452845A (zh) * 2017-08-11 2017-12-08 扬州中科半导体照明有限公司 一种大尺寸发光二极管外延片及其生长方法

Also Published As

Publication number Publication date
CN111244233A (zh) 2020-06-05

Similar Documents

Publication Publication Date Title
CN109786527B (zh) 一种发光二极管外延片及其制造方法
CN116314496B (zh) 一种高光效发光二极管外延片及其制备方法、led
CN114927601B (zh) 一种发光二极管及其制备方法
CN116364821A (zh) 一种紫外led外延片及外延生长方法、紫外led
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
CN109004073B (zh) 一种提高GaN基LED芯片发光效率的外延生长方法
CN117410402B (zh) 一种发光二极管外延片及其制备方法、Micro-LED芯片
JP2007109713A (ja) Ｉｉｉ族窒化物半導体発光素子
CN111244233B (zh) Led制备工艺
CN113707772A (zh) 一种降低位错密度的led外延片制作方法
CN110246943B (zh) 基于石墨烯的led外延生长方法
CN116154072B (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN107799631A (zh) 高亮度led制备工艺
KR100604617B1 (ko) Ⅲ-ⅴ족화합물반도체의제조방법
CN115966640A (zh) 一种led芯片及其制备方法
CN107331738B (zh) 一种发光二极管外延片的制造方法
CN111244241B (zh) 医疗用发光二极管
CN111244232B (zh) Led制备工艺
CN114447170A (zh) 提高出光均匀程度的发光二极管外延片及制备方法
CN111326634A (zh) 杀菌消毒led制备工艺
JPH09107124A (ja) ３−５族化合物半導体の製造方法
CN115084329B (zh) 一种应用于Si衬底上的LED外延片及其生长方法
CN116344696B (zh) 复合三维成核层及其制备方法、外延片及发光二极管
CN114725254B (zh) 一种发光二极管外延片及其制备方法
CN112331745B (zh) 发光二极管外延片制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210908

Address after: 224700 floors 3-4, building 3, zone a, Jingliu road smart Industrial Park, high tech Zone, Jianhu County, Yancheng City, Jiangsu Province

Applicant after: Jiangsu Mingna Semiconductor Technology Co.,Ltd.

Address before: 230093 central Yuefu, Hechang, Taohua Town, Feixi County, Hefei City, Anhui Province

Applicant before: Sun Leilei

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230927

Address after: 224300 East of Fujian Circuit and South of North 3rd Ring Road, Sheyang Economic Development Zone, Yancheng, Jiangsu Province

Patentee after: Jiangsu Wenyang Semiconductor Technology Co.,Ltd.

Address before: 224700 floors 3-4, building 3, zone a, Jingliu road smart Industrial Park, high tech Zone, Jianhu County, Yancheng City, Jiangsu Province

Patentee before: Jiangsu Mingna Semiconductor Technology Co.,Ltd.