CN107799631A - 高亮度led制备工艺 - Google Patents

高亮度led制备工艺 Download PDF

Info

Publication number
CN107799631A
CN107799631A CN201710816673.8A CN201710816673A CN107799631A CN 107799631 A CN107799631 A CN 107799631A CN 201710816673 A CN201710816673 A CN 201710816673A CN 107799631 A CN107799631 A CN 107799631A
Authority
CN
China
Prior art keywords
layer
type
gan
gan layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710816673.8A
Other languages
English (en)
Other versions
CN107799631B (zh
Inventor
白航空
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuzhou HKC Optoelectronics Technology Co Ltd
Original Assignee
Hefei Huike Jinyang Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Huike Jinyang Technology Co Ltd filed Critical Hefei Huike Jinyang Technology Co Ltd
Priority to CN201710816673.8A priority Critical patent/CN107799631B/zh
Publication of CN107799631A publication Critical patent/CN107799631A/zh
Application granted granted Critical
Publication of CN107799631B publication Critical patent/CN107799631B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一种高亮度LED制备工艺,包括:在衬底上依次外延生长缓冲层、未掺杂GaN层、N型GaN层、应力释放层、多量子阱层、P型电子阻挡层、P型GaN层,所述N型GaN层分为高掺N型GaN层和低掺N型GaN层,高掺N型GaN层Si浓度高于低掺N型GaN层Si浓度,高掺N型GaN层与低掺N型GaN层之间插入AlGaN层,高掺N型GaN层由掺杂的nGaN层与未掺杂的uGaN层构成的叠层结构,nGaN层与未掺杂GaN层接触,uGaN层与nGaN层接触。将N型GaN层分为高掺N型GaN层和低掺N型GaN层,可以在高掺N型GaN层中积聚较高电子浓度,使得电子从高掺N型GaN层向低掺N型GaN层跃迁,再向后面生长的多量子阱层跃迁,在多量子阱层中与空穴复合发光,提高了多量子阱层的发光效率,进而提高了LED的发光强度。

Description

高亮度LED制备工艺
技术领域
本发明涉及LED技术领域,尤其涉及一种高亮度LED制备工艺。
背景技术
发光二极管(Light Emitting Diodes,简称LED)具有体积小、颜色丰富多彩、使用寿命长等优点,是信息光电子新兴产业中极具影响力的新产品,广泛应用于照明、显示屏、信号灯、背光源、玩具等领域。以GaN为代表的Ⅲ族氮化物是直接带隙的宽禁带半导体,具有导热率高、发光效率高、物理化学性质稳定、能实现P型或N型掺杂的优点,而且GaN的多元合金InGaN和GaN构成的量子阱结构,发光波长可覆盖整个可见光区域,还具有较高的内量子效率,因此GaN 是制作LED的理想材料。
GaN基LED外延片通常生长在蓝宝石衬底上,通过在衬底上依次外延生长缓冲层、未掺杂GaN层、N型GaN层、应力释放层、多量子阱层、P型电子阻挡层、P型GaN层得到外延层,但是现有技术制得的LED外延片依然存在亮度低等不足,需要作进一步的改善和提高。
发明内容
本发明目的就是为解决上述技术问题,提供一种高亮度LED制备工艺,旨在解决现有技术所得到的LED亮度低等不足。
本发明所要解决的技术问题采用以下的技术方案来实现:
一种高亮度LED制备工艺,包括:在衬底上依次外延生长缓冲层、未掺杂 GaN层、N型GaN层、应力释放层、多量子阱层、P型电子阻挡层、P型GaN 层,所述N型GaN层分为高掺N型GaN层和低掺N型GaN层,高掺N型GaN 层Si浓度高于低掺N型GaN层Si浓度,高掺N型GaN层与低掺N型GaN层之间插入AlGaN层,高掺N型GaN层由掺杂的nGaN层与未掺杂的uGaN层构成的叠层结构,nGaN层与未掺杂GaN层接触,uGaN层与nGaN层接触。
可选的,所述叠层结构分别包括5-20个nGaN层与uGaN层。
可选的,所述高掺N型GaN层Si浓度为所述低掺N型GaN层Si浓度的 2-4倍。
可选的,所述高掺N型GaN层与低掺N型GaN层厚度比为2-3:1。
可选的,所述AlGaN层厚度为高掺N型GaN层厚度的1/20-1/30。
可选的,所述AlGaN层掺Si,AlGaN层中Si浓度低于高掺N型GaN层中 Si浓度,高于低掺N型GaN层中Si浓度。
本发明的优点是:将N型GaN层分为高掺N型GaN层和低掺N型GaN层,可以在高掺N型GaN层中积聚较高电子浓度,使得电子从高掺N型GaN层向低掺N 型GaN层跃迁,再向后面生长的多量子阱层跃迁,在多量子阱层中与空穴复合发光,提高了多量子阱层的发光效率,进而提高了LED的发光强度;高掺N型GaN 层与低掺N型GaN层之间插入AlGaN层可以减少整个N型GaN层内部产生的应力,降低外延片的翘曲;高掺N型GaN层由掺杂的nGaN层与未掺杂的uGaN层构成的叠层结构,可以提高N型GaN层结晶质量,在做成的芯片中通入电流后产生压降,降低发光二极管正向电压。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种高亮度LED制备工艺,采用金属有机化合物化学气相沉淀(英文:Metal organic Chemical Vapor Deposition,简称:MOCVD) 技术生长外延片,采用三甲基镓或者三乙基镓作为镓源,高纯氨气(NH3)作为氮源,三甲基铟作为铟源,三甲基铝作为铝源,采用硅烷作为N型掺杂剂,采用二茂镁作为P型掺杂剂。该生长方法包括:
步骤(1):在衬底上外延生长缓冲层。
在本实施例中,衬底可以为蓝宝石衬底。
可选地,衬底可以为尺寸大于2英寸的大尺寸衬底,如4英寸衬底。
具体地,缓冲层为不同生长温度梯度下的GaN叠层,且生长温度依次升高,相邻温度相差20-50℃,GaN叠层可以包括2-10个GaN缓冲层。
优选的,GaN叠层包括两个GaN缓冲层,分别为第一GaN缓冲层、第二GaN 缓冲层,第一GaN缓冲层与第二GaN缓冲层生长气氛相同,均为由N2、H2和NH3 构成的氛围,均采用三甲基镓作为镓源,第一GaN缓冲层三甲基镓流量为 40-100sccm,第二GaN缓冲层三甲基镓流量为100-200sccm,第一GaN缓冲层生长温度为500-600℃,第二GaN缓冲层生长温度为600-650℃。
现有技术中缓冲层主要采用单层的低温GaN层,厚度在20-50nm,生长完缓冲层后会进行退火的步骤,退火温度一般在900-1100℃,由于缓冲层厚度较薄,直接在高温下进行退火容易将生长在衬底上的缓冲层烤去,致使缓冲层表面不平、形貌差,进而导致生长在缓冲层上的未掺杂GaN层、N型GaN层等层等层以及最后得到的外延片表面凹凸不平,采用不同生长温度梯度下的GaN叠层作为缓冲层,可以有效的避免高温退火时产生的表面不平整,在异质外延结构中更好的起到减少衬底与GaN材料之间的晶格失配以及由此产生的应力,得到的外延片表面平整、均匀性好,缺陷少,同时光电参数均匀性也好于单层缓冲层。
优选的,GaN叠层中至少其中之一掺杂铝,在GaN叠层中掺杂铝可以进一步减少衬底与GaN材料之间的晶格失配以及由此产生的应力,同时可降低大尺寸外延片生长过程中产生的翘曲,提高外延片边缘均匀性。
步骤(2):在缓冲层上外延生长未掺杂GaN层。
具体地,未掺杂GaN层为多层没有掺杂的U-GaN层,可以为2-5层没有掺杂的U-GaN层,生长相邻U-GaN层时生长速率依次增加,生长温度逐渐升高。
其中与缓冲层接触的U-GaN层为第一U-GaN层,生长在第一U-GaN层上的 U-GaN层为第二U-GaN层,生长在第二U-GaN层上的U-GaN层为第三U-GaN层,生长在第三U-GaN层上的U-GaN层为第四U-GaN层,生长在第四U-GaN层上的 U-GaN层为第五U-GaN层,生长第一U-GaN层、第二U-GaN层、第三U-GaN层、第四U-GaN层、第五U-GaN层、三甲基镓流量逐渐增大,生长速率依次增加,生长温度逐渐升高。
第一U-GaN层生长条件为,氨气流量60-80slm,三甲基镓流量240-320sccm,反应温度900-1100℃。
优选的,生长相邻U-GaN层时生长速率以0.2-0.6um/h速度增加,温度以 20-30℃梯度递增。
优选的,生长相邻U-GaN层时氨气流量不变,三甲基镓流量按照30-50sccm 增加,温度以20-30℃梯度递增,保持与生长速率以0.2-0.6um/h速度增加相匹配。
优选的,生长相邻U-GaN层时三甲基镓流量不变,氨气流量按照10-20slm 增加,温度以20-30℃梯度递增,保持与生长速率以0.2-0.6um/h速度增加相匹配。
通过将未掺杂GaN层以速率渐增的方式生长,同时温度逐渐增高,一方面可以与前面的缓冲层相匹配,减少高温对缓冲层造成的破坏,同时为后面高温条件下生长的N型GaN层过渡,得到的底层结晶质量更好;目前所使用的衬底大多是图形化衬底,与平片相比,图形化衬底在生长过程中需要通过未掺杂GaN层将凸起的图形填平,速率渐增式生长更符合图形化衬底的工艺需求,能够以渐变的方式将图形逐步填平,减少外延层形成过程中产生的缺陷,直接使用同一生长速率生长,生长过程中极易产生大量的缺陷和位错,降低结晶质量。
优选的,生长相邻U-GaN层之间至少其中之一插入AlGaN层,由于未掺杂 GaN层占整个外延层厚度较厚(约为3/5-4/5),生长温度较高,生长过程中容易产生较大的翘曲,特别是大尺寸外延片生长过程中,插入AlGaN层可以改善底层翘度,提高外延片均匀性。
步骤(3):在未掺杂GaN层上外延生长N型GaN层。
具体地,N型GaN层分为高掺N型GaN层和低掺N型GaN层,高掺N型GaN 层Si浓度高于低掺N型GaN层Si浓度,高掺N型GaN层与低掺N型GaN层之间插入AlGaN层,高掺N型GaN层由掺杂的nGaN层与未掺杂的uGaN层构成的叠层结构,nGaN层与未掺杂GaN层接触,uGaN层与nGaN层接触,所述叠层结构分别包括5-20个nGaN层与uGaN层。
将N型GaN层分为高掺N型GaN层和低掺N型GaN层,可以在高掺N型GaN 层中积聚较高电子浓度,使得电子从高掺N型GaN层向低掺N型GaN层跃迁,再向后面生长的多量子阱层跃迁,在多量子阱层中与空穴复合发光,提高了多量子阱层的发光效率,进而提高了LED的发光强度,高掺N型GaN层与低掺N型GaN 层之间插入AlGaN层可以减少整个N型GaN层内部产生的应力,降低外延片的翘曲,高掺N型GaN层由掺杂的nGaN层与未掺杂的uGaN层构成的叠层结构,可以提高N型GaN层结晶质量,在做成的芯片中通入电流后产生压降,降低发光二极管正向电压。
可选的,高掺N型GaN层Si浓度为低掺N型GaN层Si浓度的2-4倍。较低的Si浓度差难以产生明显的Si浓度势磊,较高的Si浓度差则容易产生漏电等电性异常。
可选的,高掺N型GaN层与低掺N型GaN层厚度比为2-3:1。适宜的厚度比以便产生适合的Si浓度差以及较小的应力。
可选的,AlGaN层厚度为高掺N型GaN层厚度的1/20-1/30。AlGaN层起减少N型GaN层内部产生的应力以及降低外延片的翘曲的作用,厚度过薄难以起到有效正向作用,厚度过后则容易阻挡高掺N型GaN层中电子的跃迁。
可选的,AlGaN层掺Si,AlGaN层中Si浓度低于高掺N型GaN层中Si浓度,高于低掺N型GaN层中Si浓度,以便产生连续的Si浓度差。
步骤(4):在N型GaN层上外延生长应力释放层。
在本实施例中,应力释放层包括依次生长的第一GaN垒层、由交替层叠的 InGaN层和GaN层组成的超晶格阱层、第二GaN垒层,第一GaN垒层生长采用的载气为纯净的N2或者H2和N2的混合气体,超晶格阱层生长采用的载气为纯净的N2,第二GaN垒层生长采用的载气为H2和N2的混合气体。
需要说明的是,无论采用何种载气,载体的总体积是保持不变的。
可选地,第一GaN垒层生长采用的H2和N2的混合气体中,H2和N2的流量比可以为1:4~1:10。
可选地,第二GaN垒层生长采用的H2和N2的混合气体中,H2和N2的流量比可以为1:4~1:7。
可选地,第二GaN垒层的厚度可以大于第一GaN垒层的厚度。
可选地,第二GaN垒层的厚度可以为800~1600nm。
可选地,第一GaN垒层、超晶格阱层、第二GaN垒层中可以均掺有Si。
优选地,超晶格阱层中Si的掺杂浓度可以为第一GaN垒层中Si的掺杂浓度的1/10。
优选地,第二GaN垒层中Si的掺杂浓度可以大于超晶格阱层中Si的掺杂浓度。
优选地,第二GaN垒层中Si的掺杂浓度与第一GaN垒层中Si的掺杂浓度可以不同。
可选地,应力释放层的生长温度可以为900~1050℃。
步骤(5):在应力释放层上外延生长多量子阱层。
在本实施例中,多量子阱层可以由InGaN量子阱层和GaN量子垒层组成。
步骤(6):在多量子阱层上外延生长P型电子阻挡层。
具体地,P型电子阻挡层可以为P型掺杂的AlGaN层,也可以由P型掺杂的AlGaN层和P型掺杂的GaN层交替层叠而成。
步骤(7):在P型电子阻挡层上生长P型GaN层。
具体地,P型GaN层可以为单层掺杂Mg的GaN层,也可以为多层掺杂Mg的 GaN层,各层GaN层中Mg的掺杂浓度不同。
本发明实施例通过在纯净的N2气氛下生长应力释放层中的超晶格阱层,有利于阱中In更好地渗入,为后面的应力释放打好基础;同时在纯净的N2或者 H2和N2的混合气体气氛下生长第一GaN垒层,在H2和N2的混合气体气氛下生长第二GaN垒层,一方面,适量引入的H2能与一些杂质元素反应并将其携带扩散出来,使得GaN垒层在生长的过程中可以适时地缓解应力;另一方面,H2会引起台阶效应,GaN在生长的过程中受到H2择优取向的影响,增加缺陷的填补效应,提高晶体质量,制成的芯片在4000v测试条件下测得抗静电能力提升30%左右。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (6)

1.一种高亮度LED制备工艺,包括:在衬底上依次外延生长缓冲层、未掺杂GaN层、N型GaN层、应力释放层、多量子阱层、P型电子阻挡层、P型GaN层,其特征在于,所述N型GaN层分为高掺N型GaN层和低掺N型GaN层,高掺N型GaN层Si浓度高于低掺N型GaN层Si浓度,高掺N型GaN层与低掺N型GaN层之间插入AlGaN层,高掺N型GaN层由掺杂的nGaN层与未掺杂的uGaN层构成的叠层结构,nGaN层与未掺杂GaN层接触,uGaN层与nGaN层接触。
2.根据权利要求1所述的高亮度LED制备工艺,其特征在于:所述叠层结构分别包括5-20个nGaN层与uGaN层。
3.根据权利要求1或2所述的高亮度LED制备工艺,其特征在于:所述高掺N型GaN层Si浓度为所述低掺N型GaN层Si浓度的2-4倍。
4.根据权利要求1或2所述的高亮度LED制备工艺,其特征在于:所述高掺N型GaN层与低掺N型GaN层厚度比为2-3:1。
5.根据权利要求1或2所述的高亮度LED制备工艺,其特征在于:所述AlGaN层厚度为高掺N型GaN层厚度的1/20-1/30。
6.根据权利要求1或2所述的高亮度LED制备工艺,其特征在于:所述AlGaN层掺Si,AlGaN层中Si浓度低于高掺N型GaN层中Si浓度,高于低掺N型GaN层中Si浓度。
CN201710816673.8A 2017-09-12 2017-09-12 高亮度led制备工艺 Active CN107799631B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710816673.8A CN107799631B (zh) 2017-09-12 2017-09-12 高亮度led制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710816673.8A CN107799631B (zh) 2017-09-12 2017-09-12 高亮度led制备工艺

Publications (2)

Publication Number Publication Date
CN107799631A true CN107799631A (zh) 2018-03-13
CN107799631B CN107799631B (zh) 2019-06-25

Family

ID=61531825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710816673.8A Active CN107799631B (zh) 2017-09-12 2017-09-12 高亮度led制备工艺

Country Status (1)

Country Link
CN (1) CN107799631B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109768141A (zh) * 2018-12-24 2019-05-17 华灿光电(浙江)有限公司 一种发光二极管倒装芯片、其外延片及制备方法
CN114335267A (zh) * 2022-03-14 2022-04-12 江西兆驰半导体有限公司 一种外延片制备方法、外延片以及发光二极管
CN116130569A (zh) * 2023-04-17 2023-05-16 江西兆驰半导体有限公司 一种高效发光二极管及制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090384A1 (en) * 2005-10-06 2007-04-26 Liang-Wen Wu Nitride based semiconductor device having multiple layer buffer structure and fabrication method thereof
CN101026217A (zh) * 2006-02-20 2007-08-29 夏普株式会社 氮化物半导体发光装置及其制造方法
CN101212000A (zh) * 2006-12-29 2008-07-02 上海蓝光科技有限公司 发光二极管器件结构及其制作方法
CN105633235A (zh) * 2015-12-29 2016-06-01 山东浪潮华光光电子股份有限公司 一种n型GaN结构的GaN基LED外延结构及生长方法
CN106328777A (zh) * 2016-09-08 2017-01-11 湘能华磊光电股份有限公司 一种发光二极管应力释放层的外延生长方法
CN106784183A (zh) * 2016-12-19 2017-05-31 华灿光电(浙江)有限公司 一种led芯片及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090384A1 (en) * 2005-10-06 2007-04-26 Liang-Wen Wu Nitride based semiconductor device having multiple layer buffer structure and fabrication method thereof
CN101026217A (zh) * 2006-02-20 2007-08-29 夏普株式会社 氮化物半导体发光装置及其制造方法
CN101212000A (zh) * 2006-12-29 2008-07-02 上海蓝光科技有限公司 发光二极管器件结构及其制作方法
CN105633235A (zh) * 2015-12-29 2016-06-01 山东浪潮华光光电子股份有限公司 一种n型GaN结构的GaN基LED外延结构及生长方法
CN106328777A (zh) * 2016-09-08 2017-01-11 湘能华磊光电股份有限公司 一种发光二极管应力释放层的外延生长方法
CN106784183A (zh) * 2016-12-19 2017-05-31 华灿光电(浙江)有限公司 一种led芯片及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109768141A (zh) * 2018-12-24 2019-05-17 华灿光电(浙江)有限公司 一种发光二极管倒装芯片、其外延片及制备方法
CN114335267A (zh) * 2022-03-14 2022-04-12 江西兆驰半导体有限公司 一种外延片制备方法、外延片以及发光二极管
CN114335267B (zh) * 2022-03-14 2023-02-28 江西兆驰半导体有限公司 一种外延片制备方法、外延片以及发光二极管
CN116130569A (zh) * 2023-04-17 2023-05-16 江西兆驰半导体有限公司 一种高效发光二极管及制备方法

Also Published As

Publication number Publication date
CN107799631B (zh) 2019-06-25

Similar Documents

Publication Publication Date Title
KR101485890B1 (ko) 3족 질화물계 백색 발광 다이오드 및 양자 우물 구조
US20090206320A1 (en) Group iii nitride white light emitting diode
US20080191191A1 (en) Light Emitting Diode of a Nanorod Array Structure Having a Nitride-Based Multi Quantum Well
CN108336198B (zh) 一种发光二极管外延片及其制造方法
JP2010098336A (ja) GaN半導体発光素子及びその製造方法
CN107799631B (zh) 高亮度led制备工艺
CN114927601B (zh) 一种发光二极管及其制备方法
CN106876540A (zh) 一种提高GaN基LED内量子效率的外延生长方法
CN116154072B (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN117410402A (zh) 一种发光二极管外延片及其制备方法、Micro-LED芯片
CN108281519A (zh) 一种发光二极管外延片及其制造方法
CN107799632A (zh) 一种提高led外延层结晶质量的方法
CN116565097A (zh) 一种发光二极管外延片及其制备方法
CN106711297B (zh) 一种GaN基发光二极管外延片的生长方法
CN111244233B (zh) Led制备工艺
CN109449268B (zh) 一种降低P型GaN层电阻率的LED外延结构及其生长方法
JPH0997921A (ja) 3−5族化合物半導体の製造方法
CN107546305A (zh) 一种GaN基发光二极管外延结构
JPH10163523A (ja) 3−5族化合物半導体の製造方法および発光素子
JPH0760903B2 (ja) エピタキシャルウェハ及びその製造方法
KR20000074844A (ko) 질화인듐갈륨 활성 우물을 포함하는 양자우물 구조를 이용한백색 발광 다이오드 및 그의 제조방법
CN116230824B (zh) 一种高光效发光二极管外延片及其制备方法、led芯片
CN107768493A (zh) 一种发光效率高的led外延结构的制作方法
KR100312019B1 (ko) 질화인듐갈륨 상분리를 이용한 백색 발광 다이오드의 제조방법
RU2392695C1 (ru) Светодиод белого свечения на основе нитрида элементов iii группы

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191226

Address after: 239000 No. 101 Suchu Avenue, Chuzhou Economic and Technological Development Zone, Chuzhou City, Anhui Province

Patentee after: Chuzhou Huike Photoelectric Technology Co., Ltd.

Address before: The New District of Hefei City, Anhui province 230000 nine Top Road and intersection of the northeast corner of Kui he Lu

Patentee before: HEFEI HUIKE JINYANG TECHNOLOGY CO., LTD.