CN117410402A - 一种发光二极管外延片及其制备方法、Micro-LED芯片 - Google Patents
一种发光二极管外延片及其制备方法、Micro-LED芯片 Download PDFInfo
- Publication number
- CN117410402A CN117410402A CN202311729892.4A CN202311729892A CN117410402A CN 117410402 A CN117410402 A CN 117410402A CN 202311729892 A CN202311729892 A CN 202311729892A CN 117410402 A CN117410402 A CN 117410402A
- Authority
- CN
- China
- Prior art keywords
- layer
- quantum well
- growth
- well layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 66
- 229910017115 AlSb Inorganic materials 0.000 claims abstract description 54
- 230000004888 barrier function Effects 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 43
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims abstract description 23
- 230000000903 blocking effect Effects 0.000 claims description 25
- 238000000137 annealing Methods 0.000 claims description 19
- 230000001105 regulatory effect Effects 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 229910002704 AlGaN Inorganic materials 0.000 claims description 4
- 239000012298 atmosphere Substances 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 abstract description 13
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 435
- 229910002601 GaN Inorganic materials 0.000 description 107
- 235000012431 wafers Nutrition 0.000 description 76
- 238000012360 testing method Methods 0.000 description 32
- 230000000052 comparative effect Effects 0.000 description 10
- 230000035882 stress Effects 0.000 description 10
- 239000011777 magnesium Substances 0.000 description 9
- 238000009826 distribution Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000000737 periodic effect Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 239000002243 precursor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 101100208382 Danio rerio tmsb gene Proteins 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- LVQULNGDVIKLPK-UHFFFAOYSA-N aluminium antimonide Chemical compound [Sb]#[Al] LVQULNGDVIKLPK-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- PORFVJURJXKREL-UHFFFAOYSA-N trimethylstibine Chemical compound C[Sb](C)C PORFVJURJXKREL-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
- H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管外延片及其制备方法、Micro‑LED芯片，涉及半导体器件技术领域，该制备方法包括：提供一衬底；在所述衬底之上制作外延层，所述外延层包括N型掺杂GaN层；在所述N型掺杂GaN层之上制作周期性交叠的多量子阱层；其中，所述多量子阱层包括依次层叠的InSb间隔层、InGaN阱层、AlSb盖帽层与GaN垒层。本发明通过制作InSb间隔层、InGaN阱层、AlSb盖帽层与GaN垒层交替层叠的多量子阱层，其InSb间隔层可以释放外延层中底层材料积累的应力，而AlSb盖帽层时可以避免In组分受高温垒层影响，能够有效提升发光波长均匀性，从而提升发光波长良率和发光效率。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种发光二极管外延片及其制备方法、Micro-LED芯片。
背景技术
目前，Micro-LED吸引越来越多的人关注，有望促使显示屏向轻薄化、小型化、低功耗、高亮度方向发展。近年来，LED（Light Emitting Diode）行业竞争激烈，生产成本成为企业的核心竞争力之一，为降低成本，各LED企业从早期的2寸外延转为4寸量产，现在又从4寸外延转向6寸，随着尺寸的增加，LED的发光波长均匀性和稳定性变差，从而导致LED的发光波长良率和效率偏低。
在外延生长中，存在晶格失配产生的应力、薄膜与衬底之间因热失配产生的热应力，二者相互竞争，使得外延生长过程中衬底及薄膜发生偏凹或偏凸的翘曲，在生长量子阱时，凹凸的变化幅度对衬底的温度分布产生影响，影响到In组分的掺杂，从而影响到波长均匀性，即温度的分布不均匀导致波长的分布不均匀；且In组分对温度极其敏感，由于In组分掺杂需要相对偏低的温度，当生长完温度偏低的InGaN量子阱，接着生长温度偏高的GaN垒层时，容易导致InGaN量子阱内的In组分析出；另外，InGaN量子阱层与GaN垒层之间存在较大的晶格失配，导致阱垒之间存在较大的应力，应力的存在导致InGaN量子阱能带弯曲，使量子阱内的In组分分布不均匀；总之，无论是翘曲、温度、还是应力，都会影响LED量子阱中的In组分分布，而LED外延片的发光波长均匀性最终由InGaN量子阱中的In组分均匀性决定，特别是对Micro-LED外延结构提出了更高的需求：在相同的外延结构和相同的芯片结构的条件下，Micro-LED芯片因尺寸和表面积减小，会带来单芯亮度的下降，这就对发光效率提出了更高的要求。
对于发光波长均匀性，通常会先调整流场、温场来改善，但流场、温场是决定大范围的波长均匀性，很难在细小的范围内进一步提高波长均匀性，这种调试方法一般适用于普通照明产品，而不适用于对波长均匀性要求极高的micro-LED产品。其次，调整波长均匀性常用的方法还有调节翘曲，一般通过控制缓冲层翘曲，使外延片在量子阱生长时的翘曲尽量小，使外延片内温差减小，从而使量子阱中In组分掺入更均匀。外延生长一炉一般都是多片一起生长，由于片与片之间存在差异，调节翘曲只能调整大概的范围，不能做到每片翘曲一致，导致炉内片与片之间波长还是会存在差异，而且这种方式需要在生长过程中实时调试，对生产人员要求较高，且有一定的出错概率。另外，也有在InGaN阱层与GaN垒层之间加一层生长温度介于二者之间的GaN盖帽层，减少InGaN阱层中的In组分析出、扩散，GaN盖帽层的生长温度虽然低于GaN垒层，但是高于InGaN阱层，还是会对InGaN阱层的In组分有一定的影响。
因此，现有技术中还存在随着尺寸的增加，LED的发光波长均匀性和稳定性变差，从而导致LED的发光波长良率和效率偏低的技术问题。
发明内容
针对现有技术的不足，本发明的目的在于提供一种发光二极管外延片及其制备方法、Micro-LED芯片，旨在降低外延的发光波长均匀性，从而提升发光波长良率和发光效率。
本发明的第一方面在于提供一种发光二极管外延片的制备方法，所述制备方法包括：
提供一衬底；
在所述衬底之上制作外延层，所述外延层包括N型掺杂GaN层；
在所述N型掺杂GaN层之上制作周期性交叠的多量子阱层；
其中，所述多量子阱层包括依次层叠的InSb间隔层、InGaN阱层、AlSb盖帽层与GaN垒层；
在所述N型掺杂GaN层之上制作周期性交叠的多量子阱层时，所述多量子阱层中每一周期的制作，均包括：
设定生长温度为400℃-600℃，设定生长压力为第一生长压力，在所述N型掺杂GaN层上制作得到InSb间隔层；
调节所述生长温度至700℃-850℃，调节生长压力至第二生长压力，在所述InSb间隔层上制作得到InGaN阱层；
调节所述生长温度至600℃-750℃，调节生长压力至第三生长压力，在所述InGaN阱层上制作得到AlSb盖帽层；其中，所述AlSb盖帽层的生长温度小于所述InGaN阱层的生长温度；
调节所述生长温度至850℃-950℃，调节生长压力至第四生长压力，在所述AlSb盖帽层上制作得到GaN垒层。
根据上述技术方案的一方面，所述第一生长压力为50Torr-100Torr，所述第二生长压力为50Torr-200Torr，所述第三生长压力为50Torr-100Torr，所述第四生长压力为50Torr-200Torr。
根据上述技术方案的一方面，在所述衬底之上制作外延层时，制备所述多量子阱层之前，所述制备方法包括：
在所述衬底上依次制作AlN缓冲层、非掺杂GaN层与N型掺杂GaN层。
根据上述技术方案的一方面，在所述衬底上依次制作AlN缓冲层、非掺杂GaN层与N型掺杂GaN层，具体包括：
在衬底上利用PVD生长AlN缓冲层；其中，AlN缓冲层的生长温度为400℃-650℃，溅射功率为2000W-4000W，压力为1torr-10torr，AlN缓冲层的厚度为15nm-50nm；
在MOCVD中，在氢气气氛下对AlN缓冲层进行原位退火处理；其中，退火温度为1000℃-1200℃，退火压力为150Torr-500Torr，退火时间为5min-10min；
在所述AlN缓冲层之上生长非掺杂GaN层；其中，生长温度为1050℃-1200℃，生长压力为100Torr-300Torr，生长厚度为1.0μm-3.0μm；
在所述非掺杂GaN层之上生长Si掺杂的GaN层；其中，生长温度为1100℃-1200℃，生长压力为100Torr-300Torr，生长厚度为1.0μm-3.0μm，Si掺杂浓度为10×1019atoms/cm3-10×1020atoms/cm3。
根据上述技术方案的一方面，在制备所述多量子阱层之后，所述制备方法包括：
在所述多量子阱层上依次制作电子阻挡层、P型掺杂GaN层与接触层。
根据上述技术方案的一方面，在所述多量子阱层上依次制作电子阻挡层、P型掺杂GaN层与接触层，具体包括：
在所述多量子阱层中最后一个周期的GaN垒层上生长电子阻挡层；其中，生长温度为950℃-1050℃，生长压力为50Torr-100Torr，所述电子阻挡层为AlGaN，Al组分为0.1-0.5；
在所述电子阻挡层之上生长P型掺杂GaN层；其中，生长温度为900℃-1050℃，生长压力为100Torr-600Torr，生长厚度为30nm-100nm，所述P型掺杂GaN层中Mg元素的掺杂浓度为1×1019atoms/cm3-1×1020atoms/cm3；
在所述P型掺杂GaN层之上生长接触层；其中，生长温度为900℃-1050℃，生长压力为100Torr-300Torr，生长厚度为10nm-50nm，所述接触层为P型Mg掺杂，Mg元素的掺杂浓度为1×1019atoms/cm3-1×1020atoms/cm3。
本发明的第二方面在于提供一种发光二极管外延片，所述外延片由上述技术方案当中所述的制备方法制备得到，所述外延片包括：
衬底，以及设于所述衬底之上的外延层，所述外延层包括多量子阱层；
其中，所述多量子阱层为周期性交叠结构，所述多量子阱层的每一周期均包括依次层叠的InSb间隔层、InGaN阱层、AlSb盖帽层与GaN垒层。
根据上述技术方案的一方面，所述多量子阱层的周期数为5-12个；
所述多量子阱层的单个周期中，所述InSb间隔层与所述AlSb盖帽层的厚度均为0.5nm-2.0nm，所述InGaN阱层的厚度为3.0nm-4.0nm，所述GaN垒层的厚度为8.0nm-20nm；
其中，所述InGaN阱层中，In组分为0.1-0.6。
根据上述技术方案的一方面，所述外延片还包括依次层叠于所述衬底之上的AlN缓冲层、非掺杂GaN层与N型掺杂GaN层，所述多量子阱层设于所述N型掺杂GaN层之上；
以及依次层叠于所述多量子阱层之上的电子阻挡层、P型掺杂GaN层与接触层。
本发明的第三方面在于提供一种Micro-LED芯片，包括上述技术方案当中所示的发光二极管外延片。
与现有技术相比，采用本发明所示的发光二极管外延片及其制备方法、Micro-LED芯片，有益效果在于：
在进行外延片的制作时，通过改变量子阱的外延层结构，将多量子阱层设置成InSb/InGaN/AlSb/GaN的周期性交叠结构，其中InSb为间隔层，InGaN为阱层，AlSb为盖帽层，GaN为垒层，通过在多量子阱层中插入InSb间隔层和AlSb盖帽层，能够有效提高多量子阱层中In组分掺入的均匀性，从而改善了发光波长均匀性，降低了阱垒之间的应力，提升了多量子阱层的发光效率，且多量子阱层中功能层与功能层之间的波长均匀性对翘曲依赖比较小，可以有效扩大工艺窗口。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将变得明显与容易理解，其中：
图1为本发明实施例中发光二极管外延片的制备方法的流程示意图；
图2为本发明实施例中发光二极管外延片的结构示意图；
图3为本发明实施例中多量子阱层的结构示意图；
附图符号说明：
衬底10、AlN缓冲层20、非掺杂GaN层30、N型掺杂GaN层40、多量子阱层50、InSb间隔层51、InGaN阱层52、AlSb盖帽层53、GaN垒层54、电子阻挡层60、P型掺杂GaN层70、接触层80。
具体实施方式
为使本发明的目的、特征与优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明的第一方面在于提供一种发光二极管外延片的制备方法，所述制备方法包括：
提供一衬底；
在所述衬底之上制作外延层，所述外延层包括N型掺杂GaN层；
在所述N型掺杂GaN层之上制作周期性交叠的多量子阱层；
其中，所述多量子阱层包括依次层叠的InSb间隔层、InGaN阱层、AlSb盖帽层与GaN垒层；
在所述N型掺杂GaN层之上制作周期性交叠的多量子阱层时，所述多量子阱层中每一周期的制作，均包括：
设定生长温度为400℃-600℃，设定生长压力为第一生长压力，在所述N型掺杂GaN层上制作得到InSb间隔层；
调节所述生长温度至700℃-850℃，调节生长压力至第二生长压力，在所述InSb间隔层上制作得到InGaN阱层；
调节所述生长温度至600℃-750℃，调节生长压力至第三生长压力，在所述InGaN阱层上制作得到AlSb盖帽层；其中，所述AlSb盖帽层的生长温度小于所述InGaN阱层的生长温度；
调节所述生长温度至850℃-950℃，调节生长压力至第四生长压力，在所述AlSb盖帽层上制作得到GaN垒层。
进一步地，所述第一生长压力为50Torr-100Torr，所述第二生长压力为50Torr-200Torr，所述第三生长压力为50Torr-100Torr，所述第四生长压力为50Torr-200Torr。
进一步地，在所述衬底之上制作外延层时，制备所述多量子阱层之前，所述制备方法包括：
在所述衬底上依次制作AlN缓冲层、非掺杂GaN层与N型掺杂GaN层。
进一步地，在所述衬底上依次制作AlN缓冲层、非掺杂GaN层与N型掺杂GaN层，具体包括：
在衬底上利用PVD生长AlN缓冲层；其中，AlN缓冲层的生长温度为400℃-650℃，溅射功率为2000W-4000W，压力为1torr-10torr，AlN缓冲层的厚度为15nm-50nm；
在MOCVD中，在氢气气氛下对AlN缓冲层进行原位退火处理；其中，退火温度为1000℃-1200℃，退火压力为150Torr-500Torr，退火时间为5min-10min；
在所述AlN缓冲层之上生长非掺杂GaN层；其中，生长温度为1050℃-1200℃，生长压力为100Torr-300Torr，生长厚度为1.0μm-3.0μm；
在所述非掺杂GaN层之上生长Si掺杂的GaN层；其中，生长温度为1100℃-1200℃，生长压力为100Torr-300Torr，生长厚度为1.0μm-3.0μm，Si掺杂浓度为10×1019atoms/cm3-10×1020atoms/cm3。
进一步地，在制备所述多量子阱层之后，所述制备方法包括：
在所述多量子阱层上依次制作电子阻挡层、P型掺杂GaN层与接触层。
进一步地，在所述多量子阱层上依次制作电子阻挡层、P型掺杂GaN层与接触层，具体包括：
在所述多量子阱层中最后一个周期的GaN垒层上生长电子阻挡层；其中，生长温度为950℃-1050℃，生长压力为50Torr-100Torr，所述电子阻挡层为AlGaN，Al组分为0.1-0.5；
在所述电子阻挡层之上生长P型掺杂GaN层；其中，生长温度为900℃-1050℃，生长压力为100Torr-600Torr，生长厚度为30nm-100nm，所述P型掺杂GaN层中Mg元素的掺杂浓度为1×1019atoms/cm3-1×1020atoms/cm3；
在所述P型掺杂GaN层之上生长接触层；其中，生长温度为900℃-1050℃，生长压力为100Torr-300Torr，生长厚度为10nm-50nm，所述接触层为P型Mg掺杂，Mg元素的掺杂浓度为1×1019atoms/cm3-1×1020atoms/cm3。
本发明的第二方面在于提供一种发光二极管外延片，所述外延片由上述技术方案当中所述的制备方法制备得到，所述外延片包括：
衬底，以及设于所述衬底之上的外延层，所述外延层包括多量子阱层；
其中，所述多量子阱层为周期性交叠结构，所述多量子阱层的每一周期均包括依次层叠的InSb间隔层、InGaN阱层、AlSb盖帽层与GaN垒层。
进一步地，所述多量子阱层的周期数为5-12个；
所述多量子阱层的单个周期中，所述InSb间隔层与所述AlSb盖帽层的厚度均为0.5nm-2.0nm，所述InGaN阱层的厚度为3.0nm-4.0nm，所述GaN垒层的厚度为8.0nm-20nm；
其中，所述InGaN阱层中，In组分为0.1-0.6。
进一步地，所述外延片还包括依次层叠于所述衬底之上的AlN缓冲层、非掺杂GaN层与N型掺杂GaN层，所述多量子阱层设于所述N型掺杂GaN层之上；
以及依次层叠于所述多量子阱层之上的电子阻挡层、P型掺杂GaN层与接触层。
本发明的第三方面在于提供一种Micro-LED芯片，包括上述技术方案当中所述的发光二极管外延片。
与现有技术相比，采用本发明所示的发光二极管外延片及其制备方法、Micro-LED芯片，有益效果在于：
在进行外延片的制作时，通过改变量子阱的外延层结构，将多量子阱层设置成InSb/InGaN/AlSb/GaN的周期性交叠结构，其中InSb为间隔层，InGaN为阱层，AlSb为盖帽层，GaN为垒层，通过在多量子阱层中插入InSb间隔层和AlSb盖帽层，能够有效提高多量子阱层中In组分掺入的均匀性，从而改善了发光波长均匀性，降低了阱垒之间的应力，提升了多量子阱层的发光效率，且多量子阱层中功能层与功能层之间的波长均匀性对翘曲依赖比较小，可以有效扩大工艺窗口。
实施例一
请参阅图1-图3，本发明的第一实施例提供了一种发光二极管外延片，该外延片包括：
衬底10，以及层叠于所述衬底之上的外延层，该外延层包括多量子阱层50；
其中，多量子阱层50为周期性交叠结构，多量子阱层的每一周期均包括依次层叠的InSb间隔层51、InGaN阱层52、AlSb盖帽层53与GaN垒层54。
具体而言，InSb间隔层51由InSb材料制成，即由锑化铟材料制成，InGaN阱层52由InGaN材料制成，即由铟镓氮材料制成，AlSb盖帽层53由AlSb材料制成，即由锑化铝材料制成，而GaN垒层54由GaN材料制成，即由氮化镓材料制成。
在本实施例当中，该外延层还包括AlN缓冲层20、非掺杂GaN层30与N型掺杂GaN层40，AlN缓冲层20、非掺杂GaN层30与N型掺杂GaN层40依次层叠于衬底10之上，而多量子阱层50中的InSb间隔层51、InGaN阱层52、AlSb盖帽层53与GaN垒层54是依次层叠于N型掺杂GaN层40之上的。
另外，本实施例当所示的外延层，还包括电子阻挡层60、P型掺杂GaN层70与接触层80，电子阻挡层60、P型掺杂GaN层70与接触层80依次层叠于多量子阱层50之上。综上，本实施例当中所示的外延层，包括依次层叠于衬底10之上的AlN缓冲层20、非掺杂GaN层30、N型掺杂GaN层40、InSb间隔层51、InGaN阱层52、AlSb盖帽层53、GaN垒层54、电子阻挡层60、P型掺杂GaN层70与接触层80。
在本实施例当中，多量子阱层为周期性交叠结构，具体包括5个周期，每个周期均包括依次层叠的InSb间隔层、InGaN阱层、AlSb盖帽层、GaN垒层，则多量子阱层共计20个子层，20个子层依次层叠。
其中，多量子阱层的单个周期内，InSb间隔层的厚度为1nm，InGaN阱层的厚度为3nm，AlSb盖帽层的厚度为0.5nm，GaN垒层的厚度为10nm，该多量子阱层单个周期的厚度为14.5nm，则多量子阱层的总厚度为14.5×5=72.5nm。
并且需要说明的是，在多量子阱层中，InGaN阱层的In组分为0.1，则在该InGaN阱层中，Ga组分为0.9。
在本实施例当中，通过改变量子阱的外延层结构，将多量子阱层设置成InSb/InGaN/AlSb/GaN的周期性交叠结构，其中InSb为间隔层，InGaN为阱层，AlSb为盖帽层，GaN为垒层，通过在多量子阱层中插入InSb间隔层和AlSb盖帽层，能够有效提高多量子阱层中In组分掺入的均匀性，从而改善了发光波长均匀性，降低了阱垒之间的应力，提升了多量子阱层的发光效率，且多量子阱层中功能层与功能层之间的波长均匀性对翘曲依赖比较小，可以有效扩大工艺窗口。
请参阅图3，在本实施例当中，用于制备上述发光二极管外延片的制备方法，包括：
步骤S1，提供一衬底。
在本实施例当中，衬底为蓝宝石衬底，即Al2O3衬底。
步骤S2，在所述衬底之上制作外延层，所述外延层包括N型掺杂GaN层。
步骤S3，在所述N型掺杂GaN层之上制作周期性交叠的多量子阱层。
具体而言，多量子阱层为外延层的一部分，故制作外延层的工序，包括制作多量子阱层之前的部分工序，也包括制作多量子阱层之后的部分工序。
其中，在制作多量子阱层之前的步骤，包括：
在衬底上利用PVD生长AlN缓冲层；其中，AlN缓冲层的生长温度为400℃-650℃，溅射功率为2000W-4000W，压力为1torr-10torr，AlN缓冲层的厚度为15nm-50nm；
在MOCVD中，在氢气气氛下对AlN缓冲层进行原位退火处理；其中，退火温度为1000℃-1200℃，退火压力为150Torr-500Torr，退火时间为5min-10min；
在所述AlN缓冲层之上生长非掺杂GaN层；其中，生长温度为1050℃-1200℃，生长压力为100Torr-300Torr，生长厚度为1.0μm-3.0μm；
在所述非掺杂GaN层之上生长Si掺杂的GaN层；其中，生长温度为1100℃-1200℃，生长压力为100Torr-300Torr，生长厚度为1.0μm-3.0μm，Si掺杂浓度为10×1019atoms/cm3-10×1020atoms/cm3。
在本实施例当中，在所述N型掺杂GaN层之上制作周期性交叠的多量子阱层时，所述多量子阱层中每一周期的制作，均包括：
设定生长温度为400℃-600℃，设定生长压力为第一生长压力，在所述N型掺杂GaN层上制作得到InSb间隔层；
调节所述生长温度至700℃-850℃，调节生长压力至第二生长压力，在所述InSb间隔层上制作得到InGaN阱层；
调节所述生长温度至600℃-750℃，调节生长压力至第三生长压力，在所述InGaN阱层上制作得到AlSb盖帽层；其中，所述AlSb盖帽层的生长温度小于所述InGaN阱层的生长温度；
调节所述生长温度至850℃-950℃，调节生长压力至第四生长压力，在所述AlSb盖帽层上制作得到GaN垒层。
示例而言，在所述N型掺杂GaN层之上制作周期性交叠的多量子阱层时，所述多量子阱层中每一周期的制作，均包括：
设定生长温度为400℃，以及设定生长压力为50Torr，在所述N型掺杂GaN层上制作得到InSb间隔层；
调节所述生长温度至750℃，调节所述生长压力至100Torr，在所述InSb间隔层上制作得到InGaN阱层；
调节所述生长温度至700℃，调节所述生长压力至50Torr，在所述InGaN阱层上制作得到AlSb盖帽层；
调节所述生长温度至900℃，调节所述生长压力至100Torr，在所述AlSb盖帽层上制作得到GaN垒层。
采用上述步骤，即可得到多量子阱层的单个周期，在本实施例当中，多量子阱层的周期数为5次，循环上述步骤5次，即可得到5个周期依次交叠的多量子阱层。
在本实施例当中，在进行多量子阱层的制作时，以三甲基铝（TMAl）、三甲基镓或三乙基镓（TMGa或TEGa）、三甲基铟（TMIn）作为Ⅲ族源的前驱体，以氨气、三甲基锑（TMSb）作为Ⅴ族源的前驱体，以硅烷作为N型掺杂剂的前驱体，以二茂镁作为P型掺杂剂的前驱体，以氮气与氢气作为载气。
另外，在N型掺杂GaN层上制作得到包含InSb间隔层、InGaN阱层、AlSb盖帽层、GaN垒层的多量子阱层之后，本实施例当中制作外延层的步骤，还包括：
在所述多量子阱层中最后一个周期的GaN垒层上生长电子阻挡层；其中，生长温度为950℃-1050℃，生长压力为50Torr-100Torr，所述电子阻挡层为AlGaN，Al组分为0.1-0.5；
在所述电子阻挡层之上生长P型掺杂GaN层；其中，生长温度为900℃-1050℃，生长压力为100Torr-600Torr，生长厚度为30nm-100nm，所述P型掺杂GaN层中Mg元素的掺杂浓度为1×1019atoms/cm3-1×1020atoms/cm3；
在所述P型掺杂GaN层之上生长接触层；其中，生长温度为900℃-1050℃，生长压力为100Torr-300Torr，生长厚度为10nm-50nm，所述接触层为P型Mg掺杂，Mg元素的掺杂浓度为1×1019atoms/cm3-1×1020atoms/cm3。
在外延层生长结束后，将反应腔温度降低，在氮气气氛中退火处理，退火温度为650℃-850℃，退火处理5min-15min，降至室温则外延生长结束。
在本实施例当中，通过制作InSb间隔层、InGaN阱层、AlSb盖帽层与GaN垒层周期性交叠的多量子阱层，通过插入InSb间隔层和AlSb盖帽层，提高多量子阱层中In组分掺入的均匀性，从而改善了发光波长的均匀性，降低了阱垒之间的应力，提升了量子阱的发光效率，相较于现有技术中通过调节缓冲层的翘曲来控制多量子阱层的翘曲，本实施例所示方法能够使得层与层之间的波长均匀性对翘曲依赖比较小，能够有效扩大工艺窗口。
具体而言，本实施例通过在InGaN阱层下方生长InSb间隔层，通常在InGaN/GaN阱垒界面的In组分会受到扩散、散射、极化效应等方式的影响，这些方式的影响往往会导致In组分分布不均匀，当插入InSb间隔层，此时受到影响的是InSb间隔层中的In组分，InSb间隔层充当界面耗尽层作用，而在InSb间隔层上生长InGaN阱层时，InGaN阱层中的In组分则不会被影响，提高了InGaN阱层中的In组分均匀性，且由于InSb间隔层的生长温度偏低，可以释放外延层中底层材料积累的应力。
然后在InGaN阱层上方生长AlSb盖帽层，通常由于InGaN阱层生长完会接着生长温度相对较高的垒层，在生长温度相对较高的GaN垒层时会导致InGaN阱层中的In组分析出，而In组分的析出并非均匀析出，这也会导致InGaN阱层中的In组分分布不均匀，当在InGaN阱层上方生长AlSb盖帽层时，可以避免In组分受高温垒层影响，因为AlSb盖帽层的生长温度低于InGaN阱层的生长温度，InGaN阱层被低温AlSb盖帽层隔离，不会受到高温垒层的影响，且AlSb的禁带宽度为1.6eV，远小于垒层GaN（3.4eV）的禁带宽度，当InGaN阱层中In组分为58%（对应禁带宽度约1.59eV）时，可以与AlSb进行很好的匹配，通常绿光量子阱InGaN中的In组分为30%-50%之间，也就是说绿光量子阱InGaN层的禁带宽度为1.2eV-1.6eV之间，与AlSb盖帽层非常接近，可降低阱垒之间的因晶格失配产生的应力。
本实施例还提供了一种Micro-LED芯片，其为微尺寸芯片，该Micro-LED芯片采用了本实施例当中所示的发光二极管外延片，能够有效提升芯片的发光效率，提升芯片产出，降低了芯片的制作成本。
对采用本实施例当中所示发光二极管外延片制作得到的Micro-LED芯片进行芯片测试，制作得到的芯片尺寸为9×11mil，测试电流为60mA，测试得到芯片的亮度为1416mcd，电压为3.33V，ESD-6kV为94.2%，发光波长为525.2nm，发光波长均匀性为1.61nm。
实施例二
本发明的第二实施例同样提供了一种发光二极管外延片，本实施例当中所示外延片与第一实施例当中所示外延片在制作过程基本相似，不同之处在于：
在本实施例当中，多量子阱层每一周期在生长过程中，InSb间隔层的生长温度为500℃。
对采用本实施例当中所示发光二极管外延片制作得到的Micro-LED芯片进行芯片测试，制作得到的芯片尺寸为9×11mil，测试电流为60mA，测试得到芯片的亮度为1487mcd，电压为3.29V，ESD-6kV为95.8%，发光波长为524.9nm，发光波长均匀性为1.37nm。
实施例三
本发明的第三实施例同样提供了一种发光二极管外延片，本实施例当中所示外延片与第一实施例当中所示外延片在制作过程基本相似，不同之处在于：
在本实施例当中，多量子阱层每一周期在生长过程中，InSb间隔层的生长温度为600℃。
对采用本实施例当中所示发光二极管外延片制作得到的Micro-LED芯片进行芯片测试，制作得到的芯片尺寸为9×11mil，测试电流为60mA，测试得到芯片的亮度为1476mcd，电压为3.30V，ESD-6kV为96.0%，发光波长为525.1nm，发光波长均匀性为1.47nm。
实施例四
本发明的第四实施例同样提供了一种发光二极管外延片，本实施例当中所示外延片与第二实施例当中所示外延片在制作过程基本相似，不同之处在于：
在本实施例当中，多量子阱层每一周期中，InSb间隔层的厚度为0.5nm。
对采用本实施例当中所示发光二极管外延片制作得到的Micro-LED芯片进行芯片测试，制作得到的芯片尺寸为9×11mil，测试电流为60mA，测试得到芯片的亮度为1470mcd，电压为3.32V，ESD-6kV为95.5%，发光波长为525.4nm，发光波长均匀性为1.52nm。
实施例五
本发明的第五实施例同样提供了一种发光二极管外延片，本实施例当中所示外延片与第二实施例当中所示外延片在制作过程基本相似，不同之处在于：
在本实施例当中，多量子阱层每一周期中，InSb间隔层的厚度为1.5nm。
对采用本实施例当中所示发光二极管外延片制作得到的Micro-LED芯片进行芯片测试，制作得到的芯片尺寸为9×11mil，测试电流为60mA，测试得到芯片的亮度为1553mcd，电压为3.23V，ESD-6kV为95.5%，发光波长为525.2nm，发光波长均匀性为1.21nm。
实施例六
本发明的第六实施例同样提供了一种发光二极管外延片，本实施例当中所示外延片与第二实施例当中所示外延片在制作过程基本相似，不同之处在于：
在本实施例当中，多量子阱层每一周期中，InSb间隔层的厚度为2.5nm。
对采用本实施例当中所示发光二极管外延片制作得到的Micro-LED芯片进行芯片测试，制作得到的芯片尺寸为9×11mil，测试电流为60mA，测试得到芯片的亮度为1529mcd，电压为3.20V，ESD-6kV为95.1%，发光波长为525.0nm，发光波长均匀性为1.26nm。
实施例七
本发明的第七实施例同样提供了一种发光二极管外延片，本实施例当中所示外延片与第二实施例当中所示外延片在制作过程基本相似，不同之处在于：
在本实施例当中，多量子阱层每一周期在生长过程中，AlSb盖帽层的生长温度为650℃。
对采用本实施例当中所示发光二极管外延片制作得到的Micro-LED芯片进行芯片测试，制作得到的芯片尺寸为9×11mil，测试电流为60mA，测试得到芯片的亮度为1647mcd，电压为3.17V，ESD-6kV为96.5%，发光波长为525.1nm，发光波长均匀性为1.00nm。
实施例八
本发明的第八实施例同样提供了一种发光二极管外延片，本实施例当中所示外延片与第二实施例当中所示外延片在制作过程基本相似，不同之处在于：
在本实施例当中，多量子阱层每一周期在生长过程中，AlSb盖帽层的生长温度为600℃。
对采用本实施例当中所示发光二极管外延片制作得到的Micro-LED芯片进行芯片测试，制作得到的芯片尺寸为9×11mil，测试电流为60mA，测试得到芯片的亮度为1625mcd，电压为3.15V，ESD-6kV为94.7%，发光波长为525.3nm，发光波长均匀性为1.05nm。
实施例九
本发明的第九实施例同样提供了一种发光二极管外延片，本实施例当中所示外延片与第二实施例当中所示外延片在制作过程基本相似，不同之处在于：
在本实施例当中，多量子阱层每一周期在生长过程中，AlSb盖帽层的生长温度为750℃。
对采用本实施例当中所示发光二极管外延片制作得到的Micro-LED芯片进行芯片测试，制作得到的芯片尺寸为9×11mil，测试电流为60mA，测试得到芯片的亮度为1589mcd，电压为3.22V，ESD-6kV为96.9%，发光波长为524.8nm，发光波长均匀性为1.10nm。
实施例十
本发明的第十实施例同样提供了一种发光二极管外延片，本实施例当中所示外延片与第七实施例当中所示外延片在制作过程基本相似，不同之处在于：
在本实施例当中，多量子阱层每一周期中，AlSb盖帽层的厚度为1.0nm。
对采用本实施例当中所示发光二极管外延片制作得到的Micro-LED芯片进行芯片测试，制作得到的芯片尺寸为9×11mil，测试电流为60mA，测试得到芯片的亮度为1755mcd，电压为3.13V，ESD-6kV为97.3%，发光波长为525.0nm，发光波长均匀性为0.84nm。
实施例十一
本发明的第十一实施例同样提供了一种发光二极管外延片，本实施例当中所示外延片与第七实施例当中所示外延片在制作过程基本相似，不同之处在于：
在本实施例当中，多量子阱层每一周期中，AlSb盖帽层的厚度为1.5nm。
对采用本实施例当中所示发光二极管外延片制作得到的Micro-LED芯片进行芯片测试，制作得到的芯片尺寸为9×11mil，测试电流为60mA，测试得到芯片的亮度为1698mcd，电压为3.15V，ESD-6kV为97.4%，发光波长为525.1nm，发光波长均匀性为0.89nm。
实施例十二
本发明的第十二实施例同样提供了一种发光二极管外延片，本实施例当中所示外延片与第七实施例当中所示外延片在制作过程基本相似，不同之处在于：
在本实施例当中，多量子阱层每一周期中，AlSb盖帽层的厚度为2.0nm。
对采用本实施例当中所示发光二极管外延片制作得到的Micro-LED芯片进行芯片测试，制作得到的芯片尺寸为9×11mil，测试电流为60mA，测试得到芯片的亮度为1655mcd，电压为3.17V，ESD-6kV为97.5%，发光波长为525.2nm，发光波长均匀性为0.95nm。
对比例一
本发明的第一对比例提供了一种发光二极管外延片，其中，多量子阱层仅包括InGaN阱层与GaN垒层，不包括任何形式的间隔层与盖帽层。
对采用本对比例当中所示发光二极管外延片制作得到的Micro-LED芯片进行芯片测试，制作得到的芯片尺寸为9×11mil，测试电流为60mA，测试得到芯片的亮度为1350mcd，电压为3.38V，ESD-6kV为94.3%，发光波长为525.1nm，发光波长均匀性为2.10nm。
对比例二
本发明的第二对比例同样提供了一种发光二极管外延片，其中，多量子阱层包括InGaN阱层与GaN垒层，还包括GaN材料制成的盖帽层，不包括任何形式的间隔层。
对采用本对比例当中所示发光二极管外延片制作得到的Micro-LED芯片进行芯片测试，制作得到的芯片尺寸为9×11mil，测试电流为60mA，测试得到芯片的亮度为1458mcd，电压为3.31V，ESD-6kV为95.2%，发光波长为525.3nm，发光波长均匀性为1.57nm。
表1为本发明与对比例中多量子阱层的结构对比表。
表1
表2为本发明实施例一至实施例十二中多量子阱层的参数对照表。
表2
表3为本实施例一至实施例十二以及对比例一至对比例二的芯片效果对比表。
表3
根据表1-表3可知，基于本发明实施例当中所示多量子阱层进行芯片制作，能够使得其发光波长均匀性较好，如实施例十所示其发光波长均匀性仅为0.84nm，则LED芯片的发光波长良率与发光效率较高，而在基于其它形式的多量子阱层进行芯片制作时，如对比例一所示，其发光波长均匀性达到2.10nm，则发光波长均匀性较差，从而导致LED的发光波长良率和发光效率偏低。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体与详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形与改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种发光二极管外延片的制备方法，其特征在于，所述制备方法包括：
提供一衬底；
在所述衬底之上制作外延层，所述外延层包括N型掺杂GaN层；
在所述N型掺杂GaN层之上制作周期性交叠的多量子阱层；
其中，所述多量子阱层包括依次层叠的InSb间隔层、InGaN阱层、AlSb盖帽层与GaN垒层；
在所述N型掺杂GaN层之上制作周期性交叠的多量子阱层时，所述多量子阱层中每一周期的制作，均包括：
设定生长温度为400℃-600℃，设定生长压力为第一生长压力，在所述N型掺杂GaN层上制作得到InSb间隔层；
调节所述生长温度至700℃-850℃，调节生长压力至第二生长压力，在所述InSb间隔层上制作得到InGaN阱层；
调节所述生长温度至600℃-750℃，调节生长压力至第三生长压力，在所述InGaN阱层上制作得到AlSb盖帽层；其中，所述AlSb盖帽层的生长温度小于所述InGaN阱层的生长温度；
调节所述生长温度至850℃-950℃，调节生长压力至第四生长压力，在所述AlSb盖帽层上制作得到GaN垒层。
2.根据权利要求1所述的发光二极管外延片的制备方法，其特征在于，所述第一生长压力为50Torr-100Torr，所述第二生长压力为50Torr-200Torr，所述第三生长压力为50Torr-100Torr，所述第四生长压力为50Torr-200Torr。
3.根据权利要求1所述的发光二极管外延片的制备方法，其特征在于，在所述衬底之上制作外延层时，制备所述多量子阱层之前，所述制备方法包括：
在所述衬底上依次制作AlN缓冲层、非掺杂GaN层与N型掺杂GaN层。
4.根据权利要求3所述的发光二极管外延片的制备方法，其特征在于，在所述衬底上依次制作AlN缓冲层、非掺杂GaN层与N型掺杂GaN层，具体包括：
在衬底上利用PVD生长AlN缓冲层；其中，AlN缓冲层的生长温度为400℃-650℃，溅射功率为2000W-4000W，压力为1torr-10torr，AlN缓冲层的厚度为15nm-50nm；
在MOCVD中，在氢气气氛下对AlN缓冲层进行原位退火处理；其中，退火温度为1000℃-1200℃，退火压力为150Torr-500Torr，退火时间为5min-10min；
在所述AlN缓冲层之上生长非掺杂GaN层；其中，生长温度为1050℃-1200℃，生长压力为100Torr-300Torr，生长厚度为1.0μm-3.0μm；
在所述非掺杂GaN层之上生长Si掺杂的GaN层；其中，生长温度为1100℃-1200℃，生长压力为100Torr-300Torr，生长厚度为1.0μm-3.0μm，Si掺杂浓度为10×1019atoms/cm3-10×1020atoms/cm3。
5.根据权利要求1所述的发光二极管外延片的制备方法，其特征在于，在制备所述多量子阱层之后，所述制备方法包括：
在所述多量子阱层上依次制作电子阻挡层、P型掺杂GaN层与接触层。
6.根据权利要求5所述的发光二极管外延片的制备方法，其特征在于，在所述多量子阱层上依次制作电子阻挡层、P型掺杂GaN层与接触层，具体包括：
在所述多量子阱层中最后一个周期的GaN垒层上生长电子阻挡层；其中，生长温度为950℃-1050℃，生长压力为50Torr-100Torr，所述电子阻挡层为AlGaN，Al组分为0.1-0.5；
在所述电子阻挡层之上生长P型掺杂GaN层；其中，生长温度为900℃-1050℃，生长压力为100Torr-600Torr，生长厚度为30nm-100nm，所述P型掺杂GaN层中Mg元素的掺杂浓度为1×1019atoms/cm3-1×1020atoms/cm3；
在所述P型掺杂GaN层之上生长接触层；其中，生长温度为900℃-1050℃，生长压力为100Torr-300Torr，生长厚度为10nm-50nm，所述接触层为P型Mg掺杂，Mg元素的掺杂浓度为1×1019atoms/cm3-1×1020atoms/cm3。
7.一种发光二极管外延片，其特征在于，所述外延片由权利要求1-6任一项所述的制备方法制备得到，所述外延片包括：
衬底，以及设于所述衬底之上的外延层，所述外延层包括多量子阱层；
其中，所述多量子阱层为周期性交叠结构，所述多量子阱层的每一周期均包括依次层叠的InSb间隔层、InGaN阱层、AlSb盖帽层与GaN垒层。
8.根据权利要求7所述的发光二极管外延片，其特征在于，所述多量子阱层的周期数为5-12个；
所述多量子阱层的单个周期中，所述InSb间隔层与所述AlSb盖帽层的厚度均为0.5nm-2.0nm，所述InGaN阱层的厚度为3.0nm-4.0nm，所述GaN垒层的厚度为8.0nm-20nm；
其中，所述InGaN阱层中，In组分为0.1-0.6。
9.根据权利要求7所述的发光二极管外延片，其特征在于，所述外延片还包括依次层叠于所述衬底之上的AlN缓冲层、非掺杂GaN层与N型掺杂GaN层，所述多量子阱层设于所述N型掺杂GaN层之上；
以及依次层叠于所述多量子阱层之上的电子阻挡层、P型掺杂GaN层与接触层。
10.一种Micro-LED芯片，其特征在于，包括权利要求7-9任一项所述的发光二极管外延片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311729892.4A CN117410402B (zh) | 2023-12-15 | 2023-12-15 | 一种发光二极管外延片及其制备方法、Micro-LED芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311729892.4A CN117410402B (zh) | 2023-12-15 | 2023-12-15 | 一种发光二极管外延片及其制备方法、Micro-LED芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117410402A true CN117410402A (zh) | 2024-01-16 |
| CN117410402B CN117410402B (zh) | 2024-03-22 |
Family
ID=89500437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311729892.4A Active CN117410402B (zh) | 2023-12-15 | 2023-12-15 | 一种发光二极管外延片及其制备方法、Micro-LED芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117410402B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117637944A (zh) * | 2024-01-25 | 2024-03-01 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及其制备方法、led芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018040123A1 (zh) * | 2016-08-29 | 2018-03-08 | 华南理工大学 | 生长在铝酸镁钪衬底上的led外延片及其制备方法 |
| CN109560171A (zh) * | 2018-10-17 | 2019-04-02 | 华灿光电(苏州）有限公司 | 一种发光二极管外延片及其制备方法 |
| CN116469977A (zh) * | 2023-06-19 | 2023-07-21 | 江西兆驰半导体有限公司 | 一种多量子阱层及其制备方法、外延片及发光二极管 |
| CN116632128A (zh) * | 2023-06-01 | 2023-08-22 | 安徽格恩半导体有限公司 | 一种半导体发光元件 |
-
2023
- 2023-12-15 CN CN202311729892.4A patent/CN117410402B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018040123A1 (zh) * | 2016-08-29 | 2018-03-08 | 华南理工大学 | 生长在铝酸镁钪衬底上的led外延片及其制备方法 |
| CN109560171A (zh) * | 2018-10-17 | 2019-04-02 | 华灿光电(苏州）有限公司 | 一种发光二极管外延片及其制备方法 |
| CN116632128A (zh) * | 2023-06-01 | 2023-08-22 | 安徽格恩半导体有限公司 | 一种半导体发光元件 |
| CN116469977A (zh) * | 2023-06-19 | 2023-07-21 | 江西兆驰半导体有限公司 | 一种多量子阱层及其制备方法、外延片及发光二极管 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117637944A (zh) * | 2024-01-25 | 2024-03-01 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及其制备方法、led芯片 |
| CN117637944B (zh) * | 2024-01-25 | 2024-04-02 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及其制备方法、led芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117410402B (zh) | 2024-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115188863B (zh) | 发光二极管外延片及其制备方法 | |
| CN114975704B (zh) | 一种led外延片及制备方法 | |
| CN115458650A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116314496B (zh) | 一种高光效发光二极管外延片及其制备方法、led | |
| CN117410402B (zh) | 一种发光二极管外延片及其制备方法、Micro-LED芯片 | |
| CN116230825B (zh) | 一种氢杂质调控空穴注入层的led外延片及其制备方法 | |
| CN115881865B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115064622B (zh) | 一种复合N型GaN层、发光二极管外延片及其制备方法 | |
| CN115986018B (zh) | 一种外延片、外延片制备方法及发光二极管 | |
| CN114927601B (zh) | 一种发光二极管及其制备方法 | |
| CN115207177A (zh) | 发光二极管外延片及其制备方法 | |
| CN116344695A (zh) | 发光二极管外延片及其制备方法、led | |
| CN116190520A (zh) | 提高波长良率的led外延片及其制备方法、led芯片 | |
| CN116364825A (zh) | 复合缓冲层及其制备方法、外延片及发光二极管 | |
| CN116154072B (zh) | 调控量子阱碳杂质的led外延片及其制备方法、led | |
| CN116435424A (zh) | 一种辐射复合效率高的发光二极管外延片及其制备方法 | |
| CN115084329B (zh) | 一种应用于Si衬底上的LED外延片及其生长方法 | |
| CN116435421A (zh) | 一种GaN基LED外延片及外延生长方法、LED芯片 | |
| CN114464709A (zh) | 一种led外延片、外延生长方法及led芯片 | |
| CN117637944B (zh) | 一种发光二极管外延片及其制备方法、led芯片 | |
| CN117727849B (zh) | 一种发光二极管外延片及制备方法 | |
| CN116632134B (zh) | 一种电子阻挡层及其制备方法、外延片及发光二极管 | |
| CN116632137B (zh) | 抗静电能力改善层及其制备方法、外延片及发光二极管 | |
| CN116565087B (zh) | 一种发光二极管及制备方法 | |
| CN118099301B (zh) | 复合N型GaN层及制备方法、外延片及LED |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |