CN116632134B - 一种电子阻挡层及其制备方法、外延片及发光二极管 - Google Patents

一种电子阻挡层及其制备方法、外延片及发光二极管 Download PDF

Info

Publication number
CN116632134B
CN116632134B CN202310906427.7A CN202310906427A CN116632134B CN 116632134 B CN116632134 B CN 116632134B CN 202310906427 A CN202310906427 A CN 202310906427A CN 116632134 B CN116632134 B CN 116632134B
Authority
CN
China
Prior art keywords
layer
electron blocking
sub
epitaxial wafer
blocking sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310906427.7A
Other languages
English (en)
Other versions
CN116632134A (zh
Inventor
滕龙
霍丽艳
吴洪浩
刘兆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Qianzhao Photoelectric Co ltd
Original Assignee
Jiangxi Qianzhao Photoelectric Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Qianzhao Photoelectric Co ltd filed Critical Jiangxi Qianzhao Photoelectric Co ltd
Priority to CN202310906427.7A priority Critical patent/CN116632134B/zh
Publication of CN116632134A publication Critical patent/CN116632134A/zh
Application granted granted Critical
Publication of CN116632134B publication Critical patent/CN116632134B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种电子阻挡层及其制备方法、外延片及发光二极管,所述电子阻挡层包括周期性层叠设置的过渡层、第一电子阻挡子层以及第二电子阻挡子层;其中,所述过渡层为GaN层、第一电子阻挡子层为Ga2O3层、第二电子阻挡子层为MgO层;或所述过渡层为GaN层、第一电子阻挡子层为MgO层、第二电子阻挡子层为Ga2O3层。本发明解决了现有技术中的外延片由于内量子效率低而导致发光效率低的问题。

Description

一种电子阻挡层及其制备方法、外延片及发光二极管
技术领域
本发明涉及半导体技术领域,特别涉及一种电子阻挡层及其制备方法、外延片及发光二极管。
背景技术
发光二极管(Light-Emitting Diode,LED)是一种将电能转化为光能的半导体电子器件。当电流流过时,电子与空穴在其多量子阱内复合而发出单色光。LED作为一种高效、环保、绿色新型固态照明光源,具有低电压、低功耗、体积小、重量轻、寿命长、高可靠性、色彩丰富等优点被广泛应用于各大领域。
目前传统的LED外延片通过在多量子阱层和P型GaN层之间生长AlGaN层、AlGaN/GaN的超晶格层、AlN/GaN的超晶格层或AlN/AlGaN的超晶格层等材料作为电子阻挡层,改善电子和空穴在P型GaN层位置复合的问题。通常制备LED的过程中,在衬底表面生长U型GaN层、N型GaN层、InGaN层的量子阱层,紧接着生长AlGaN材料,最后生长P型GaN层。
然而,生长完InGaN层的量子阱层之后,紧接着生长AlGaN材料,由于晶格常数存在差异,AlGaN层的位错密度会进一步增大,使AlGaN材料出现缺陷并容易捕获电子及空穴,降低辐射复合效率,进而降低LED内量子效率。并且AlGaN材料与GaN材料晶格常数差异、Al原子在外延表面迁移率低的问题,导致后续P型GaN层材料生长过程中较多的缺陷,降低空穴的激活效率,进一步降低LED内量子效率,最终降低了外延片的发光效率。
发明内容
基于此,本发明的目的是提供一种电子阻挡层及其制备方法、外延片及发光二极管,旨在解决现有技术中的外延片由于内量子效率低而导致发光效率低的问题。
本发明实施例是这样实现的:
一方面,本发明实施例提出一种电子阻挡层,包括周期性层叠设置的过渡层、第一电子阻挡子层以及第二电子阻挡子层;
其中,所述过渡层为GaN层、第一电子阻挡子层为Ga2O3层、第二电子阻挡子层为MgO层;或
所述过渡层为GaN层、第一电子阻挡子层为MgO层、第二电子阻挡子层为Ga2O3层。
另外,根据上述提出的电子阻挡层,至少还可以具有如下的附加技术特征:
进一步的,所述电子阻挡层的厚度为9nm~300nm。
进一步的,所述GaN层、Ga2O3层的生长厚度均为1nm~10nm,所述MgO层的生长厚度为1nm~2nm。
进一步的,所述过渡层、第一电子阻挡子层以及第二电子阻挡子层的生长周期为3~100。
另一方面,本发明实施例提出一种电子阻挡层的制备方法,用于制备上述任一项所述的电子阻挡层,所述方法包括:
通入生长所需的源和载气;
按预设周期依次生长过渡层、第一电子阻挡子层以及第二电子阻挡子层以形成电子阻挡层;
其中,所述过渡层为GaN层、第一电子阻挡子层为Ga2O3层、第二电子阻挡子层为MgO层;或
所述过渡层为GaN层、第一电子阻挡子层为MgO层、第二电子阻挡子层为Ga2O3层。
进一步的,上述电子阻挡层的制备方法,其中,所述过渡层、第一电子阻挡子层以及第二电子阻挡子层的生长温度均为750℃~1200℃。
进一步的,上述电子阻挡层的制备方法,其中,所述电子阻挡层的生长压力为50torr ~200torr。
进一步的,上述电子阻挡层的制备方法,其中,所述Ga2O3层和GaN层均掺杂有Mg,Mg的掺杂浓度均为1E17 cm-3~1E20cm-3
再一方面,本发明实施例提出一种外延片,包括上述任一项所述的电子阻挡层,所述外延片还包括衬底、非掺杂GaN层、N型GaN层、多量子阱层以及p型层;
所述非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层、以及p型层依次层叠在所述衬底上。
再一方面,本发明实施例提出一种发光二极管,包括上述的外延片。
与现有技术相比,本发明实施例具有以下有益效果:
由于Ga2O3自身带隙较大(4.94eV),并且搭配了带隙为7.83eV的MgO,对比AlGaN材料的电子阻挡层,禁带宽度更宽,对电子阻挡效果更佳,提升电子空穴复合效率;
并且,Ga2O3层与GaN层的晶格失配仅2.6%,异质生长不会导致大的晶格失配,减小电子阻挡层与多量子阱层以及P型GaN层之间的应力更小,提高了生长的电子阻挡层以及P型GaN层的晶体质量,避免电子阻挡层容易出现缺陷捕获电子及空穴,降低辐射复合效率、P型GaN层较多的缺陷降低空穴的激活效率的问题,从而进一步的保证了电子及空穴复合效率。从而提升了外延片的内量子效率,最终提升了外延片的发光效率。
另外,GaN原子在衬底表面迁移率高于Al原子,电子阻挡层在衬底表面生长的组分和厚度均匀性更佳,从而改善器件亮度,电压,反向电压等光电参数的均匀性;
该电子阻挡层中Ga2O3/MgO的导带偏移量△Ec约为3.01eV,而价带偏移△Ev接近于0,提升了器件可以承受反向击穿场强的强度。
附图说明
图1为本发明一实施例当中的外延片的结构示意图;
图2为本发明一实施例当中的电子阻挡层制备方法的流程图;
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明实施例针对现有的外延片中由于内量子效率低而导致发光效率低的问题,提出了一种电子阻挡层及其制备方法、外延片及发光二极管,其中:
请参阅图1,所示为本发明一实施例当中提出的外延片的结构示意图,该外延片包括:
衬底1,依次层叠在衬底1上的非掺杂GaN层2、N型掺杂GaN层3、多量子阱层4、电子阻挡层5以及P型层6。
其中,电子阻挡层5包括周期性层叠设置的过渡层50、第一电子阻挡子层51以及第二电子阻挡子层52。
具体的,过渡层50为GaN层、第一电子阻挡子层51为Ga2O3层、第二电子阻挡子层52为MgO层;或
过渡层50为GaN层、第一电子阻挡子层51为MgO层、第二电子阻挡子层52为Ga2O3层。
可以理解的,由于Ga2O3自身带隙较大(4.94eV),并且搭配了带隙为7.83eV的MgO,对比AlGaN材料的电子阻挡层5,禁带宽度更宽,对电子阻挡效果更佳,提升电子空穴复合效率;
并且,Ga2O3层与GaN层的晶格失配仅2.6%,异质生长不会导致大的晶格失配,减小电子阻挡层5与多量子阱层4以及P型GaN层之间的应力更小,提高了生长的电子阻挡层5以及P型GaN层的晶体质量,避免电子阻挡层5容易出现缺陷捕获电子及空穴,降低辐射复合效率、P型GaN层较多的缺陷降低空穴的激活效率的问题,从而进一步的保证了电子及空穴复合效率。从而提升了外延片的内量子效率,最终提升了外延片的发光效率。
另外,GaN原子在衬底1表面迁移率高于Al原子,电子阻挡层5在衬底1表面生长的组分和厚度均匀性更佳,从而改善器件亮度,电压,反向电压等光电参数的均匀性;
该电子阻挡层5中Ga2O3/MgO的导带偏移量△Ec约为3.01eV,而价带偏移△Ev接近于0,提升了器件可以承受反向击穿场强的强度。
进一步的,生长周期越多,厚度过厚,不利于电流的纵向扩展,会导致电压偏高;厚度过低电子阻挡效果不明显,不会提高发光效率,优选的,电子阻挡层5的厚度设置为9nm~300nm,具体的,单个周期内,GaN层、Ga2O3层的生长厚度均为1nm~10nm, MgO层的生长厚度为1nm~2nm。过渡层50、第一电子阻挡子层51以及第二电子阻挡子层52的生长周期为3~100。
更进一步的,Ga2O3层和GaN层均掺杂有Mg,掺杂过高相当于杂质太多,质量会变差,形成表面缺陷,降低产品良率;掺杂过低,载流子浓度不足,电压上升,优先的,Mg的掺杂浓度均为1E17 cm-3~1E20cm-3
示例性的,本发明实施例当中的外延片除电子阻挡层5的其他层的结构以及对应的生长过程如下:
其中,衬底1可以为蓝宝石衬底、SiC衬底或者Si衬底,在本实施例当中,衬底1采用蓝宝石衬底、石墨盘作为载盘,采用设备MOCVD,以三甲基镓(TMGa)、三乙基镓(TEGa)为Ga源、氨气(NH3)为N源,H2、N2为载气,掺杂源分别是硅烷(SiH4)、三甲基铝(TMAl)和二茂镁(Cp2Mg)。
其中,在温度为1100℃的条件下,通入TMGa、NH3、H2、N2,生长厚度为3000nm的U型氮化镓层;
在温度为1070℃的条件下,通入TMGa、SiH4、NH3、H2、N2,生长厚度为2000nm的N型氮化镓层,SiH4的浓度为8E18cm-3
通入TEGa、TMIn、NH3、H2、N2(生长量子阱层时不通H2),生长厚度为140nm的多量子阱层4,其中量子阱层的生长温度为770℃,量子垒的生长温度为880℃。
请参阅图2,另一方面,本发明实施例提出的电子阻挡层的制备方法,用于制备上述的电子阻挡层,所述方法包括步骤S10。
步骤S10,通入生长所需的源和载气。
其中,TEGa作为Ga源,O2作为氧源,Cp2Mg作为镁源,氨气NH3为N源,H2、N2为载气。
步骤S11,按预设周期依次生长过渡层、第一电子阻挡子层以及第二电子阻挡子层以形成电子阻挡层。
其中,过渡层为GaN层、第一电子阻挡子层为Ga2O3层、第二电子阻挡子层为MgO层;或
过渡层为GaN层、第一电子阻挡子层为MgO层、第二电子阻挡子层为Ga2O3层。
其中,温度过低晶体质量会差;温度过高Ga原子在衬底表面的解吸附大于吸附的速率,外延层源效会变低。具体的,过渡层、第一电子阻挡子层以及第二电子阻挡子层的生长温度均为750℃~1200℃。压力太高外延层生长不平整,形成表面缺陷降低产品良率;压力太低 MOCVD设备受限,反应无法达到更低压的状态。具体的,电子阻挡层的生长压力为50torr ~200torr。
示例性的,在温度950℃的条件下,通入TEGa、NH3、H2、N2、Cp2Mg,生长厚度为1nm的GaN层,通入TEGa、氧源、NH3、H2、N2生长厚度为3nm的Ga2O3层,通入Cp2Mg、N2,生长厚度为1nm的MgO层。
具体的,在本发明一些较佳的实施例当中,为了提升MgO层的成形质量,可以对MgO层进行分层生长,其中,在温度为900℃的条件下,通入Cp2Mg、N2,后关闭Cp2Mg、N2,反应式腔力升高到250torr,通入O2,由于Mg在反应腔内有一定记忆效应O2与反应腔内的Mg形成第一层的MgO层,而增加反应室压力有助于提高薄膜厚度,后关闭O2,通入Cp2Mg、N2,Mg与剩余氧气形成第二层的MgO层,此过程同时在反应腔壁上形成MgO的钝化层,不但进一步消除反应腔内的O2残留,而且能够减少反应腔内壁的Fe元素被Mg原子置换出来的几率。
另一方面,本发明实施例提出的发光二极管,包括上述的外延片。
为了便于理解本发明,下面将参照相关实施例对本发明进行更全面的描述。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
实施例一
本发明实施例一提供一种外延片制备方法,包括:
提供一衬底;
依次生长非掺杂GaN层、N型掺杂GaN层、多量子阱层、电子阻挡层以及P型层;
生长电子阻挡层包括,按预设周期依次生长过渡层、第一电子阻挡子层以及第二电子阻挡子层。
其中,过渡层为GaN层、电子阻挡层的生长温度为900℃,电子阻挡层的生长压力为100Torr,过渡层的生长厚度为1nm,掺杂浓度为2E19 cm-3,第一电子阻挡子层为MgO,厚度为1nm,第二电子阻挡子层为Ga2O3,厚度为1nm,生长周期为7。
实施例二
本发明实施例二也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于:
第一电子阻挡子层为Ga2O3,厚度为1nm,第二电子阻挡子层为MgO,厚度为1nm,生长周期为10。
实施例三
本发明实施例三也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于:
过渡层厚度为2nm,第一电子阻挡子层为Ga2O3,厚度为1nm,第二电子阻挡子层为MgO,厚度为2nm。
实施例四
本发明实施例四也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于:
过渡层厚度为2nm,第一电子阻挡子层为Ga2O3,厚度为2nm,第二电子阻挡子层为MgO,厚度为1nm。
实施例五
本发明实施例五也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于:
电子阻挡层的生长温度为1000℃。
实施例六
本发明实施例六也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于:
电子阻挡层的生长压力为200Torr。
为了与本发明上述实施例进行对比,本发明实施例还提出以下对照例。
对照例一
本发明对照例一也提出一种外延片制备方法,本对照例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于:
采用现有的制备方法制备电子阻挡层,电子阻挡层为AlGaN/GaN的超晶格层。
请参阅下表一,所示为本发明上述实施例一至实施例六及对照例一对应的参数。
表一
其中,在实际应用当中,分别采用本发明上述实施例一至实施例六、及对照例一所对应的制备方法及参数制备得到对应的外延片,并对各实施例制备得到的外延片以及对照例中制备的外延片分别进行性能测试,测试数据如下表二所示。
需要说明的是,为了保证验证结果的可靠性,本发明上述实施例一至实施例六、及对照例一对应制备外延片时除上述参数不同以外、其它都应当相同,例如外延片的每一层的制备工艺及参数都应当保持一致。
表二
结合上述表一和表二的数据可以明显看出,由于Ga2O3自身带隙较大(4.94eV),并且搭配了带隙为7.83eV的MgO,对比AlGAN材料的电子阻挡层,禁带宽度更宽,对电子阻挡效果更佳,提升电子空穴复合效率;
并且,Ga2O3层与GaN层的晶格失配仅2.6%,异质生长不会导致大的晶格失配,减小电子阻挡层与多量子阱层以及P型GaN层之间的应力,提高了生长的电子阻挡层以及P型GaN层的晶体质量,避免电子阻挡层容易出现缺陷捕获电子及空穴,降低辐射复合效率、P型GaN层较多的缺陷降低空穴的激活效率的问题,从而进一步的保证了电子及空穴复合效率。从而提升了外延片的内量子效率,最终提升了外延片的发光效率。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种电子阻挡层,其特征在于,包括周期性层叠设置在多量子阱层上的过渡层、第一电子阻挡子层以及第二电子阻挡子层,所述第二电子阻挡子层上层叠有p型层;
其中,所述多量子阱层当中的量子阱层为InGaN层,所述p型层为p型 GaN 层,
所述过渡层为GaN层、第一电子阻挡子层为MgO层、第二电子阻挡子层为Ga2O3层,所述Ga2O3层和GaN层均掺杂有Mg,Mg的掺杂浓度均为1E17 cm-3~1E20cm-3,单个周期内,所述GaN层、Ga2O3层的生长厚度均为1nm~10nm,所述MgO层的生长厚度为1nm~2nm。
2.根据权利要求1所述的电子阻挡层,其特征在于,所述电子阻挡层的厚度为9nm~300nm。
3.根据权利要求1所述的电子阻挡层,其特征在于,所述过渡层、第一电子阻挡子层以及第二电子阻挡子层的生长周期为3~100。
4.一种电子阻挡层的制备方法,其特征在于,用于制备权利要求1至3中任一项所述的电子阻挡层,所述方法包括:
通入生长所需的源和载气;
按预设周期依次生长过渡层、第一电子阻挡子层以及第二电子阻挡子层以形成电子阻挡层;
所述过渡层为GaN层、第一电子阻挡子层为MgO层、第二电子阻挡子层为Ga2O3层。
5.根据权利要求4所述的电子阻挡层的制备方法,其特征在于,所述过渡层、第一电子阻挡子层以及第二电子阻挡子层的生长温度均为750℃~1200℃。
6.根据权利要求4所述的电子阻挡层的制备方法,其特征在于,所述电子阻挡层的生长压力为50torr ~200torr。
7.一种外延片,其特征在于,包括权利要求1至3中任一项所述的电子阻挡层,所述外延片还包括衬底、非掺杂GaN层、N型GaN层、多量子阱层以及p型层;
所述非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层、以及p型层依次层叠在所述衬底上,所述多量子阱层当中的量子阱层为 InGaN 层,所述 p 型层为 p 型 GaN 层。
8.一种发光二极管,其特征在于,包括权利要求7中所述的外延片。
CN202310906427.7A 2023-07-24 2023-07-24 一种电子阻挡层及其制备方法、外延片及发光二极管 Active CN116632134B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310906427.7A CN116632134B (zh) 2023-07-24 2023-07-24 一种电子阻挡层及其制备方法、外延片及发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310906427.7A CN116632134B (zh) 2023-07-24 2023-07-24 一种电子阻挡层及其制备方法、外延片及发光二极管

Publications (2)

Publication Number Publication Date
CN116632134A CN116632134A (zh) 2023-08-22
CN116632134B true CN116632134B (zh) 2023-10-10

Family

ID=87592439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310906427.7A Active CN116632134B (zh) 2023-07-24 2023-07-24 一种电子阻挡层及其制备方法、外延片及发光二极管

Country Status (1)

Country Link
CN (1) CN116632134B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101707231A (zh) * 2009-07-06 2010-05-12 中国科学院长春光学精密机械与物理研究所 一种实现高效电致发光和低阈值激光的新方法
CN108140695A (zh) * 2015-09-17 2018-06-08 晶体公司 包含二维空穴气体的紫外发光器件
TW202044608A (zh) * 2018-12-31 2020-12-01 美商納諾光子公司 包含電洞傳遞層之量子點發光二極體
CN113410353A (zh) * 2021-04-29 2021-09-17 华灿光电(浙江)有限公司 提高发光效率的发光二极管外延片及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020121381A1 (ja) * 2018-12-10 2020-06-18 シャープ株式会社 発光素子、発光デバイス

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101707231A (zh) * 2009-07-06 2010-05-12 中国科学院长春光学精密机械与物理研究所 一种实现高效电致发光和低阈值激光的新方法
CN108140695A (zh) * 2015-09-17 2018-06-08 晶体公司 包含二维空穴气体的紫外发光器件
TW202044608A (zh) * 2018-12-31 2020-12-01 美商納諾光子公司 包含電洞傳遞層之量子點發光二極體
CN113410353A (zh) * 2021-04-29 2021-09-17 华灿光电(浙江)有限公司 提高发光效率的发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
CN116632134A (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
CN109119515B (zh) 一种发光二极管外延片及其制造方法
CN108091740A (zh) 一种发光二极管外延片及其制造方法
CN108461592A (zh) 一种发光二极管外延片及其制造方法
CN116525735B (zh) 一种发光二极管外延片及制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN217641376U (zh) 一种led外延片及led芯片
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN115911202A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115207177A (zh) 发光二极管外延片及其制备方法
CN114883460A (zh) 发光二极管外延片及其制备方法
CN109411573A (zh) 一种led外延结构生长方法
CN116504895A (zh) 发光二极管外延片及其制备方法、led
US8278129B2 (en) Manufacturing method of nitride semi-conductor layer, and a nitride semi-conductor light emitting device with its manufacturing method
CN117476827B (zh) 一种低接触电阻的发光二极管的外延片及其制备方法
CN117410402B (zh) 一种发光二极管外延片及其制备方法、Micro-LED芯片
CN113161453B (zh) 发光二极管外延片及其制造方法
CN108281519B (zh) 一种发光二极管外延片及其制造方法
CN117712254A (zh) 一种高光效的发光二极管外延片及其制备方法
CN116014041B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN115084329B (zh) 一种应用于Si衬底上的LED外延片及其生长方法
CN109638114B (zh) 一种发光二极管外延片及其制备方法
CN218351492U (zh) 外延片及发光二极管
CN116632134B (zh) 一种电子阻挡层及其制备方法、外延片及发光二极管
CN116632137B (zh) 抗静电能力改善层及其制备方法、外延片及发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant