CN116469977A - 一种多量子阱层及其制备方法、外延片及发光二极管 - Google Patents

一种多量子阱层及其制备方法、外延片及发光二极管 Download PDF

Info

Publication number
CN116469977A
CN116469977A CN202310724056.0A CN202310724056A CN116469977A CN 116469977 A CN116469977 A CN 116469977A CN 202310724056 A CN202310724056 A CN 202310724056A CN 116469977 A CN116469977 A CN 116469977A
Authority
CN
China
Prior art keywords
layer
quantum well
growth
well layer
spacing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310724056.0A
Other languages
English (en)
Inventor
刘春杨
吕蒙普
胡加辉
金从龙
顾伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310724056.0A priority Critical patent/CN116469977A/zh
Publication of CN116469977A publication Critical patent/CN116469977A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供一种多量子阱层及其制备方法、外延片及发光二极管,所述多量子阱层包括周期性层叠设置的第一间隔层、量子阱层、第二间隔层以及量子垒层;其中,所述第一间隔层为InN层、量子阱层为InGaN层、第二间隔层为BN层、量子垒层为GaN层。本发明解决了现有技术中的外延片的波长均匀性差的问题。

Description

一种多量子阱层及其制备方法、外延片及发光二极管
技术领域
本发明涉及半导体技术领域,特别涉及一种多量子阱层及其制备方法、外延片及发光二极管。
背景技术
近年来, LED(Light Emitting Diode)行业竞争激烈,而制造成本成为了企业的核心竞争力之一。为降低成本,各LED企业从早期的2寸外延转为4寸量产,现在又从4寸外延转向6寸。随着尺寸的增加,LED的波长均匀性和稳定性变差,从而导致LED的波长良率偏低。因此,如何保证LED的波长均匀性成了各大LED厂商研究的重难点。
在外延生长中,存在晶格失配导致的应力和薄膜及衬底之间热失配产生的热应力,二者相互竞争,使得外延生长过程中衬底及薄膜发生偏凹或偏凸的翘曲,在生长量子阱时,凹凸的变化幅度对衬底的温度分布产生影响,影响到In的并入,从而影响到波长,即温度的分布不均匀导致波长的分布不均匀。例如当凸的幅度较大时,衬底中心温度比边缘温度低;当凹的幅度较大时,衬底中心位置和石墨盘接触距离更近,边缘则和石墨盘距离更远,导致中心位置的温度比边缘温度高,这种凹凸变化带来的温度分布出现梯度会导致同一片外延片上不同位置波长分布差异大。除了翘曲对波长均匀性的影响,MOCVD内的流场、温场也会影响外延片的波长均匀性,但流场和温场通常在新设备装机调试稳定后就基本保持不变,流场和温场的调试一般是指新设备,量产设备的前提是具有稳定的流场和温场,故量产设备很少调试流场、温场。总之,无论是流场、温场、还是翘曲都会影响LED量子阱中的In组分分布,而LED外延片的波长均匀性最终由LED量子阱中的In组分均匀性决定。因此,需要设计生长出高In组分均匀性的量子阱。
对于全新的MOCVD设备,会先通过调整稳定的流场、温场来改善波长均匀性,但对于已经稳定量产的设备,调整流场、温场改善波长均匀性的效果微乎其微,流场、温场可以决定基本的大方向,对于像mini-LED、micro-LED对波长均匀性要求极高的产品,这种方法已经不适用。其次,调整波长均匀性最常用的方法就是调节翘曲,一般通过控制缓冲层翘曲,使外延片在量子阱生长时的翘曲尽量小,使外延片内温差减小,从而使量子阱中In组分掺入更均匀。外延生长一炉一般都是多片一起生长,由于片与片之间存在差异,调节翘曲只能调整大概的范围,不能做到每片翘曲一致,导致炉内片与片之间波长还是会存在差异。因此,目前存在的改善波长均匀性的方式依然存在改善后的外延片波长均匀性差的问题。
发明内容
基于此,本发明的目的是提供一种多量子阱层及其制备方法、外延片及发光二极管,旨在解决现有技术中的外延片波长均匀性差的问题。
本发明实施例是这样实现的:
一方面,本发明实施例提出一种多量子阱层,包括周期性层叠设置的第一间隔层、量子阱层、第二间隔层以及量子垒层;
其中,所述第一间隔层为InN层、量子阱层为InGaN层、第二间隔层为BN层、量子垒层为GaN层。
另外,根据上述提出的多量子阱层,至少还可以具有如下的附加技术特征:
进一步的,单个周期内,所述第一间隔层与第二间隔层的厚度均为0.5nm-1nm。
进一步的,单个周期内,所述量子阱层的生长厚度为3nm-4nm,所述量子垒层的生长厚度为8nm~20nm。
进一步的,所述第一间隔层、量子阱层、第二间隔层以及量子垒层的生长周期为5~12。
另一方面,本发明实施例提出一种多量子阱层的制备方法,用于制备上述任一项所述的多量子阱层,所述方法包括:
通入生长所需的源和载气;
按预设周期依次生长第一间隔层、量子阱层、第二间隔层以及量子垒层以形成多量子阱层;
其中,所述第一间隔层为InN层、量子阱层为InGaN层、第二间隔层为BN层、量子垒层为GaN层。
进一步的,上述多量子阱层的制备方法,其中,所述第一间隔层的生长温度为700℃-750℃、生长压力为50Torr~200Torr。
进一步的,上述多量子阱层的制备方法,其中,所述第二间隔层的生长温度为750℃-850℃、生长压力为50Torr~100Torr。
进一步的,上述多量子阱层的制备方法,其中,所述量子阱层的生长温度为750℃-850℃,所述量子垒层的生长温度为850℃-950℃,所述量子阱层与量子垒层的生长压力均为50Torr~200Torr。
再一方面,本发明实施例提出一种外延片,包括上述任一项所述的多量子阱层,所述外延片还包括衬底、缓冲层、未掺杂的GaN层、N型掺杂GaN层、电子阻挡层、P型掺杂GaN层以及P型GaN接触层;
所述缓冲层、未掺杂的GaN层、N型掺杂GaN层、多量子阱层、电子阻挡层、P型掺杂GaN层以及P型GaN接触层依次层叠在所述衬底上。
再一方面,本发明实施例提出一种发光二极管,包括上述所述的外延片。
与现有技术相比,本发明实施例具有以下有益效果:
通常在InGaN/GaN阱垒界面的In组分会受到扩散、散射、极化效应等方式的影响导致In组分分布不均匀的问题,通过在量子阱层下方生长InN层的第一间隔层,此时受到影响的是第一间隔层中的In组分,InN层充当界面耗尽层作用,保证InGaN层中的In组分则不会被影响,提高了量子阱层中的In组分均匀性;在量子阱层上方生长BN层的第二间隔层,通常由于InGaN层生长完会接着生长温度相对较高的量子垒层,从而会导致InGaN层的量子阱层中的In组分析出,而In组分的析出并非均匀析出,这也会导致InGaN层中的In组分分布不均匀,而宽禁带的BN相比GaN能更好的阻挡In组分的析出,从而进一步的保证量子阱中In组分的均匀性,最终保证了外延片波长均匀性。解决了现有技术中的外延片波长均匀性差的问题。
附图说明
图1为本发明一实施例当中的外延片的结构示意图;
图2为本发明一实施例当中的多量子阱层制备方法的流程图;
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明实施例针对现有的外延片波长均匀性差的问题,提出了一种多量子阱层及其制备方法、外延片及发光二极管,其中:
请参阅图1,所示为本发明一实施例当中提出的外延片的结构示意图,该外延片包括:
衬底1,依次层叠在衬底1上的缓冲层2、未掺杂的GaN层3、N型掺杂GaN层4、多量子阱层5、电子阻挡层6、P型掺杂GaN层7以及P型GaN接触层8。
其中,多量子阱层5包括周期性层叠设置的第一间隔层50、量子阱层51、第二间隔层52以及量子垒层53。
具体的,第一间隔层50为InN层、量子阱层51为InGaN层、第二间隔层52为BN层、量子垒层53为GaN层。
可以理解的,通常在InGaN/GaN阱垒界面的In组分会受到扩散、散射、极化效应等方式的影响导致In组分分布不均匀的问题,通过在量子阱层51下方生长InN层的第一间隔层50,此时受到影响的是第一间隔层50中的In组分,InN层充当界面耗尽层作用,保证InGaN层中的In组分则不会被影响,提高了量子阱层51中的In组分均匀性;在量子阱层51上方生长BN层的第二间隔层52,通常由于InGaN层生长完会接着生长温度相对较高的量子垒层,从而会导致InGaN层的量子阱层51中的In组分析出,而In组分的析出并非均匀析出,这也会导致InGaN层中的In组分分布不均匀,而宽禁带的BN相比GaN能更好的阻挡In组分的析出,从而进一步的保证量子阱层51中In组分的均匀性,最终保证了外延片波长均匀性。解决了现有技术中的外延片波长均匀性差的问题。
进一步的,InN层和BN层的厚度设置极薄,由于InN层与BN层厚度极薄,第一间隔层50、第二间隔层52处于弛豫状态,极化作用可忽略,具体的,第一间隔层50与第二间隔层52的厚度均为0.5nm-1nm,例如0.5nm、0.8nm以及1nm,避免厚度过薄,第二间隔层52起不到阻挡In组分析出的效果,厚度较厚会第一间隔层50、第二间隔层52受到极化效应的影响。
示例性的,量子阱层51的生长厚度为3nm-4nm,量子垒层53的生长厚度为8nm~20nm,第一间隔层50、量子阱层51、第二间隔层52以及量子垒层53的生长周期为5~12,从而保证多量子阱层5的晶体质量。
示例性的,本发明实施例当中的外延片除多量子阱层5的其他层的结构以及对应的生长过程如下:
其中,衬底1多采用蓝宝石Al2O3衬底;
其中,缓冲层2为AlN 层,厚度可以是15nm -50nm,在衬底上利用PVD生长缓冲层,生长温度为400℃-650℃,溅射功率为2000W ~4000W,压力为1torr ~10torr;
其中,退火完成后,温度调节至1050℃-1200℃,生长厚度在1.0微米至3.0微米的未掺杂的GaN层3,生长压力为100Torr~500Torr;
其中,未掺杂的GaN层3生长结束后,生长一层Si掺杂的N型掺杂GaN层4,厚度在1.0-3.0微米间,生长温度为1100℃-1200℃,压力为100Torr~300Torr,Si掺杂浓度为1019cm-3~1020cm-3
其中,N型掺杂GaN层4生长结束后生长多量子阱层5;
其中,多量子阱层5生长完后长AlGaN层的电子阻挡层6,生长温度为950℃~1050℃,生长压力为50Torr~100Torr,生长厚度为50nm~100nm,Al组分为0.1-0.5;
其中,电子阻挡层6生长完后生长一层P型掺杂GaN层7,厚度为30nm~200nm,生长温度为900℃~1050℃,生长压力为100Torr-600Torr,Mg掺杂浓度为1×1019cm-3~1×1020cm-3
在P型掺杂GaN层7上生长P型GaN接触层8,厚度为10nm~50nm,生长温度为900℃~1050℃,生长压力为100Torr~300Torr,Mg掺杂浓度为1×1019cm-3~1×1020cm-3
外延结构生长结束后,将反应腔温度降低,在氮气气氛中退火处理,退火温度为650℃~850℃,退火处理5~15分钟,降至室温外延生长结束。
其中,三甲基铝(TMAl)、三甲基镓或三乙基镓 (TMGa或TEGa)、三乙基硼(TEB)作为Ⅲ族源的前驱体,氨气作为Ⅴ族源的前驱体,硅烷作为N型掺杂剂的前驱体,二茂镁作为P型掺杂剂的前驱体,氮气和氢气作为载气。
请参阅图2,另一方面,本发明实施例提出的多量子阱层的制备方法,用于制备上述的多量子阱层,所述方法包括步骤S10。
步骤S10,通入生长所需的源和载气。
其中,三甲基铝(TMAl)、三甲基镓或三乙基镓 (TMGa或TEGa)、三乙基硼(TEB)作为Ⅲ族源的前驱体,氨气作为Ⅴ族源的前驱体,氮气和氢气作为载气。
步骤S11,按预设周期依次生长第一间隔层、量子阱层、第二间隔层以及量子垒层以形成多量子阱层。
所述第一间隔层为InN层、量子阱层为InGaN层、第二间隔层为BN层、量子垒层为GaN层。
具体的,第一间隔层的生长温度为700℃-750℃、生长压力为50Torr~200Torr,第二间隔层的生长温度为750℃-850℃、生长压力为50Torr~100Torr,量子阱层的生长温度为750℃-850℃,量子垒层的生长温度为850℃-950℃,量子阱层与量子垒层的生长压力均为50Torr~200Torr,其中,阻挡In组分析出的关键点不仅在于第二间隔层的厚度,生长温度也有影响,在具体实施时,第二间隔层的生长温度不高于量子阱层的生长温度,最好是采用相同温度生长,降低对量子阱层中In组分的影响。
另一方面,本发明实施例提出的发光二极管,包括上述的外延片。
为了便于理解本发明,下面将参照相关实施例对本发明进行更全面的描述。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
实施例一
本发明实施例一提供一种外延片制备方法,包括:
提供一衬底;
依次生长缓冲层、未掺杂的GaN层、N型掺杂GaN层、多量子阱层、电子阻挡层、P型掺杂GaN层以及P型GaN接触层;
生长多量子阱层包括,按预设周期依次生长第一间隔层、量子阱层、第二间隔层以及量子垒层以形成多量子阱层。
其中,第一间隔层为InN层、量子阱层为InGaN层、第二间隔层为BN层、量子垒层为GaN层,第一间隔层的生长温度为700℃、生长压力为100torr、生长厚度为1nm,第二间隔层的生长温度为800℃、生长压力为50torr、生长厚度为1 nm。
实施例二
本发明实施例二也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于:
第一间隔层的生长厚度为0.8 nm。
实施例三
本发明实施例三也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于:
第一间隔层的生长厚度为0.5 nm。
实施例四
本发明实施例四也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于:
第一间隔层和第二间隔层的生长厚度均为0.5nm。
实施例五
本发明实施例五也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于:
第一间隔层的生长厚度均为0.8nm,第二间隔层的生长厚度为0.5。
为了与本发明上述实施例进行对比,本发明实施例还提出以下对照例。
对照例一
本发明对照例一也提出一种外延片制备方法,本对照例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于:
多量子阱结构为现有的多量子阱结构,未设置第一间隔层以及第二间隔层。
请参阅下表一,所示为本发明上述实施例一至实施例五及对照例一对应的参数。
表一
其中,在实际应用当中,分别采用本发明上述实施例一至实施例五、及对照例一所对应的制备方法及参数制备得到对应的外延片,并对各实施例制备得到的外延片以及对照例中制备的外延片分别进行性能测试,测试数据如下表二所示。
需要说明的是,为了保证验证结果的可靠性,本发明上述实施例一至实施例五、及对照例一对应制备外延片时除上述参数不同以外、其它都应当相同,例如外延片的每一层的制备工艺及参数都应当保持一致。
表二
结合上述表一和表二的数据可以明显看出,通过在量子阱层下方生长InN层的第一间隔层,此时受到影响的是第一间隔层中的In组分,InN层充当界面耗尽层作用,保证InGaN层中的In组分则不会被影响,提高了量子阱层中的In组分均匀性;在量子阱层上方生长BN层的第二间隔层,通常由于InGaN层生长完会接着生长温度相对较高的量子垒层,从而会导致InGaN层的量子阱层中的In组分析出,而In组分的析出并非均匀析出,这也会导致InGaN层中的In组分分布不均匀,而宽禁带的BN相比GaN能更好的阻挡In组分的析出,从而进一步的保证量子阱中In组分的均匀性,最终保证了外延片波长均匀性。解决了现有技术中的外延片波长均匀性差的问题。
另外,结合实施例一、二、三可以明显看出,合适的第一间隔层的生长厚度对外延片的波长均匀性有明显的提升,那是由于当第一间隔层的厚度较薄时,第一间隔层处于弛豫状态,极化作用可忽略,保证量子阱层中的In组分不会被影响,而第一间隔层的厚度太厚或太薄时起不到保证量子阱层中的In组分不会被影响的作用或者晶体质量差;
结合实施例一、四、五可以明显看出,合适的第二间隔层的生长厚度对外延片的波长均匀性有明显的提升,那是由于当第一间隔层的厚度较薄时,第一间隔层处于弛豫状态,极化作用可忽略,阻挡量子阱层中的In组分的析出,第二间隔层厚度越薄对In组分分布影响越小,如果厚度过薄,则起不到阻挡In组分析出的效果。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种多量子阱层,其特征在于,包括周期性层叠设置的第一间隔层、量子阱层、第二间隔层以及量子垒层;
其中,所述第一间隔层为InN层、量子阱层为InGaN层、第二间隔层为BN层、量子垒层为GaN层,单个周期内,所述第一间隔层与第二间隔层的厚度均为0.5nm-1nm。
2.根据权利要求1所述的多量子阱层,其特征在于,单个周期内,所述量子阱层的生长厚度为3nm-4nm,所述量子垒层的生长厚度为8nm~20nm。
3.根据权利要求1所述的多量子阱层,其特征在于,所述第一间隔层、量子阱层、第二间隔层以及量子垒层的生长周期为5~12。
4.一种多量子阱层的制备方法,其特征在于,用于制备权利要求1至3中任一项所述的多量子阱层,所述方法包括:
通入生长所需的源和载气;
按预设周期依次生长第一间隔层、量子阱层、第二间隔层以及量子垒层以形成多量子阱层;
其中,所述第一间隔层为InN层、量子阱层为InGaN层、第二间隔层为BN层、量子垒层为GaN层。
5.根据权利要求4所述的多量子阱层的制备方法,其特征在于,所述第一间隔层的生长温度为700℃-750℃、生长压力为50Torr~200Torr。
6.根据权利要求4所述的多量子阱层的制备方法,其特征在于,所述第二间隔层的生长温度为750℃-850℃、生长压力为50Torr~100Torr。
7.根据权利要求4~6中任一项所述的多量子阱层的制备方法,其特征在于,所述量子阱层的生长温度为750℃-850℃,所述量子垒层的生长温度为850℃-950℃,所述量子阱层与量子垒层的生长压力均为50Torr~200Torr。
8.一种外延片,其特征在于,包括权利要求1至3中任一项所述的多量子阱层,所述外延片还包括衬底、缓冲层、未掺杂的GaN层、N型掺杂GaN层、电子阻挡层、P型掺杂GaN层以及P型GaN接触层;
所述缓冲层、未掺杂的GaN层、N型掺杂GaN层、多量子阱层、电子阻挡层、P型掺杂GaN层以及P型GaN接触层依次层叠在所述衬底上。
9.一种发光二极管,其特征在于,包括权利要求8中所述的外延片。
CN202310724056.0A 2023-06-19 2023-06-19 一种多量子阱层及其制备方法、外延片及发光二极管 Pending CN116469977A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310724056.0A CN116469977A (zh) 2023-06-19 2023-06-19 一种多量子阱层及其制备方法、外延片及发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310724056.0A CN116469977A (zh) 2023-06-19 2023-06-19 一种多量子阱层及其制备方法、外延片及发光二极管

Publications (1)

Publication Number Publication Date
CN116469977A true CN116469977A (zh) 2023-07-21

Family

ID=87179270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310724056.0A Pending CN116469977A (zh) 2023-06-19 2023-06-19 一种多量子阱层及其制备方法、外延片及发光二极管

Country Status (1)

Country Link
CN (1) CN116469977A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117410402A (zh) * 2023-12-15 2024-01-16 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、Micro-LED芯片

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107319A (ja) * 1996-10-02 1998-04-24 Showa Denko Kk 窒化物化合物半導体素子
JP2000208875A (ja) * 1999-01-14 2000-07-28 Fujitsu Ltd 多重量子井戸構造半導体発光素子
JP2002280673A (ja) * 2001-03-15 2002-09-27 Sony Corp 半導体発光素子
US20030235224A1 (en) * 2002-06-19 2003-12-25 Ohlander Ulf Roald Strained quantum-well structure having ternary-alloy material in both quantum-well layers and barrier layers
JP2007266571A (ja) * 2006-02-28 2007-10-11 Mitsubishi Cable Ind Ltd Ledチップ、その製造方法および発光装置
JP2007311619A (ja) * 2006-05-19 2007-11-29 Hitachi Cable Ltd 窒化物半導体発光ダイオード
CN101359710A (zh) * 2008-09-25 2009-02-04 上海蓝光科技有限公司 一种绿光发光二极管的制造方法
CN204696142U (zh) * 2015-05-14 2015-10-07 上海世湖材料科技有限公司 一种InGaN/GaN量子阱界面中断生长外延结构
US9312434B1 (en) * 2014-12-12 2016-04-12 Tianjin Sanan Optoelectronics Co., Ltd. Light-emitting diode fabrication method
WO2016057403A1 (en) * 2014-10-06 2016-04-14 Wisconsin Alumni Research Foundation Hybrid heterostructure light-emitting devices
CN109065679A (zh) * 2018-06-29 2018-12-21 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
US20200287078A1 (en) * 2019-03-06 2020-09-10 Bolb Inc. Heterostructure and light-emitting device employing the same
CN112366257A (zh) * 2020-09-27 2021-02-12 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107319A (ja) * 1996-10-02 1998-04-24 Showa Denko Kk 窒化物化合物半導体素子
JP2000208875A (ja) * 1999-01-14 2000-07-28 Fujitsu Ltd 多重量子井戸構造半導体発光素子
JP2002280673A (ja) * 2001-03-15 2002-09-27 Sony Corp 半導体発光素子
US20030235224A1 (en) * 2002-06-19 2003-12-25 Ohlander Ulf Roald Strained quantum-well structure having ternary-alloy material in both quantum-well layers and barrier layers
JP2007266571A (ja) * 2006-02-28 2007-10-11 Mitsubishi Cable Ind Ltd Ledチップ、その製造方法および発光装置
JP2007311619A (ja) * 2006-05-19 2007-11-29 Hitachi Cable Ltd 窒化物半導体発光ダイオード
CN101359710A (zh) * 2008-09-25 2009-02-04 上海蓝光科技有限公司 一种绿光发光二极管的制造方法
WO2016057403A1 (en) * 2014-10-06 2016-04-14 Wisconsin Alumni Research Foundation Hybrid heterostructure light-emitting devices
US9312434B1 (en) * 2014-12-12 2016-04-12 Tianjin Sanan Optoelectronics Co., Ltd. Light-emitting diode fabrication method
CN204696142U (zh) * 2015-05-14 2015-10-07 上海世湖材料科技有限公司 一种InGaN/GaN量子阱界面中断生长外延结构
CN109065679A (zh) * 2018-06-29 2018-12-21 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
US20200287078A1 (en) * 2019-03-06 2020-09-10 Bolb Inc. Heterostructure and light-emitting device employing the same
CN112366257A (zh) * 2020-09-27 2021-02-12 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117410402A (zh) * 2023-12-15 2024-01-16 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、Micro-LED芯片
CN117410402B (zh) * 2023-12-15 2024-03-22 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、Micro-LED芯片

Similar Documents

Publication Publication Date Title
CN114975704B (zh) 一种led外延片及制备方法
CN115472718B (zh) 发光二极管外延片及其制备方法、发光二极管
CN110589757A (zh) 氮化铝基板及iii族氮化物层叠体
CN115472720B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN114864770A (zh) 一种硅基氮化镓外延片及其制作方法
CN116190520A (zh) 提高波长良率的led外延片及其制备方法、led芯片
CN116469977A (zh) 一种多量子阱层及其制备方法、外延片及发光二极管
CN117410402B (zh) 一种发光二极管外延片及其制备方法、Micro-LED芯片
CN114695610A (zh) 一种GaN基LED外延片、外延生长方法及LED芯片
CN115986018A (zh) 一种外延片、外延片制备方法及发光二极管
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
CN116154072B (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN116845158A (zh) 发光二极管外延片及其制备方法、led
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN116435421A (zh) 一种GaN基LED外延片及外延生长方法、LED芯片
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN114361302B (zh) 一种发光二极管外延片、发光二极管缓冲层及其制备方法
CN113571607B (zh) 高发光效率的发光二极管外延片及其制造方法
CN115020552A (zh) 一种GaN基LED外延片、外延生长方法及LED芯片
CN114784150A (zh) 深紫外发光二极管的外延片及其制备方法
CN114855273A (zh) 一种外延片制备方法、外延片以及发光二极管
CN114203871A (zh) 紫外发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination