CN115020552A - 一种GaN基LED外延片、外延生长方法及LED芯片 - Google Patents

一种GaN基LED外延片、外延生长方法及LED芯片 Download PDF

Info

Publication number
CN115020552A
CN115020552A CN202210641146.9A CN202210641146A CN115020552A CN 115020552 A CN115020552 A CN 115020552A CN 202210641146 A CN202210641146 A CN 202210641146A CN 115020552 A CN115020552 A CN 115020552A
Authority
CN
China
Prior art keywords
layer
dimensional nucleation
temperature
dimensional
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210641146.9A
Other languages
English (en)
Inventor
程龙
郑文杰
曾家明
刘春杨
胡加辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210641146.9A priority Critical patent/CN115020552A/zh
Publication of CN115020552A publication Critical patent/CN115020552A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种GaN基LED外延片、外延生长方法及LED芯片,该外延片通过在GaN基LED外延片中设置三维成核层,三维成核层包括依次层叠的第一三维成核层、三维成核温度转变层以及第二三维成核层,其中,生长第一三维成核层时的温度低于生长三维成核温度转变层和第二三维成核层的温度,在生长三维成核温度转变层时的温度逐渐递增,具体的,第一三维成核层温度较低可以有效降低成核层核密度,三维成核温度转变层可以使核的纵向生长高于横向生长发展成GaN小岛,第二三维成核层生长温度较高则会使GaN小岛横向生长加剧逐渐使GaN小岛融合,核密度降低,减少线缺陷的产生,提高GaN的晶体质量。

Description

一种GaN基LED外延片、外延生长方法及LED芯片
技术领域
本发明涉及LED技术领域,特别涉及一种GaN基LED外延片、外延生长方法及LED芯片。
背景技术
近年来,随着光效的快速提升,GaN基LED已在通用照明、显示等领域得到广泛应用。
其中,III族氮化物半导体材料主要包括GaN、InN、AlN,以及它们组成的三元或者四元合金。与前两代半导体材料相比,III族氮化物半导体材料具有电子饱和漂移速率大,介电常数小,击穿场强高,热导率高等特点。这些优良的光学和电学特性使得III-V氮化物材料在发光二极管(LED)、激光二极管(LD)、紫外光探测器等光电子器件领域具有广阔的前景,得到了广泛的应用。尤为重要的是,III族氮化物半导体材料都具有直接带隙,使其拥有极高的发光效率。通过控制合金组分,禁带宽度可以从InN的0.7eV到GaN的3.4eV再到AlN的6.2eV连续变化。这些独特的优势使III族氮化物发光器件覆盖了从红外到近紫外广泛的波长范围,是一种理想的半导体发光材料。
GaN晶体质量是影响GaN基LED的发光效率与可靠性的一个重要因素。由于GaN是InGaN量子阱生长的基础,GaN中的位错会延续至量子阱中,影响发光效率,因此获得高质量的GaN是提升InGaN晶体质量的基础。GaN与衬底之间存在较大的晶格失配,因此一般采用两步法生长GaN外延层,即首先在低温下生长GaN缓冲层,然后再升到高温生长GaN层。两步法生长GaN外延层虽然可以在一定程度上提高GaN的晶体质量,但由于在高温生长GaN,会导致岛状GaN外延层合并过快,产生较多的线缺陷。
发明内容
基于此,本发明的目的是提供一种GaN基LED外延片、外延生长方法及LED芯片,目的在于降低由岛状GaN外延层合并而产生的线缺陷,提高GaN的晶体质量。
根据本发明实施例当中的一种GaN基LED外延片,包括三维成核层,所述三维成核层包括依次层叠的第一三维成核层、三维成核温度转变层以及第二三维成核层,其中,生长所述第一三维成核层时的温度低于生长所述三维成核温度转变层和所述第二三维成核层的温度,且在生长所述第一三维成核层和所述第二三维成核层时的温度为恒温,在生长所述三维成核温度转变层时的温度逐渐递增。
进一步的,在生长所述三维成核层的过程中通入Ga源,其中,在生长所述第一三维成核层的过程中,控制Ga源流量逐渐升高。
进一步的,所述第一三维成核层、所述三维成核温度转变层以及所述第二三维成核层厚度比为1~2:1~2:1~3。
进一步的,所述三维成核层的厚度为0.5um~5um。
根据本发明实施例当中的一种LED外延片的外延生长方法,用于制备上述的GaN基LED外延片,所述外延生长方法包括:
提供一生长所需的衬底;
在衬底上依次层叠缓冲层、三维成核层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层以及P型GaN层;
生长所述三维成核层时,依次在所述缓冲层上沉积第一三维成核层、三维成核温度转变层以及第二三维成核层;
其中,生长所述第一三维成核层时的温度低于生长所述三维成核温度转变层和所述第二三维成核层的温度,且在生长所述第一三维成核层和所述第二三维成核层时的温度为恒温,在生长所述三维成核温度转变层时的温度逐渐递增。
进一步的,所述三维成核层的生长温度为950℃~1080℃,生长压力为0torr~500torr。
进一步的,在生长所述第一三维成核层的过程中,控制生长温度为第一温度,在生长所述三维成核温度转变层的过程中,控制生长温度由所述第一温度逐渐升高20℃~50℃,至第二温度,在生长所述第二三维成核层的过程中,控制生长温度为所述第二温度。
进一步的,在生长所述第一三维成核层的过程中,控制Ga源流量逐渐升高,至第一流量,并在所述第一流量下,生长所述三维成核温度转变层和所述第二三维成核层。
进一步的,所述Ga源流量为600slm~1200slm。
根据本发明实施例当中的一种LED芯片,包括上述的GaN基LED外延片。
与现有技术相比:通过在GaN基LED外延片中设置三维成核层,三维成核层包括依次层叠的第一三维成核层、三维成核温度转变层以及第二三维成核层,其中,生长第一三维成核层时的温度低于生长三维成核温度转变层和第二三维成核层的温度,在生长三维成核温度转变层时的温度逐渐递增,具体的,第一三维成核层温度较低可以有效降低成核层核密度,三维成核温度转变层可以使核的纵向生长高于横向生长发展成GaN小岛,第二三维成核层生长温度较高则会使GaN小岛横向生长加剧逐渐使GaN小岛融合,核密度降低,减少线缺陷的产生,提高GaN的晶体质量。
附图说明
图1为本发明实施例一当中的GaN基LED外延片的结构示意图;
图2为本发明实施例一当中的三维成核层的结构示意图;
图3为本发明实施例二当中的GaN基LED外延片的外延生长方法的流程图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1和图2,图1所示为本发明实施例一中的GaN基LED外延片,图2所示为三维成核层的结构示意图,GaN基LED外延片包括衬底10、以及在衬底10上依次外延生长的缓冲层20、三维成核层30、非掺杂GaN层40、N型GaN层50、多量子阱层60、电子阻挡层70以及P型GaN层80。
其中,三维成核层30为GaN层,包括依次层叠的第一三维成核层301、三维成核温度转变层302以及第二三维成核层303,且第一三维成核层301、三维成核温度转变层302以及第二三维成核层303厚度比为1~2:1~2:1~3。
示例而非限定,在本实施例一些较佳实施例当中,缓冲层20的厚度为10nm~50nm,例如为12nm、14nm、16nm等;三维成核层30的厚度为0.5um~5um,例如为1um、2um、3um等;非掺杂GaN层40的厚度为2μm~3μm,例如为2.2um、2.4um、2.6um等;N型GaN层50的厚度为2um~3um,例如为2.2um、2.4um、2.6um等;多量子阱层60的厚度为42nm~240nm,例如为100nm、120nm、140nm等;电子阻挡层70的厚度为10nm~40nm,例如为15nm、20nm、35nm等;P型GaN层80的厚度为10nm~50nm,例如为15nm、20nm、25nm等。
具体的,多量子阱层60为交替堆叠的InGaN量子阱层和AlGaN量子垒层,示例而非限定,在本实施例一些较佳实施例当中,单层InGaN量子阱层的厚度为2nm~5nm,例如为2.5nm、3nm、3.5nm等;单层AlGaN量子垒层的厚度为5nm~15nm,例如为9.5nm、10nm、11nm等,其中,多量子阱层60中量子阱层与量子垒层506的堆叠周期数为6个~12个,例如为9个,即量子阱层和量子垒层506分别有9层。
实施例二
请参阅图3,所示为本发明实施例二提出的一种GaN基LED外延片的外延生长方法,所述方法具体包括步骤S201至步骤S209,其中:
步骤S201,提供一生长所需的衬底。
其中,衬底可选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种。
具体的,衬底选用蓝宝石衬底,因为蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗和处理,高温下具有很好的稳定性。
在本实施例当中,采用中微A7 MOCVD(Metal-organic Chemical VaporDeposition金属有机气相沉积,简称MOCVD)设备,高纯H2(氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中的一种作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,三甲基铝(TMAl)作为铝源,硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂进行外延生长。
步骤S202,生长缓冲层,其生长厚度为10nm~50nm。
需要说明的是,缓冲层的材料可为AlN或GaN,在本实施例当中,选用在应用材料PVD中沉积AlN缓冲层,其厚度为15nm,采用AlN缓冲层控制晶体缺陷,改善后续生长晶体的质量,缓解衬底与外延层之间由于晶格失配和热失配引起的应力。
步骤S203,对已沉积缓冲层的蓝宝石衬底进行预处理。
具体的,将已镀完AlN缓冲层的蓝宝石衬底转入MOCVD设备中,在H2气氛进行预处理1min~10min,处理温度为1000℃~1200℃,再对蓝宝石衬底进行氮化处理,提升AlN缓冲层的晶体质量,并且可以有效提高后沉积GaN外延层的晶体质量。
步骤S204,生长三维成核层,其生长厚度为0.5um~5um。
需要说明的是,三维成核层包括依次层叠在缓冲层上的第一三维成核层、三维成核温度转变层以及第二三维成核层,且在生长三维成核层的过程中通入Ga源,Ga源流量为600slm~1200slm,其中,在生长第一三维成核层的过程中,控制Ga源流量逐渐升高,至第一流量,并在第一流量下,生长三维成核温度转变层和第二三维成核层。
具体的,三维成核层的生长温度为950℃~1080℃,生长压力为50torr~500torr,在生长第一三维成核层的过程中,控制生长温度为第一温度,在生长三维成核温度转变层的过程中,控制生长温度由第一温度逐渐升高20℃~50℃,至第二温度,在生长第二三维成核层的过程中,控制生长温度为第二温度,其中,第一三维成核层温度较低可以有效降低成核层核密度,三维成核温度转变层可以使核的纵向生长高于横向生长发展成GaN小岛,第二三维成核层生长温度较高,则会使GaN小岛横向生长加剧逐渐使GaN小岛融合,核密度降低,减少线缺陷的产生。
在本实施例当中,三维成核层厚度为2.5um,第一三维成核层,三维成核温度转变层和第二三维成核层厚度比为1:1:1,即第一三维成核层,三维成核温度转变层和第二三维成核层厚度的厚度均为0.83um,在生长三维成核层时,生长压力为150torr,在生长第一三维成核层的过程中,控制生长温度为1050℃,在生长三维成核温度转变层的过程中,控制生长温度由1050℃逐渐升高30℃,至1080℃,在生长第二三维成核层的过程中,控制生长温度为1080℃,同时,在生长第一三维成核层的过程中,控制Ga源流量从600slm逐渐升高至1000slm,并在Ga源流量为1000slm下,生长三维成核温度转变层和第二三维成核层。
步骤S205,生长非掺杂GaN层,其生长厚度为1μm~5μm。
具体的,非掺杂GaN层的生长温度为1050℃~1200℃,生长压力为100torr~600torr,在本实施例当中,非掺杂GaN层的生长温度1100℃,生长压力150torr,生长厚度2μm~3μm,在此厚度下,不仅GaN晶体质量较优,而且节省了Ga源,节约了生产成本。
步骤S206,生长N型GaN层,其生长厚度为2um~3um。
具体的,N型GaN层的生长温度为1050℃~1200℃,生长压力为100torr~600torr,其中,在生长过程中掺杂Si,Si掺杂浓度为1E19 atoms/cm3~5E19atoms/cm3,保证了N型GaN晶体质量及N型GaN层的面电阻,在本实施例当中,N型GaN层生长温度为1120℃,生长压力100torr,Si掺杂浓度为2.5E19atoms/cm3,为发光二极管提供充足的电子,保证有足够电子与空穴发生复合。
步骤S207,生长多量子阱层,其生长厚度为42nm~240nm。
其中,多量子阱层为交替堆叠的InGaN量子阱层和AlGaN量子垒层,堆叠周期数6个~12个,其中InGaN量子阱层生长温度为790℃~810℃,厚度为2nm~5nm,生长压力50torr~300torr,AlGaN量子垒层生长温度为800℃~900℃,厚度为5nm~15nm,生长压力50torr~300torr,Al组分为0.01~0.1。
具体的,多量子阱层为交替堆叠的InGaN量子阱层和AlGaN量子垒层,堆叠周期数为10个,其中InGaN量子阱生长温度为795℃,厚度为3.5nm,压力200torr,In组分为0.22,AlGaN量子垒层生长温度为855℃,厚度为9.8nm,生长压力为200torr,Al组分为0.05,多量子阱有源区为电子和空穴复合的区域,合理的结构设计可以显著增加电子和空穴波函数交叠程度,从而提高LED器件发光效率。
步骤S208,生长电子阻挡层,其生长厚度为10nm~40nm。
其中,电子阻挡层为AlxInyGa1-x-yN层,生长温度为900℃~1000℃,生长压力100torr~300torr,其中,Al组分为0.005<x<0.1,In组分浓度为0.01<y<0.2。.
具体的,电子阻挡层为AlInGaN厚度15nm,其中Al组分浓度延外延层生长方向有0.01渐变至0.05,In组分浓度为0.01,生长温度965℃,生长压力200torr,既可以有效地限制电子溢流,也可以减少对空穴的阻挡,提升空穴向量子阱的注入效率。
步骤S209,生长P型GaN层,其生长厚度为10nm~50nm。
其中,P型GaN层生长温度为900℃~1050℃,生长压力为100torr~600torr,Mg掺杂浓度为1E19 atoms/cm3~1E21 atoms/cm3
具体的,P型GaN层生长温度985℃,厚度15nm,生长压力200torr,Mg掺杂浓度2E+20atoms/cm3,Mg掺杂浓度过高会破坏晶体质量,而掺杂浓度较低则会影响空穴浓度。同时,对于含V形坑的LED结构来说,P型GaN层较高的生长温度也有利于合并V形坑,得到表面光滑的LED外延片。
本实施例制备得到的芯片,在120mA/60mA电流下测试,光电效率提升1%,其他项电学性能良好。
综上,本发明实施例当中的LED外延片的外延生长方法,通过在GaN基LED外延片中设置三维成核层,三维成核层包括依次层叠的第一三维成核层、三维成核温度转变层以及第二三维成核层,其中,生长第一三维成核层时的温度低于生长三维成核温度转变层和第二三维成核层的温度,在生长三维成核温度转变层时的温度逐渐递增,具体的,第一三维成核层温度较低可以有效降低成核层核密度,三维成核温度转变层可以使核的纵向生长高于横向生长发展成GaN小岛,第二三维成核层生长温度较高则会使GaN小岛横向生长加剧逐渐使GaN小岛融合,核密度降低,减少线缺陷的产生,提高GaN的晶体质量。
实施例三
在本实施例当中,在蓝宝石衬底上依次沉积缓冲层、三维成核层、非掺杂GaN层、多量子阱层、电子阻挡层以及P型GaN层,其中,三维成核层厚度为2.5um,第一三维成核层,三维成核温度转变层和第二三维成核层厚度比为1:1:1.5,在生长三维成核层时,生长压力为150torr,在生长第一三维成核层的过程中,控制生长温度为1050℃,在生长三维成核温度转变层的过程中,控制生长温度由1050℃逐渐升高30℃,至1080℃,在生长第二三维成核层的过程中,控制生长温度为1080℃,同时,在生长第一三维成核层的过程中,控制Ga源流量从600slm逐渐升高至1000slm,并在Ga源流量为1000slm下,生长三维成核温度转变层和第二三维成核层。
本实施例制备得到的芯片,在120mA/60mA电流下测试,光电效率提升0.8%,其他项电学性能良好。
实施例四
在本实施例当中,在蓝宝石衬底上依次沉积缓冲层、三维成核层、非掺杂GaN层、多量子阱层、电子阻挡层以及P型GaN层,其中,三维成核层厚度为2.5um,第一三维成核层,三维成核温度转变层和第二三维成核层厚度比为1:1:1,在生长三维成核层时,生长压力为150torr,在生长第一三维成核层的过程中,控制生长温度为1060℃,在生长三维成核温度转变层的过程中,控制生长温度由1060℃逐渐升高20℃,至1080℃,在生长第二三维成核层的过程中,控制生长温度为1080℃,同时,在生长第一三维成核层的过程中,控制Ga源流量从600slm逐渐升高至1000slm,并在Ga源流量为1000slm下,生长三维成核温度转变层和第二三维成核层。
本实施例制备得到的芯片,在120mA/60mA电流下测试,光电效率提升0.8%,其他项电学性能良好。
实施例五
在本实施例当中,在蓝宝石衬底上依次沉积缓冲层、三维成核层、非掺杂GaN层、多量子阱层、电子阻挡层以及P型GaN层,其中,三维成核层厚度为2.5um,第一三维成核层,三维成核温度转变层和第二三维成核层厚度比为1:1:1,在生长三维成核层时,生长压力为250torr,在生长第一三维成核层的过程中,控制生长温度为1060℃,在生长三维成核温度转变层的过程中,控制生长温度由1060℃逐渐升高20℃,至1080℃,在生长第二三维成核层的过程中,控制生长温度为1080℃,同时,在生长第一三维成核层的过程中,控制Ga源流量从600slm逐渐升高至1000slm,并在Ga源流量为1000slm下,生长三维成核温度转变层和第二三维成核层。
本实施例制备得到的芯片,在120mA/60mA电流下测试,光电效率提升0.5%,其他项电学性能良好。
实施例六
在本实施例当中,在蓝宝石衬底上依次沉积缓冲层、三维成核层、非掺杂GaN层、多量子阱层、电子阻挡层以及P型GaN层,其中,三维成核层厚度为2.5um,第一三维成核层,三维成核温度转变层和第二三维成核层厚度比为1:1:1,在生长三维成核层时,生长压力为100torr,在生长第一三维成核层的过程中,控制生长温度为1020℃,在生长三维成核温度转变层的过程中,控制生长温度由1020℃逐渐升高50℃,至1070℃,在生长第二三维成核层的过程中,控制生长温度为1070℃,同时,在生长第一三维成核层的过程中,控制Ga源流量从600slm逐渐升高至1000slm,并在Ga源流量为1000slm下,生长三维成核温度转变层和第二三维成核层。
本实施例制备得到的芯片,在120mA/60mA电流下测试,光电效率提升1.5%,其他项电学性能良好。
实施例七
在本实施例当中,在蓝宝石衬底上依次沉积缓冲层、三维成核层、非掺杂GaN层、多量子阱层、电子阻挡层以及P型GaN层,其中,三维成核层厚度为2.5um,第一三维成核层,三维成核温度转变层和第二三维成核层厚度比为1:1:1,在生长三维成核层时,生长压力为100torr,在生长第一三维成核层的过程中,控制生长温度为950℃,在生长三维成核温度转变层的过程中,控制生长温度由950℃逐渐升高50℃,至1000℃,在生长第二三维成核层的过程中,控制生长温度为1000℃,同时,在生长第一三维成核层的过程中,控制Ga源流量从600slm逐渐升高至1000slm,并在Ga源流量为1000slm下,生长三维成核温度转变层和第二三维成核层。
本实施例制备得到的芯片,在120mA/60mA电流下测试,光电效率提升1.7%,其他项电学性能良好。
分别对现有技术中的GaN基LED芯片的光电效率与本发明提出的GaN基LED芯片的光电效率进行比较,具体如表1所示:
表1
Figure BDA0003684135260000111
从表中可以看出,通过本发明提出的GaN基LED芯片与现有技术中GaN基LED芯片的光电效率相比,具有较大提升。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种GaN基LED外延片,其特征在于,包括三维成核层,所述三维成核层包括依次层叠的第一三维成核层、三维成核温度转变层以及第二三维成核层,其中,生长所述第一三维成核层时的温度低于生长所述三维成核温度转变层和所述第二三维成核层的温度,且在生长所述第一三维成核层和所述第二三维成核层时的温度为恒温,在生长所述三维成核温度转变层时的温度逐渐递增。
2.据权利要求1所述的GaN基LED外延片,其特征在于,在生长所述三维成核层的过程中通入Ga源,其中,在生长所述第一三维成核层的过程中,控制Ga源流量逐渐升高。
3.根据权利要求1所述的GaN基LED外延片,其特征在于,所述第一三维成核层、所述三维成核温度转变层以及所述第二三维成核层厚度比为1~2:1~2:1~3。
4.根据权利要求1所述的GaN基LED外延片,其特征在于,所述三维成核层的厚度为0.5um~5um。
5.一种LED外延片的外延生长方法,其特征在于,用于制备权利要求1-4任一项所述的GaN基LED外延片,所述外延生长方法包括:
提供一生长所需的衬底;
在衬底上依次层叠缓冲层、三维成核层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层以及P型GaN层;
生长所述三维成核层时,依次在所述缓冲层上沉积第一三维成核层、三维成核温度转变层以及第二三维成核层;
其中,生长所述第一三维成核层时的温度低于生长所述三维成核温度转变层和所述第二三维成核层的温度,且在生长所述第一三维成核层和所述第二三维成核层时的温度为恒温,在生长所述三维成核温度转变层时的温度逐渐递增。
6.根据权利要求5所述的LED外延片的外延生长方法,其特征在于,所述三维成核层的生长温度为950℃~1080℃,生长压力为50torr~500torr。
7.根据权利要求5所述的LED外延片的外延生长方法,其特征在于,在生长所述第一三维成核层的过程中,控制生长温度为第一温度,在生长所述三维成核温度转变层的过程中,控制生长温度由所述第一温度逐渐升高20℃~50℃,至第二温度,在生长所述第二三维成核层的过程中,控制生长温度为所述第二温度。
8.根据权利要求5所述的LED外延片的外延生长方法,其特征在于,在生长所述第一三维成核层的过程中,控制Ga源流量逐渐升高,至第一流量,并在所述第一流量下,生长所述三维成核温度转变层和所述第二三维成核层。
9.根据权利要求8所述的LED外延片的外延生长方法,其特征在于,所述Ga源流量为600slm~1200slm。
10.一种LED芯片,其特征在于,包括权利要求1-4任一项所述的GaN基LED外延片。
CN202210641146.9A 2022-06-08 2022-06-08 一种GaN基LED外延片、外延生长方法及LED芯片 Pending CN115020552A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210641146.9A CN115020552A (zh) 2022-06-08 2022-06-08 一种GaN基LED外延片、外延生长方法及LED芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210641146.9A CN115020552A (zh) 2022-06-08 2022-06-08 一种GaN基LED外延片、外延生长方法及LED芯片

Publications (1)

Publication Number Publication Date
CN115020552A true CN115020552A (zh) 2022-09-06

Family

ID=83073924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210641146.9A Pending CN115020552A (zh) 2022-06-08 2022-06-08 一种GaN基LED外延片、外延生长方法及LED芯片

Country Status (1)

Country Link
CN (1) CN115020552A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116344696A (zh) * 2023-05-26 2023-06-27 江西兆驰半导体有限公司 复合三维成核层及其制备方法、外延片及发光二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116344696A (zh) * 2023-05-26 2023-06-27 江西兆驰半导体有限公司 复合三维成核层及其制备方法、外延片及发光二极管
CN116344696B (zh) * 2023-05-26 2023-08-15 江西兆驰半导体有限公司 复合三维成核层及其制备方法、外延片及发光二极管

Similar Documents

Publication Publication Date Title
CN110718612B (zh) 发光二极管外延片及其制造方法
CN114975704B (zh) 一种led外延片及制备方法
CN114628555B (zh) 发光二极管外延片及其制备方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN116504895B (zh) 发光二极管外延片及其制备方法、led
CN114927601B (zh) 一种发光二极管及其制备方法
CN114695610B (zh) 一种GaN基LED外延片、外延生长方法及LED芯片
CN114883462A (zh) 发光二极管外延片及其制备方法
CN114883460A (zh) 发光二极管外延片及其制备方法
CN115986018A (zh) 一种外延片、外延片制备方法及发光二极管
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
WO2019149095A1 (zh) 一种GaN基LED外延结构及其制备方法
CN114551664A (zh) 一种led外延片、外延生长方法及led芯片
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN109671817A (zh) 一种发光二极管外延片及其制备方法
CN115020552A (zh) 一种GaN基LED外延片、外延生长方法及LED芯片
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN114373840A (zh) 一种发光二极管外延片及其制备方法
CN117613158B (zh) 一种GaN基LD外延结构及其制备方法
CN116525730B (zh) 一种发光二极管外延片制备方法及外延片
CN109904287A (zh) 发光二极管外延片及其生长方法
CN117457824B (zh) 一种发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination