CN116525730B - 一种发光二极管外延片制备方法及外延片 - Google Patents

一种发光二极管外延片制备方法及外延片 Download PDF

Info

Publication number
CN116525730B
CN116525730B CN202310813855.5A CN202310813855A CN116525730B CN 116525730 B CN116525730 B CN 116525730B CN 202310813855 A CN202310813855 A CN 202310813855A CN 116525730 B CN116525730 B CN 116525730B
Authority
CN
China
Prior art keywords
layer
blocking layer
defect blocking
craln
insin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310813855.5A
Other languages
English (en)
Other versions
CN116525730A (zh
Inventor
程龙
郑文杰
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310813855.5A priority Critical patent/CN116525730B/zh
Publication of CN116525730A publication Critical patent/CN116525730A/zh
Application granted granted Critical
Publication of CN116525730B publication Critical patent/CN116525730B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明涉及半导体器件技术领域,尤其涉及一种发光二极管外延片制备方法及外延片,制备方法包括:提供一衬底;在衬底上生长缓冲层;在缓冲层上生长非掺杂GaN层;在非掺杂GaN层上生长复合缺陷阻挡层;复合缺陷阻挡层包括依次生长于非掺杂GaN层上的CrAlN缺陷阻挡层、InSiN缺陷阻挡层及二维GaN层;在CrAlN缺陷阻挡层上生长InSiN缺陷阻挡层之前,先在CrAlN缺陷阻挡层上生长InN牺牲层,然后使InN牺牲层在H2气氛中经高温分解后,再在CrAlN缺陷阻挡层上生长InSiN缺陷阻挡层。采用本发明制备方法得到的外延片能够有效降低外延层缺陷密度,提高晶体质量,提升发光二极管的发光效率。

Description

一种发光二极管外延片制备方法及外延片
技术领域
本发明涉及半导体器件技术领域,尤其涉及一种发光二极管外延片制备方法及外延片。
背景技术
GaN是一种宽禁带半导体材料,在室温下其直接带隙宽度为3.39eV具有热导率高、耐高温、耐酸碱、高硬度等特性是第三代半导体的代表。这些特性使GaN基材料广泛地被用于蓝、绿、紫外发光二极管和激光器以及高温大功率器件。发光二极管是直接把电能转换成光的半导体器件同传统的光源相比具有寿命长、可靠性高、低能耗等特点。
Al2O3单晶材料带隙宽、折射率低(1.7),且在1000℃高温下不与H2发生反应,价格相对便宜,同时又能够进行大量生产,已经成为GaN外延生长最常用的衬底之一。但是Al2O3衬底与GaN之间存在较大的晶格失配和热膨胀系数失配使得GaN外延材料中产生大量的位错。这些位错可充当非辐射复合中心,使得载流子被缺陷所捕获,降低载流子寿命和迁移率,严重影响 LED 性能。
目前通常在n型GaN层前掺入一层AlGaN位错阻挡层来减少位错向多量子阱层延伸,但是这种方式只能阻挡部分刃位错,螺位错及空穴缺陷等依然会穿过外延层,导致外延层的晶体质量下降,量子阱层非辐射复合增加,降低发光二极管的光电性能。
发明内容
为了解决上述技术问题,本发明提供了一种发光二极管外延片制备方法及外延片。
本发明采用以下技术方案:一种发光二极管外延片制备方法,所述制备方法包括:
提供一衬底;
在所述衬底上生长缓冲层;
对已生长所述缓冲层的所述衬底进行预处理;
在经预处理后的所述缓冲层上生长非掺杂GaN层;
在所述非掺杂GaN层上生长复合缺陷阻挡层;所述复合缺陷阻挡层包括依次生长于所述非掺杂GaN层上的CrAlN缺陷阻挡层、InSiN缺陷阻挡层及二维GaN层;
在所述CrAlN缺陷阻挡层上生长所述InSiN缺陷阻挡层之前,先在所述CrAlN缺陷阻挡层上生长InN牺牲层,然后使所述InN牺牲层在H2气氛中经1000℃~1300℃的温度分解后,再在所述CrAlN缺陷阻挡层上生长所述InSiN缺陷阻挡层;
在所述复合缺陷阻挡层上依次生长n型GaN层、多量子阱层、电子阻挡层及p型GaN层。
本发明一实施例的发光二极管外延片制备方法,首先通过生长CrAlN缺陷阻挡层,因AlN的晶格常数较小,在非掺杂GaN层上形成一层致密的外延薄膜,阻挡缺陷向上延伸,另外Cr降低位错扭转的能量,进一步提高CrAlN缺陷阻挡层阻挡缺陷的能力;其次,InN牺牲层可以将穿透CrAlN缺陷阻挡层的缺陷通过H2高温处理,InN分解,这些缺陷被湮灭,降低了缺陷的密度;再次,生长InSiN缺陷阻挡层可以进一步减少螺位错,并利用In原子吸引螺位错融合在一起湮灭,减少螺位错延伸至量子阱层造成非辐射复合,提高发光二极管的发光效率;最后,生长二维GaN层在InSiN缺陷阻挡层上形成一个平整的表面,降低n型GaN层生长的临界角,提高n型GaN层的晶体质量,减少因缺陷产生的漏电,提高发光二极管的光电性能。
进一步的,所述InN牺牲层在H2气氛中的压力为50torr~300torr。
进一步的,所述CrAlN缺陷阻挡层的生长厚度为1nm~100nm,所述InSiN缺陷阻挡层的生长厚度为1nm~100nm,所述二维GaN层的生长厚度为50nm~500nm。
进一步的,所述InN牺牲层的生长厚度为1nm~50nm。
进一步的,所述CrAlN缺陷阻挡层的Cr组分为0.01~0.5。
进一步的,所述InSiN缺陷阻挡层的In组分为0.01~0.1。
进一步的,所述CrAlN缺陷阻挡层、所述InN牺牲层、所述InSiN缺陷阻挡层及所述二维GaN层的生长气氛为N2与NH3的混合气体,且N2与NH3的混合体积比例为1:1~1:10。
进一步的,所述CrAlN缺陷阻挡层、所述InN牺牲层、所述InSiN缺陷阻挡层及所述二维GaN层的生长压力为50torr~500torr。
进一步的,所述CrAlN缺陷阻挡层、所述InN牺牲层、所述InSiN缺陷阻挡层及所述二维GaN层的生长温度为800℃~1100℃。
本发明还提供一种外延片,所述外延片由上述任一项所述的发光二极管外延片制备方法制备得到。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明第一实施的发光二极管外延片制备方法的流程图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明的实施例,而不能理解为对本发明的限制。
在本发明实施例的描述中,需要理解的是,术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明实施例和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明实施例中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明实施例中的具体含义。
实施例1
参照图1,本发明第一实施例,一种发光二极管外延片制备方法,制备方法包括:
S1:提供一衬底;衬底可选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种。
具体地,衬底选用蓝宝石衬底,蓝宝石是目前最常用的GaN基LED衬底材料,蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗和处理,高温下有很好的稳定性。
S2:在衬底上生长缓冲层;缓冲层为AlN层或GaN层,生长厚度为10nm~50nm;
具体地,选用在应用材料PVD中沉积AlN层作为缓冲层,其厚度为15nm,采用AlN层提供了与衬底取向相同的成核中心,释放了GaN和衬底之间的晶格失配产生的应力以及热膨胀系数失配所产生的热应力,进一步的生长提供了平整的成核表面,减少其成核生长的接触角使岛状生长的GaN晶粒在较小的厚度内能连成面,转变为二维外延生长。
在本实施例中,采用中微A7 MOCVD(Metal-organic Chemical Vapor Deposition金属有机气相沉积,简称MOCVD)设备,将高纯H2(氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中的一种作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,三甲基铝(TMAl)作为铝源,硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂进行外延生长。
S3:对已生长缓冲层的衬底进行预处理;
具体地,将已镀完AlN缓冲层的蓝宝石衬底转入MOCVD中,在H2气氛进行预处理1min~10min,处理温度为1000℃~1200℃,再对蓝宝石衬底进行氮化处理,提升AlN缓冲层的晶体质量,并且可以有效提高后续沉积GaN外延层的晶体质量;本实施例中,在H2气氛进行预处理5min,处理温度为1100℃。
S4:在经预处理后的缓冲层上生长非掺杂GaN层;非掺杂的GaN层生长温度为1050℃~1200℃,生长压力为100torr~600torr,生长厚度为1um~5um。
具体地,非掺杂GaN层生长温度为1100℃,生长压力为150torr,生长厚度为3um,非掺杂GaN层生长温度较高,压力较低,制备得到GaN的晶体质量较优,同时厚度随着GaN厚度的增加,压应力会通过堆垛层错释放,线缺陷减少,晶体质量提高,反向漏电降低,但提高GaN层厚度对Ga源材料消耗较大,大大提高了LED的外延成本,因此目前LED外延片通常非掺杂GaN层生长3um,不仅节约生产成本,而且GaN材料又具有较高的晶体质量。
S5:在非掺杂GaN层上生长复合缺陷阻挡层;复合缺陷阻挡层包括依次生长于非掺杂GaN层上的CrAlN缺陷阻挡层、InSiN缺陷阻挡层及二维GaN层;通过生长CrAlN缺陷阻挡层因AlN的晶格常数较小,在非掺杂GaN层上形成一层致密的外延薄膜,阻挡缺陷向上延伸,另外Cr降低位错扭转的能量,进一步提高CrAlN缺陷阻挡层阻挡缺陷的能力;生长InSiN缺陷阻挡层可以进一步减少螺位错,并利用In原子吸引螺位错融合在一起湮灭,减少螺位错延伸至量子阱层造成非辐射复合,提高发光二极管的发光效率;最后,生长二维GaN层在InSiN缺陷阻挡层上形成一个平整的表面,降低n型GaN层生长的临界角,提高n型GaN层的晶体质量,减少因缺陷产生的漏电,提高发光二极管的光电性能。
S6:在CrAlN缺陷阻挡层上生长InSiN缺陷阻挡层之前,先在CrAlN缺陷阻挡层上生长InN牺牲层,然后将InN牺牲层在H2气氛中经高温分解后,再在CrAlN缺陷阻挡层上生长InSiN缺陷阻挡层;
进一步的,InN牺牲层在H2气氛中的温度为1000℃~1300℃,压力为50torr~300torr;InN牺牲层在这些条件下可以将穿透CrAlN缺陷阻挡层的缺陷通过H2高温处理,InN分解,使位错湮灭,降低了缺陷的密度。
进一步的,CrAlN缺陷阻挡层的生长厚度为1nm~100nm,InSiN缺陷阻挡层的生长厚度为1nm~100nm,二维GaN层的生长厚度为50nm~500nm;CrAlN缺陷阻挡层既可以阻挡位错,又可以促使位错扭转,厚度太薄起不到阻挡位错的作用,厚度太厚则因AlN势垒太高导致LED工作电压升高; InSiN缺陷阻挡层选择合适厚度即可以阻挡位错又可以减少晶格失配,提高晶体质量;二维GaN层厚度可以形成一个平整的表面,降低n型GaN层生长的临界角,提高n型GaN层的晶体质量,减少因缺陷产生的漏电,如果厚度太厚则浪费Ga源,提高了制造成本。
进一步的,InN牺牲层的生长厚度为1nm~50nm;InN牺牲层使部分位错经高温处理湮灭,InN厚度太厚会导致与其他层晶格常数相差较大,晶体质量下降。
进一步的,CrAlN缺陷阻挡层的Cr组分为0.01~0.5;InSiN缺陷阻挡层的In组分为0.01~0.1;CrAlN缺陷阻挡层掺入Cr可以降低位错扭转的能量,如果掺杂太高则不能起到阻挡位错的作用;InSiN缺陷阻挡层中的In可以吸引位错一起湮灭,但In组分太高会导致InSiN缺陷阻挡层晶体质量下降。
进一步的,CrAlN缺陷阻挡层、InN牺牲层、InSiN缺陷阻挡层及二维GaN层的生长气氛为N2与NH3的混合气体,且N2与NH3的混合体积比例为1:1~1:10;高NH3比例,可以提高晶体质量,无H2则是避免与含In层发生反应导致分解。
进一步的,CrAlN缺陷阻挡层、InN牺牲层、InSiN缺陷阻挡层及二维GaN层的生长压力为50torr~500torr;低压能够提高原子迁移率,促进二维生长,提高晶体质量。
进一步的,CrAlN缺陷阻挡层、InN牺牲层、InSiN缺陷阻挡层及二维GaN层的生长温度为800℃~1100℃;合适的生长温度可以提高晶体质量,也可以释放热应力。
本实施例中,CrAlN缺陷阻挡层的生长厚度为65nm,InN牺牲层的生长厚度为15nm,InSiN缺陷阻挡层的生长厚度为45nm,二维GaN层的生长厚度为300nm;CrAlN缺陷阻挡层中Cr组分为0.1,InSiN缺陷阻挡层中In组分为0.05;InN牺牲层在H2气氛中的温度为1150℃,压力为150torr;CrAlN缺陷阻挡层、InN牺牲层、InSiN缺陷阻挡层及二维GaN层的N2与NH3的混合体积比例为3:4;CrAlN缺陷阻挡层、InN牺牲层、InSiN缺陷阻挡层及二维GaN层的生长压力为150torr;CrAlN缺陷阻挡层、InN牺牲层、InSiN缺陷阻挡层及二维GaN层的生长温度为900℃。
S7:在复合缺陷阻挡层上依次生长n型GaN层、多量子阱层、电子阻挡层及p型GaN层;
可选地,n型GaN层的生长温度为1050℃~1200℃,生长压力为100torr~600torr,生长厚度为2um~3um,Si掺杂浓度为1E+19atoms/cm3~5E+19atoms/cm3
具体地,n型GaN层的生长温度为1120℃,生长压力为100torr,生长厚度为3um,Si掺杂浓度为2.5E+19atoms/cm3,首先n型GaN层为LED发光提供充足电子,其次n型GaN层的电阻率要比p-GaN上的透明电极的电阻率高,因此足够的Si掺杂,可以有效的降低n型GaN层电阻率,最后n型GaN层足够的厚度可以有效释放应力发光二极管的发光效率。
可选地,多量子阱层为交替堆叠的InGaN量子阱层和AlGaN量子垒层,堆叠周期数5~20个;其中InGaN量子阱层的生长温度为790℃~810℃,生长厚度为2nm~5nm,生长压力为50torr~300torr;AlGaN量子垒层的生长温度为800℃~900℃,生长厚度为5nm~15nm,生长压力为50torr~300torr,Al组分为0.01~0.1。
具体地,多量子阱层为交替堆叠的InGaN量子阱层和AlGaN量子垒层,堆叠周期数为10个;其中InGaN量子阱层的生长温度为795℃,生长厚度为3.5nm,生长压力为200torr,In组分为0.15;AlGaN量子垒层的生长温度为855℃,生长厚度为9.8nm,生长压力为200torr,Al组分为0.05;多量子阱为电子和空穴复合的区域,合理的结构设计可以显著增加电子和空穴波函数交叠程度,从而提高 LED 器件发光效率。
可选地,电子阻挡层为AlInGaN层,生长厚度为10nm~40nm,生长温度为900℃~1000℃,生长压力为100torr~300torr;其中Al组分为0.01~0.1,In组分为0.01~0.2。
具体地,电子阻挡层为AlInGaN层,生长厚度为15nm,其中Al组分浓度为0.05,In组分浓度为0.01,生长温度为965℃,生长压力为200torr,既可以有效地限制电子溢流,也可以减少对空穴的阻挡,提升空穴向量子阱的注入效率,减少载流子俄歇复合,提高发光二极管的发光效率。
可选地,p型GaN层的生长温度为900℃~1050℃,生长厚度为10nm~50nm,生长压力为100torr~600torr,Mg掺杂浓度为1E+19atoms/cm3~1E+21atoms/cm3
具体地,p型GaN层的生长温度为985℃,生长厚度为15nm,生长压力为200torr,Mg掺杂浓度为2E+20atoms/cm3,Mg掺杂浓度过高会破坏晶体质量,而掺杂浓度较低则会影响空穴浓度。同时,对于含V形坑的LED结构来说,p型GaN层较高的生长温度也有利于合并V形坑,得到表面光滑的LED外延片。
本发明一实施例的发光二极管外延片制备方法,首先通过生长CrAlN缺陷阻挡层,因AlN的晶格常数较小,在非掺杂GaN层上形成一层致密的外延薄膜,阻挡缺陷向上延伸,另外Cr降低位错扭转的能量,进一步提高CrAlN缺陷阻挡层阻挡缺陷的能力;其次,InN牺牲层可以将穿透CrAlN缺陷阻挡层的缺陷通过H2高温处理,InN分解,这些缺陷被湮灭,降低了缺陷的密度;再次,生长InSiN缺陷阻挡层可以进一步减少螺位错,并利用In原子吸引螺位错融合在一起湮灭,减少螺位错延伸至量子阱层造成非辐射复合,提高发光二极管的发光效率;最后,生长二维GaN层在InSiN缺陷阻挡层上形成一个平整的表面,降低n型GaN层生长的临界角,提高n型GaN层的晶体质量,减少因缺陷产生的漏电,提高发光二极管的光电性能。
本发明还提供一种外延片,所述外延片由上述的发光二极管外延片制备方法制备得到。
以实施例1和对照例制得的发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片,分别抽取300颗LED芯片,在120mA/60mA电流下测试芯片的光电性能,经测试仪器测试实施例1相对于对照例的光效提升了3.8%,其他项电学性能良好,具体结果如表1所示。
实施例2
本实施例与实施例1的不同之处在于:本实施例中CrAlN缺陷阻挡层的生长厚度为80nm, InSiN缺陷阻挡层的生长厚度为50nm,CrAlN缺陷阻挡层中Cr组分为0.2,InSiN缺陷阻挡层中In组分为0.06;
以实施例2和对照例制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片,分别抽取300颗LED芯片,在120mA/60mA电流下测试芯片的光电性能,经测试仪器测试实施例2相对于对照例的光效提升了3.4%,其他项电学性能良好,具体结果如表1所示。
实施例3
本实施例与实施例1的不同之处在于:本实施例中CrAlN缺陷阻挡层的生长厚度为1nm,InN牺牲层的生长厚度为1nm,InSiN缺陷阻挡层的生长厚度为1nm,二维GaN层的生长厚度为50nm;CrAlN缺陷阻挡层中Cr组分为0.01,InSiN缺陷阻挡层中In组分为0.01;
以实施例3和对照例制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片,分别抽取300颗LED芯片,在120mA/60mA电流下测试芯片的光电性能,经测试仪器测试实施例3相对于对照例的光效提升了1.2%,其他项电学性能良好,具体结果如表1所示。
实施例4
本实施例与实施例1的不同之处在于:本实施例中CrAlN缺陷阻挡层的生长厚度为10nm,InN牺牲层的生长厚度为5nm,InSiN缺陷阻挡层的生长厚度为20nm,二维GaN层的生长厚度为100nm;CrAlN缺陷阻挡层中Cr组分为0.05,InSiN缺陷阻挡层中In组分为0.02;
以实施例4和对照例制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片,分别抽取300颗LED芯片,在120mA/60mA电流下测试芯片的光电性能,经测试仪器测试实施例4相对于对照例的光效提升了2.7%,其他项电学性能良好,具体结果如表1所示。
实施例5
本实施例与实施例1的不同之处在于:本实施例中CrAlN缺陷阻挡层的生长厚度为50nm,InN牺牲层的生长厚度为25nm,InSiN缺陷阻挡层的生长厚度为25nm,二维GaN层的生长厚度为200nm;CrAlN缺陷阻挡层中Cr组分为0.3,InSiN缺陷阻挡层中In组分为0.08;
以实施例5和对照例制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片,分别抽取300颗LED芯片,在120mA/60mA电流下测试芯片的光电性能,经测试仪器测试实施例5相对于对照例的光效提升了2.1%,其他项电学性能良好,具体结果如表1所示。
实施例6
本实施例与实施例1的不同之处在于:本实施例中CrAlN缺陷阻挡层的生长厚度为30nm,InN牺牲层的生长厚度为40nm,InSiN缺陷阻挡层的生长厚度为50nm,二维GaN层的生长厚度为400nm;CrAlN缺陷阻挡层中Cr组分为0.2;
以实施例6和对照例制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片,分别抽取300颗LED芯片,在120mA/60mA电流下测试芯片的光电性能,经测试仪器测试实施例6相对于对照例的光效提升了3.1%,其他项电学性能良好,具体结果如表1所示。
实施例7
本实施例与实施例1的不同之处在于:本实施例中CrAlN缺陷阻挡层的生长厚度为100nm,InN牺牲层的生长厚度为50nm,InSiN缺陷阻挡层的生长厚度为100nm,二维GaN层的生长厚度为500nm;CrAlN缺陷阻挡层中Cr组分为0.5,InSiN缺陷阻挡层中In组分为0.1;
以实施例7和对照例制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片,分别抽取300颗LED芯片,在120mA/60mA电流下测试芯片的光电性能,经测试仪器测试实施例7相对于对照例的光效提升了1.4%,其他项电学性能良好,具体结果如表1所示。
实施例8
本实施例与实施例1的不同之处在于:本实施例中CrAlN缺陷阻挡层的生长厚度为5nm,二维GaN层的生长厚度为450nm;CrAlN缺陷阻挡层中Cr组分为0.4,InSiN缺陷阻挡层中In组分为0.07;
以实施例8和对照例制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片,分别抽取300颗LED芯片,在120mA/60mA电流下测试芯片的光电性能,经测试仪器测试实施例8相对于对照例的光效提升了1.6%,其他项电学性能良好,具体结果如表1所示。
实施例9
本实施例与实施例1的不同之处在于:本实施例中CrAlN缺陷阻挡层中Cr组分为0.3,InSiN缺陷阻挡层中In组分为0.04;
以实施例9和对照例制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片,分别抽取300颗LED芯片,在120mA/60mA电流下测试芯片的光电性能,经测试仪器测试实施例9相对于对照例的光效提升了3.5%,其他项电学性能良好,具体结果如表1所示。
对照例
本对照例与实施例1不同之处在于,在非掺杂GaN层上生长的50nm厚的 AlGaN缺陷阻挡层,而不是本申请中的复合缺陷阻挡层,其余皆与实施例1相同。
表1:各实施例及对照例的部分参数比对以及对应光效提升的对比表
由上表可知,本发明提供的发光二极管外延片制备方法,通过在非掺杂GaN层上生长复合缺陷阻挡层;复合缺陷阻挡层包括依次生长于非掺杂GaN层上的CrAlN缺陷阻挡层、InSiN缺陷阻挡层及二维GaN层;并在CrAlN缺陷阻挡层上生长InSiN缺陷阻挡层之前,先在CrAlN缺陷阻挡层上生长InN牺牲层,然后将InN牺牲层在H2气氛中经高温分解后,再在CrAlN缺陷阻挡层上生长InSiN缺陷阻挡层。首先通过生长CrAlN缺陷阻挡层因AlN的晶格常数较小,在非掺杂GaN层上形成一层致密的外延薄膜,阻挡缺陷向上延伸,另外Cr降低位错扭转的能量,进一步提高CrAlN缺陷阻挡层阻挡缺陷的能力;其次,InN牺牲层可以将穿透CrAlN缺陷阻挡层的缺陷通过H2高温处理,InN分解,这些缺陷被湮灭,降低了缺陷的密度;再次,生长InSiN缺陷阻挡层可以进一步减少螺位错,并利用In原子吸引螺位错融合在一起湮灭,减少螺位错延伸至量子阱层造成非辐射复合,提高发光二极管的发光效率;最后,生长二维GaN层在InSiN缺陷阻挡层上形成一个平整的表面,降低n型GaN层生长的临界角,提高n型GaN层的晶体质量,减少因缺陷产生的漏电,提高发光二极管的光电性能。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在不出现冲突的前提下,本领域技术人员可以将上述附加技术特征自由组合以及叠加使用。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (7)

1.一种发光二极管外延片制备方法,其特征在于,所述制备方法包括:
提供一衬底;
在所述衬底上生长缓冲层;
对已生长所述缓冲层的所述衬底进行预处理;
在经预处理后的所述缓冲层上生长非掺杂GaN层;
在所述非掺杂GaN层上生长复合缺陷阻挡层;所述复合缺陷阻挡层包括依次生长于所述非掺杂GaN层上的CrAlN缺陷阻挡层、InSiN缺陷阻挡层及二维GaN层;
在所述CrAlN缺陷阻挡层上生长所述InSiN缺陷阻挡层之前,先在所述CrAlN缺陷阻挡层上生长InN牺牲层,然后使所述InN牺牲层在H2气氛中经1000℃~1300℃的温度分解后,再在所述CrAlN缺陷阻挡层上生长所述InSiN缺陷阻挡层;
在所述复合缺陷阻挡层上依次生长n型GaN层、多量子阱层、电子阻挡层及p型GaN层;
所述CrAlN缺陷阻挡层的生长厚度为1nm~100nm,所述InSiN缺陷阻挡层的生长厚度为1nm~100nm,所述二维GaN层的生长厚度为50nm~500nm;
所述CrAlN缺陷阻挡层的Cr组分为0.01~0.5;
所述InSiN缺陷阻挡层的In组分为0.01~0.1。
2.根据权利要求1所述的发光二极管外延片制备方法,其特征在于,所述InN牺牲层在H2气氛中的压力为50torr~300torr。
3.根据权利要求1所述的发光二极管外延片制备方法,其特征在于,所述InN牺牲层的生长厚度为1nm~50nm。
4.根据权利要求1所述的发光二极管外延片制备方法,其特征在于,所述CrAlN缺陷阻挡层、所述InN牺牲层、所述InSiN缺陷阻挡层及所述二维GaN层的生长气氛为N2与NH3的混合气体,且N2与NH3的混合体积比例为1:1~1:10。
5.根据权利要求1所述的发光二极管外延片制备方法,其特征在于,所述CrAlN缺陷阻挡层、所述InN牺牲层、所述InSiN缺陷阻挡层及所述二维GaN层的生长压力为50torr~500torr。
6.根据权利要求1所述的发光二极管外延片制备方法,其特征在于,所述CrAlN缺陷阻挡层、所述InN牺牲层、所述InSiN缺陷阻挡层及所述二维GaN层的生长温度为800℃~1100℃。
7.一种外延片,其特征在于,所述外延片由权利要求1~6中任一项所述的发光二极管外延片制备方法制备得到。
CN202310813855.5A 2023-07-05 2023-07-05 一种发光二极管外延片制备方法及外延片 Active CN116525730B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310813855.5A CN116525730B (zh) 2023-07-05 2023-07-05 一种发光二极管外延片制备方法及外延片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310813855.5A CN116525730B (zh) 2023-07-05 2023-07-05 一种发光二极管外延片制备方法及外延片

Publications (2)

Publication Number Publication Date
CN116525730A CN116525730A (zh) 2023-08-01
CN116525730B true CN116525730B (zh) 2023-09-08

Family

ID=87392590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310813855.5A Active CN116525730B (zh) 2023-07-05 2023-07-05 一种发光二极管外延片制备方法及外延片

Country Status (1)

Country Link
CN (1) CN116525730B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232686A (ja) * 1996-02-27 1997-09-05 Sharp Corp 半導体発光素子
JP2000271699A (ja) * 1999-03-23 2000-10-03 Sumitomo Electric Ind Ltd 表面被覆成形型およびその製造方法
CN1993802A (zh) * 2004-05-13 2007-07-04 宋健民 钻石底半导体装置及形成方法
KR100999798B1 (ko) * 2010-02-11 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20120138014A (ko) * 2011-06-14 2012-12-24 삼성전자주식회사 반도체 발광소자의 제조방법
KR20150088117A (ko) * 2014-01-23 2015-07-31 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템
CN109473514A (zh) * 2018-10-25 2019-03-15 华灿光电(苏州)有限公司 一种氮化镓基发光二极管外延片及其制造方法
CN114566576A (zh) * 2022-02-28 2022-05-31 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW439304B (en) * 2000-01-05 2001-06-07 Ind Tech Res Inst GaN series III-V compound semiconductor devices
KR102015914B1 (ko) * 2013-05-08 2019-08-29 엘지전자 주식회사 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
TW202135943A (zh) * 2020-03-04 2021-10-01 和淞科技股份有限公司 噴霧板結構及其應用

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232686A (ja) * 1996-02-27 1997-09-05 Sharp Corp 半導体発光素子
JP2000271699A (ja) * 1999-03-23 2000-10-03 Sumitomo Electric Ind Ltd 表面被覆成形型およびその製造方法
CN1993802A (zh) * 2004-05-13 2007-07-04 宋健民 钻石底半导体装置及形成方法
KR100999798B1 (ko) * 2010-02-11 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20120138014A (ko) * 2011-06-14 2012-12-24 삼성전자주식회사 반도체 발광소자의 제조방법
KR20150088117A (ko) * 2014-01-23 2015-07-31 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템
CN109473514A (zh) * 2018-10-25 2019-03-15 华灿光电(苏州)有限公司 一种氮化镓基发光二极管外延片及其制造方法
CN114566576A (zh) * 2022-02-28 2022-05-31 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
磁控溅射制备的Cr/CrN和Cr/CrN/CrAlN涂层耐腐蚀性能对比研究;宋肖肖;欧阳俊杰;赵婕宇;胡登科;陈亚军;;表面技术(第02期);全文 *

Also Published As

Publication number Publication date
CN116525730A (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
CN116053369B (zh) 发光二极管外延片及其制备方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN116314496B (zh) 一种高光效发光二极管外延片及其制备方法、led
CN114883462B (zh) 发光二极管外延片及其制备方法
CN116525735B (zh) 一种发光二极管外延片及制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN116207197A (zh) 高光效的发光二极管外延片及其制备方法
CN116314502A (zh) 高光效发光二极管外延片及其制备方法、led芯片
CN116454185A (zh) 一种高光效发光二极管外延片及其制备方法、发光二极管
CN117476827B (zh) 一种低接触电阻的发光二极管的外延片及其制备方法
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN116154072B (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN116565097A (zh) 一种发光二极管外延片及其制备方法
CN116014041B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115863503B (zh) 深紫外led外延片及其制备方法、深紫外led
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN116525730B (zh) 一种发光二极管外延片制备方法及外延片
CN115020552A (zh) 一种GaN基LED外延片、外延生长方法及LED芯片
CN116230824B (zh) 一种高光效发光二极管外延片及其制备方法、led芯片
CN115084329B (zh) 一种应用于Si衬底上的LED外延片及其生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant