KR102015914B1 - 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법 - Google Patents

이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR102015914B1
KR102015914B1 KR1020130051781A KR20130051781A KR102015914B1 KR 102015914 B1 KR102015914 B1 KR 102015914B1 KR 1020130051781 A KR1020130051781 A KR 1020130051781A KR 20130051781 A KR20130051781 A KR 20130051781A KR 102015914 B1 KR102015914 B1 KR 102015914B1
Authority
KR
South Korea
Prior art keywords
metal
layer
substrate
semiconductor layer
nitride semiconductor
Prior art date
Application number
KR1020130051781A
Other languages
English (en)
Other versions
KR20140132524A (ko
Inventor
김치선
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130051781A priority Critical patent/KR102015914B1/ko
Priority to EP13195283.0A priority patent/EP2802002B1/en
Priority to US14/098,878 priority patent/US9257602B2/en
Publication of KR20140132524A publication Critical patent/KR20140132524A/ko
Application granted granted Critical
Publication of KR102015914B1 publication Critical patent/KR102015914B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Abstract

본 발명은 발광 소자에 관한 것으로 특히, 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법에 관한 것이다. 이러한 본 발명은, 기저 기판; 상기 기저 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하고 질화물 반도체를 포함하는 제 1반도체층; 상기 제 1반도체층 상에 위치하고 다수의 금속 입자를 포함하는 결함 차단층; 및 상기 결함 차단층 상에 위치하고 질화물 반도체를 포함하는 제 2반도체층을 포함하여 구성될 수 있다.

Description

이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법 {substrate having hetero-structure, nitride semiconductor light emitting device using the same and method for manufacturing the same}
본 발명은 질화물 반도체 소자에 관한 것으로 특히, 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법에 관한 것이다.
발광 다이오드(light emitting diode; LED)로 대표되는 발광 소자는 전기 에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 3족과 5족의 원소가 화합하여 생성될 수 있는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
질화물 반도체는 높은 열적 안정성과 폭 넓은 밴드갭(band-gap) 에너지에 의해 광소자 및 고출력 전자 소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색 발광 소자, 녹색 발광 소자, 자외선 발광 소자 등은 상용화되어 널리 사용되고 있다.
이러한 질화물 반도체를 이용한 발광 소자는 사파이어나 탄화 실리콘(SiC)과 같은 물질의 이종 기판 상에 주로 구현이 되고 있다.
이와 같이, 사파이어 기판 또는 다른 이종 기판 등을 사용하여 이종 접합을 이용하는 질화물 반도체 박막을 성장하는 경우에는 이종 접합으로 인한 격자 부정합 및 열팽창 계수의 차이로 인한 높은 결정 결함 그리고 박막 내 높은 스트레스 등과 같은 현상이 발생할 수 있다.
사파이어 기판 상에 성장하는 질화물 반도체 박막은 기판 상에서 발생하는 전위들을 줄이기 위해 저온 질화 갈륨(GaN) 및 저온 질화 알루미늄(AlN) 버퍼 등이 시도되어 결함 밀도를 낮출 수 있으나, 여전히 108cm-2 중반의 높은 결함 밀도를 보이고 있다.
또한, 실리콘(Si) 기판 상에 이종 접합시키는 경우에, 다양한 박막 성장 기술이 도입되는 경우에도 여전히 높은 전위 밀도를 보이고 있으며, 특히 고온에서 질화 갈륨계 반도체를 성장한 후 상온으로 냉각시키는 과정에서 Si 기판과의 열팽창 계수의 차이로 인해 박막에 가해지는 인장 응력으로 인한 문제점도 보이고 있다.
한편, GaN 기판을 사용한 질화물 반도체 박막 성장이 최근까지 가장 우수한 성장 방법임에도 불구하고 GaN 기판 제조 기술은 아직 상용화하기에 기술적인 문제를 안고 있을 뿐 아니라, 경제적인 측면에도 사파이어나 Si 등의 이종 기판에 비해 수 십배 혹은 수 백배 이상의 비용이 필요하여 아직 GaN 기판의 사용은 많이 보급되지 못하는 실정이다.
본 발명이 이루고자 하는 기술적 과제는, 이종 박막 성장 과정에서 발생하는 결정 결함의 형성을 최소화시킬 수 있는 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법을 제공하기 위한 것이다.
상기 기술적 과제를 이루기 위한 제 1관점으로서, 본 발명은, 기저 기판; 상기 기저 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하고 질화물 반도체를 포함하는 제 1반도체층; 상기 제 1반도체층 상에 위치하고 다수의 금속 입자를 포함하는 결함 차단층; 및 상기 결함 차단층 상에 위치하고 질화물 반도체를 포함하는 제 2반도체층을 포함하여 구성될 수 있다.
여기서, 금속 입자는, 상기 제 1반도체층 상에 위치하는 경사면을 가지는 다수의 피트에 위치할 수 있다.
또한, 금속 입자는, 제 1금속; 및 상기 제 1금속 상에 위치하는 제 2금속을 포함할 수 있다.
이때, 제 1금속은, Ga, In 및 Al 중 적어도 하나를 포함할 수 있다.
또한, 제 2금속은, Au, Ag, Cu, Pt, Ni, Cr 및 Pd 중 적어도 하나를 포함할 수 있다.
한편, 금속 입자의 밀도는, 상기 결함 차단층에 대비하여 1×1018 cm-2 이상일 수 있다.
상기 기술적 과제를 이루기 위한 제 2관점으로서, 본 발명은, 상기 이종 기판 상에 위치하는 제 1전도성 반도체층; 활성층; 제 2전도성 반도체층; 상기 제 1전도성 반도체층과 전기적으로 연결되는 제 1전극; 및 상기 제 2전도성 반도체층과 전기적으로 연결되는 제 2전극을 포함하여 구성될 수 있다.
상기 기술적 과제를 이루기 위한 제 3관점으로서, 본 발명은, 기저 기판 상에 버퍼층을 형성하는 단계; 상기 버퍼층 상에 질화물 반도체를 포함하는 제 1반도체층을 형성하는 단계; 상기 제 1반도체층의 표면을 식각하는 단계; 상기 제 1반도체층의 식각된 표면에 다수의 금속 입자를 포함하는 결함 차단층을 형성하는 단계; 상기 결함 차단층이 형성된 제 1반도체층의 표면을 질화 처리하는 단계; 및 상기 결함 차단층 상에 질화물 반도체를 포함하는 제 2반도체층을 형성하는 단계를 포함하여 구성될 수 있다.
여기서, 결함 차단층을 형성하는 단계는, 상기 제 1반도체층의 표면에 제 1금속을 형성하는 단계; 및 상기 제 1금속 상에 제 2금속을 형성하는 단계를 포함할 수 있다.
이때, 제 2금속은, 상기 제 1금속을 코팅하도록 구성될 수 있다.
또한, 제 2금속의 형성 온도는 상기 제 1금속의 형성 온도보다 낮을 수 있다.
여기서, 결함 차단층을 형성하는 단계는, 유기금속 소스를 이용하여 인시츄(in-situ) 형성할 수 있다.
본 발명은 다음과 같은 효과가 있는 것이다.
먼저, 본 발명의 이종 기판은 다수의 금속 입자를 포함하는 결함 차단층에 의하여 전위 및 결함 밀도가 감소되므로, 이러한 이종 기판 상에 저전위 및 저결함의 고품질 질화물 반도체 박막을 성장할 수 있다.
또한, 이종 기판 상에 성장되는 질화물 반도체 박막이 함유하는 인장 응력(tensile strain)을 줄일 수 있어 두꺼운 박막 성장 시 일어날 수 있는 크랙(crack) 등을 방지할 수 있고, 기판 휘어짐 등을 방지할 수 있어, 이러한 이종 기판 상에 형성되는 박막의 조성 및 발광 소자의 파장 등의 균일도를 향상시킬 수 있는 것이다.
한편, 결함 차단층의 형성은 질화 갈륨과 같은 질화물 반도체 박막 성장 장비 내에서 이루어질 수 있으므로, 이종 기판의 성장은 시료의 외부유출 없이 한번에 박막을 성장시킬 수 있다. 따라서, 이러한 이종 기판의 형성은 질화물 반도체 박막을 이용한 소자의 생산성을 높이고 비용을 절감시키는 효과가 있는 것이다.
도 1은 이종 기판의 일례를 나타내는 단면도이다.
도 2는 이종 기판의 제조 과정의 일례를 나타내는 순서도이다.
도 3은 버퍼층과 제 1반도체층을 형성한 상태를 도시하는 단면도이다.
도 4는 제 1반도체층의 표면을 식각한 상태를 나타내는 단면도이다.
도 5는 결함 차단층을 형성한 상태를 나타내는 단면도이다.
도 6은 금속 입자가 형성된 일례를 나타내는 개략도이다.
도 7은 금속 입자가 형성된 다른 예를 나타내는 개략도이다.
도 8은 제 2반도체층을 형성한 상태를 나타내는 단면도이다.
도 9는 이종 기판을 이용하여 제작한 발광 소자의 일례를 나타내는 단면도이다.
도 10은 이종 기판을 이용하여 제작한 발광 소자의 다른 예를 나타내는 단면도이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
도 1은 질화물 반도체 발광 소자를 제작할 수 있는 이종 기판(100)의 일례를 나타내고 있다.
도 1에서 도시하는 바와 같이, 이종 기판(100)은 기저 기판(10)을 포함하고, 이 기저 기판(10)은 사파이어 또는 실리콘(Si)과 같은 기판을 이용할 수 있으나, 이에 한정되지 않는다.
이러한 기저 기판(10) 상에는 버퍼층(20)이 위치한다. 이러한 버퍼층(20)은 사파이어 또는 실리콘(Si)과 같은, 질화물 반도체가 아닌 기판 상에 이종결합에 의하여 질화물 반도체가 형성될 수 있도록 하는 핵 생성층을 포함할 수 있으며, 이러한 버퍼층(20)이 핵 생성층 역할을 할 수도 있다.
이와 같은 버퍼층(20) 상에는 질화물 반도체를 포함하는 제 1반도체층(30)이 위치한다. 질화물 반도체는 질화 갈륨(GaN), 질화 알루미늄(AlN), 알루미늄 질화 갈륨(AlGaN) 및 인듐 질화 갈륨(InGaN)과 같은 질화물을 포함하는 반도체를 이용할 수 있다.
이러한 제 1반도체층(30) 상에는 다수의 금속 입자(41)를 포함하는 결함 차단층(40)이 위치한다.
금속 입자(41)는 단일 금속 물질로 이루어질 수 있으나, 둘 이상의 금속 물질로 이루어질 수 있다. 예를 들어, 1종의 제 1금속(43; 도 6 참고) 상에 2종의 제 2금속(42; 도 6 참고)이 위치할 수 있고, 이러한 제 2금속(42)은 제 1금속(43)을 코팅하는 형태로 이루어질 수 있다.
일례로, 제 1금속(43)은, Ga, In 및 Al 중 적어도 하나를 포함할 수 있고, 또한, 제 2금속(42)은, Au, Ag, Cu, Pt, Ni, Cr 및 Pd 중 적어도 하나를 포함할 수 있다.
한편, 금속 입자(41)의 밀도는, 결함 차단층(40) 전체 면적에 대비하여 1×1018 cm-2 이상일 수 있다.
이와 같은 금속 입자(41)는 전위(dislocation)와 같은 반도체의 결정 결함을 차단하는 역할을 수행할 수 있다.
이종의 기저 기판(10) 상에 질화물 반도체를 형성하는 경우에는 핵 생성층을 포함하는 버퍼층(20)부터 관통 전위(threading dislocation; A)가 형성될 수 있으며, 이러한 관통 전위(A)는 제 1반도체층(30)으로 이어질 수 있다.
이때, 도 1에서 도시하는 바와 같이, 이러한 관통 전위(A)는 금속 입자(41)를 포함하는 결함 차단층(40)에 의하여 차단되어, 이 결함 차단층(40) 상에 전위 밀도가 크게 감소된 고품질의 질화물 반도체를 형성할 수 있다.
또한, 이러한 결함 차단층(40)은 이종의 기저 기판(10) 상에 형성되어 존재하는 내부 응력을 줄이는 역할을 수행할 수 있다.
즉, 사파이어 또는 실리콘과 같은 물질과 질화물 반도체 사이의 결정 격자 상수의 차이에 의하여 내부 응력이 잔존할 수 있는데, 결함 차단층(40)에 의하여 이러한 내부 응력을 감소시킬 수 있는 것이다.
이러한 결함 차단층(40)은 한 종류 또는 그 이상의 금속 입자(41)를 포함할 수 있으며, 이러한 금속 입자(41)에 대한 자세한 사항은 후술한다.
결함 차단층(40) 상에는 이 결함 차단층(40)에 의하여 전위 밀도 및 내부 응력이 감소된 고품질의 질화물 반도체를 포함하는 제 2반도체층(50)이 위치하게 된다.
이상과 같은 구조를 가지는 이종 기판(100)은 다수의 금속 입자(41)를 포함하는 결함 차단층(40)에 의하여 전위 및 결함 밀도가 감소되므로, 이러한 이종 기판(100) 상에 저전위 및 저결함의 고품질 질화물 반도체 박막을 성장할 수 있다.
또한, 이종 기판(100) 상에 성장되는 질화물 반도체 박막이 함유하는 인장 응력(tensile strain)을 줄일 수 있어 두꺼운 박막 성장 시 일어날 수 있는 크랙(crack) 등을 방지할 수 있다.
더욱이, 기판 휘어짐 등을 방지할 수 있어, 이러한 이종 기판(100) 상에 형성되는 박막의 조성 및 발광 소자의 파장 등의 균일도를 향상시킬 수 있는 것이다.
도 2는 이종 기판의 제조 방법을 나타내는 순서도로서, 이하, 도 2 및 참조 도면을 함께 참조하여 이종 기판의 제작 과정을 설명한다.
먼저, 도 3에서 도시하는 바와 같이, 기저 기판(10) 상에 버퍼층(20)을 형성하고(S10), 이 버퍼층(20) 상에 제 1반도체층(30)을 형성한다(S20).
버퍼층(20)에는 다수의 전위가 형성될 수 있으나, 이들 중 일부는 방향 전환 등에 의한 이유에 의하여 소멸될 수 있다. 따라서 제 1반도체층(30)에는 버퍼층(20)보다 전위 밀도가 감소할 수 있다.
다음에, 도 4에서 도시하는 바와 같이, 제 1반도체층(30)의 표면을 식각하여(S30), 다수의 경사면을 가지는 피트(31)들을 형성한다.
이때, 피트(31)의 형성은 고온 건식 식각(S30)에 의하여 이루어질 수 있다.
즉, 질화물 반도체를 포함하는 제 1반도체층(30) 형성 중에 결함 차단층(40)을 형성하고자 하는 위치(두께)에서 소스 원료의 주입을 멈추고 온도를 1200 ℃ 이상으로 올려 수소(H2) 분위기 상에서 고온 건식 식각을 실시한다.
이때, 질화물 반도체 박막의 고온 건식 식각의 출발점은 주로 전위의 위치가 되므로, 도 4에서와 같이 전위들 주변으로 식각이 이루어진 표면을 얻을 수 있다. 즉, 전위를 주변으로 경사면을 가지는 피트(31)들이 형성될 수 있다.
그리고, 도 5에서와 같이, 이러한 피트(31)가 형성된 제 1반도체층(30) 면 상에 다수의 금속 입자(41)를 포함하는 결함 차단층(40)을 형성한다(S40).
이러한 금속 입자(41)의 형성은 반도체 형성을 위한 성장 장비 내부의 온도를 500 ℃ 정도 이하로 낮춰서 갈륨(Ga), 인듐(In) 및 알루미늄(Al) 중 어느 하나 이상의 물질로 형성할 수 있다.
이와 같은 금속 입자(41)의 형성은 Ga, In 및 Al 중 어느 하나를 포함하는 유기금속(metal-organic) 소스를 이용하여 형성할 수 있다. 즉, 이러한 유기금속 소스를 캐리어 가스와 함께 유입시켜 형성할 수 있다. 이때, 질화물 반도체 형성시에 주입되었던 질소 소스(NH3)는 유입을 멈추게 한다.
한편, 도 6 및 도 7에서 도시하는 바와 같이, 이러한 Ga, In 및 Al과 같은 1종의 제 1금속(43) 형성 이후에, 금(Au), 은(Ag), 구리(Cu), 백금(Pt), 니켈(Ni), 크롬(Cr) 및 팔라듐(Pd) 등과 같은 제 2금속(42)을 위에서 설명한 제 1금속(43) 상에 형성시킬 수 있다.
이때, 제 2금속(42)의 형성은 제 1금속(43)의 형성과 같이, Au, Ag, Cu, Pt, Ni, Cr 및 Pd 중 어느 하나를 포함하는 유기금속(metal-organic) 소스를 이용하여 형성할 수 있다. 즉, 이러한 유기금속 소스를 캐리어 가스와 함께 유입시켜 형성할 수 있다.
또한, 제 2금속(42)의 형성 온도는 상기 제 1금속 입자(43)의 형성 온도보다 낮을 수 있다.
이와 같이 형성된 금속 입자(41)는 도 6 또는 도 7과 같은 형태를 가질 수 있다. 즉, 도 6과 같이, 제 1금속(43) 상에 제 2금속(42)이 코팅된 상태로 입자를 이루어 제 1반도체층(30) 상측과 피트(31) 중 적어도 어느 일측에 위치하는 것이다.
또한, 도 7에서 도시하는 바와 같이, 제 1금속(43)이 제 1반도체층(30)과 피트(31) 중 적어도 어느 일측에 부착되어 형성된 상태에서, 제 2금속(42)이 제 1금속(43)을 코팅하는 상태로 형성될 수 있다.
이러한, 금속 입자(41)의 밀도는, 제 1반도체층(30)의 면적 또는 결함 차단층(40)의 면적에 대비하여 1×1018 cm-2 이상일 수 있다.
이와 같이 제 1금속(43)과 제 2금속(42)을 형성하는 이유는, 제 1금속(43)은 이후 과정에서 이루어지는 질화 처리를 통하여 쉽게 질화물 반도체로 변형되어 금속 형태를 유지하지 못할 수 있기 때문이다.
이와 같이, 금속 형태를 유지하지 못하면 식각을 통해 드러난 제 1반도체층(30)의 표면 전위점 내에서 전위들의 상쇄 효과가 저감될 수 있다.
따라서, 제 2종류의 제 2금속(42)으로 제 1종류의 제 1금속(43)을 감쌈으로써 제 1금속(43)의 금속 입자(metal droplet)를 보호하거나 고체 고용체(solid-solution)를 형성하여 이후에 이루어지는 질화 처리(nitridation)와 질화물 반도체 박막 형성시 전위들의 상승을 막을 수 있다.
다음에는, 성장 장비 내로 질소 소스(NH3)를 유입시켜 금속 입자(41)의 표면을 질화 처리한다(S50).
이후, 질화 처리된 결함 차단층(40) 상에 질화물 반도체를 포함하는 제 2반도체층(50)을 형성한다(S60).
이때, 금속 입자(41) 성장 이후, 성장 장비 내의 온도를 500 내지 600 ℃까지 승온시켜, 질화물 반도체 성장 온도보다 상대적으로 저온인 온도에서 질화물 반도체 박막 보호층을 약 수십 내지 수백 nm 두께로 성장할 수 있다.
이 과정에서의 표면은 완벽한 2차원으로 평탄한 표면을 얻지 못할 수 있으나, 상대적으로 낮은 온도를 이용하여 금속 입자(41)를 이루는 금속이 상부로 이동하는 것을 막을 수 있고, 전위점에서의 전위의 상쇄를 가능하게 하는 역할을 수행할 수 있다.
다음에, 고온에서 질화물 반도체를 포함하는 반도체 박막을 성장함으로써 평탄한 표면을 얻는다.
즉, 제 2반도체층(50)의 성장은, 상대적으로 저온에서 일차적으로 보호층을 형성하고, 다시 고온으로 승온하여 평탄한 표면을 가지는 질화물 반도체층을 형성하는 과정으로 나누어질 수 있다.
이와 같이 제 2반도체층(50)을 형성하면 도 1과 같은 이종 기판(100)의 구조가 이루어진다.
이와 같은 이종 기판(100)의 성장 과정은 MOCVD 또는 HVPE와 같은 방법으로 성장할 수 있는데, 금속 입자(41)를 포함하는 결함 차단층(40)의 형성은 이러한 질화물 반도체 성장 장비 내에서 인시츄(in-situ) 성정될 수 있다.
즉, 결함 차단층(40)의 형성은 질화 갈륨과 같은 질화물 반도체 박막 성장 장비 내에서 이루어질 수 있으므로, 이종 기판(100)의 성장은 시료의 외부유출 없이 한번에 박막을 성장시킬 수 있다.
따라서, 이러한 이종 기판(100)의 형성은 질화물 반도체 박막을 이용한 소자의 생산성을 높이고 비용을 절감시키는 효과가 있다.
이와 같은 이종 기판(100)을 이용하여 질화물 반도체를 이용한 다양한 반도체 소자가 제작될 수 있다.
이러한 반도체 소자는 질화물계 발광 다이오드 또는 레이저 다이오드와 같은 발광 소자, 그리고 IGBT, HEMT와 같은 트랜지스터 소자 등을 포함할 수 있다.
이하, 이종 기판(100) 상에 발광 다이오드와 같은 발광 소자를 제작하는 과정을 간략히 설명한다.
먼저, 도 9에서 도시하는 바와 같이, 이종 기판(100) 상에 n-형 반도체층(210), 활성층(220), 및 p-형 반도체층(230)을 포함하는 반도체 구조(200)를 성장시킨다.
이후, 반도체 구조(200) 상에는 투명 전도성층(310)을 형성할 수 있고, 이 투명 전도성층(310) 상에는 p-형 전극(300)을 형성한다.
그리고 n-형 반도체층(210)이 드러나도록 식각한 후에, 이 n-형 반도체층(210)에 n-형 전극(400)을 형성하면 도 9와 같은 수평형 발광 다이오드를 제작할 수 있다.
한편, 도 10에서 도시하는 바와 같은 수직형 발광 다이오드의 제작도 가능하다. 이러한 수직형 발광 다이오드는 성장 기판으로 이용되는 이종 기판(100)이 제거된 상태를 나타내고 있다.
이하의 설명은 도 1을 참고 참조하면, 이러한 수직형 발광 다이오드는, 이종 기판(100) 상에 n-형 반도체층(210), 활성층(220), 및 p-형 반도체층(230)을 포함하는 반도체 구조(200)를 성장시킨다.
그리고, p-형 반도체층(230) 상에는 p-형 전극(320)을 형성하고, 이 p-형 전극(320)에 솔더층(510)을 이용하여 지지층(500)을 부착시킨다. 이러한 지지층(500)은 금속 또는 반도체를 포함할 수 있다.
다음에, 이 지지층(500)으로 지지된 상태로 이종 기판(100)을 제거하면 n-형 반도체층(210)이 드러나게 되고, 이 드러난 면에 n-형 전극(410)을 형성하면 도 10과 같은 수직형 발광 다이오드 구조가 이루어지는 것이다.
이러한 n-형 반도체층(210)의 상면에는 광 추출 구조(211)를 형성할 수 있다.
이때, 이종 기판(100)을 제거하는 과정에서, 위에서 설명한 경사면을 가지는 피트(31)가 드러날 수 있고, 이 피트(31) 상에서 식각하는 경우에, 이 피트(31)에 의한 형상이 식각에 의하여 그대로 전파되어 n-형 반도체층(210) 상까지 식각되면, 이러한 형상이 전파된 형태를 가지는 광 추출 구조(211)가 형성될 수 있다.
따라서, 이와 같은 피트(31)는 광 추출 구조로 작용할 수 있어, 발광 소자의 광 출력이 향상될 수 있는 장점을 가진다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
10: 기저 기판 20: 버퍼층
30: 제 1반도체층 31: 피트
40: 결함 차단층 41: 금속 입자
42: 제 2금속 43: 제 1금속
50: 제 2반도체층 100: 이종 기판
200: 반도체 구조 210: n-형 반도체층
220: 활성층 230: p-형 반도체층
300, 320: p-형 전극 310: 투명 전도성층
400, 410: n-형 전극 500: 지지층
510: 솔더층

Claims (12)

  1. 기저 기판;
    상기 기저 기판 상에 위치하는 버퍼층;
    상기 버퍼층 상에 위치하고 질화물 반도체를 포함하는 제 1반도체층;
    상기 제 1반도체층 상에 위치하고, 제 1금속 및 상기 제 1금속을 코팅하는 제 2금속을 포함하는 다수의 금속 입자를 포함하는 결함 차단층; 및
    상기 결함 차단층 상에 위치하고 질화물 반도체를 포함하는 제 2반도체층을 포함하여 구성되는 것을 특징으로 하는 이종 기판.
  2. 제 1항에 있어서, 상기 금속 입자는, 상기 제 1반도체층 상에 위치하는 경사면을 가지는 다수의 피트에 위치하는 것을 특징으로 하는 이종 기판.
  3. 제 1항에 있어서, 상기 제 2금속은 상기 제 1금속의 금속 입자를 보호하거나 고체 고용체(solid-solution)를 형성하는 것을 특징으로 하는 이종 기판.
  4. 제 3항에 있어서, 상기 제 1금속은, Ga, In 및 Al 중 적어도 하나를 포함하는 것을 특징으로 하는 이종 기판.
  5. 제 3항에 있어서, 상기 제 2금속은, Au, Ag, Cu, Pt, Ni, Cr 및 Pd 중 적어도 하나를 포함하는 것을 특징으로 하는 이종 기판.
  6. 제 1항에 있어서, 상기 제 2금속은 상기 제 1금속이 질화물 반도체로 변형되는 것을 방지하는 것을 특징으로 하는 이종 기판.
  7. 제 1항 내지 제 6항 중 어느 한 항의 이종 기판;
    상기 이종 기판 상에 위치하는 제 1전도성 반도체층;
    활성층;
    제 2전도성 반도체층;
    상기 제 1전도성 반도체층과 전기적으로 연결되는 제 1전극; 및
    상기 제 2전도성 반도체층과 전기적으로 연결되는 제 2전극을 포함하여 구성되는 것을 특징으로 하는 질화물 반도체 발광 소자.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020130051781A 2013-05-08 2013-05-08 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법 KR102015914B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130051781A KR102015914B1 (ko) 2013-05-08 2013-05-08 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
EP13195283.0A EP2802002B1 (en) 2013-05-08 2013-12-02 Method for the manufacturing of a substrate having a hetero-structure
US14/098,878 US9257602B2 (en) 2013-05-08 2013-12-06 Substrate having hetero-structure, method for manufacturing the same and nitride semiconductor light emitting device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130051781A KR102015914B1 (ko) 2013-05-08 2013-05-08 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140132524A KR20140132524A (ko) 2014-11-18
KR102015914B1 true KR102015914B1 (ko) 2019-08-29

Family

ID=49680903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130051781A KR102015914B1 (ko) 2013-05-08 2013-05-08 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9257602B2 (ko)
EP (1) EP2802002B1 (ko)
KR (1) KR102015914B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210109997A (ko) 2020-02-28 2021-09-07 한국산업기술대학교산학협력단 질화물 반도체 소자의 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109417020A (zh) * 2016-04-12 2019-03-01 璐米斯塔尔有限公司 包括半绝缘氮化物半导体层的氮化物半导体基板的制造方法及利用该方法制造的氮化物半导体基板
KR102604087B1 (ko) 2016-06-24 2023-11-21 삼성디스플레이 주식회사 윈도우 및 이를 포함하는 표시 장치
US10665752B2 (en) * 2017-12-15 2020-05-26 Saphlux, Inc. Air void structures for semiconductor fabrication
US11767609B2 (en) 2018-02-09 2023-09-26 Sixpoint Materials, Inc. Low-dislocation bulk GaN crystal and method of fabricating same
CN116525730B (zh) * 2023-07-05 2023-09-08 江西兆驰半导体有限公司 一种发光二极管外延片制备方法及外延片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038923B1 (ko) * 2010-02-02 2011-06-03 전북대학교산학협력단 개선된 발광 효율을 갖는 발광 다이오드 및 이의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
KR100712753B1 (ko) * 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
US20090008652A1 (en) * 2005-03-22 2009-01-08 Sumitomo Chemical Company, Ltd. Free-Standing Substrate, Method for Producing the Same and Semiconductor Light-Emitting Device
JP2007001855A (ja) * 2005-05-27 2007-01-11 Sumitomo Chemical Co Ltd ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
CN101874286B (zh) * 2007-11-27 2012-07-25 纳米晶公司 通过纳米或微米颗粒膜生长的超低位错密度的第三族-氮化物半导体衬底及其制备方法
JP5191866B2 (ja) * 2008-11-12 2013-05-08 スタンレー電気株式会社 半導体発光素子の製造方法及び半導体発光素子
US8723159B2 (en) * 2011-02-15 2014-05-13 Invenlux Corporation Defect-controlling structure for epitaxial growth, light emitting device containing defect-controlling structure, and method of forming the same
KR101982626B1 (ko) * 2012-10-17 2019-05-27 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038923B1 (ko) * 2010-02-02 2011-06-03 전북대학교산학협력단 개선된 발광 효율을 갖는 발광 다이오드 및 이의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210109997A (ko) 2020-02-28 2021-09-07 한국산업기술대학교산학협력단 질화물 반도체 소자의 제조방법
KR20210130120A (ko) 2020-02-28 2021-10-29 한국산업기술대학교산학협력단 질화물 반도체 소자의 제조방법

Also Published As

Publication number Publication date
US20140332833A1 (en) 2014-11-13
US9257602B2 (en) 2016-02-09
EP2802002B1 (en) 2021-02-03
KR20140132524A (ko) 2014-11-18
EP2802002A1 (en) 2014-11-12

Similar Documents

Publication Publication Date Title
KR102015914B1 (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
JP5668339B2 (ja) 半導体装置の製造方法
US10014436B2 (en) Method for manufacturing a light emitting element
JP2018087128A (ja) 窒化物半導体層の成長方法
SG178573A1 (en) Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
JP2012015306A (ja) 半導体装置およびその製造方法
CN104518062A (zh) 制造半导体发光器件的方法
US7910942B2 (en) Semiconductor light emitting device and method for manufacturing the same
US20070215983A1 (en) Nitride semiconductor single crystal substrate, and methods of fabricating the same and a vertical nitride semiconductor light emitting diode using the same
KR101926609B1 (ko) 질화갈륨계 반도체 소자 및 그 제조방법
US8154038B2 (en) Group-III nitride for reducing stress caused by metal nitride reflector
CN107004724B (zh) 半导体装置及其制造方法
CN102222690A (zh) 氮化物系半导体晶片以及氮化物系半导体装置
KR101142567B1 (ko) 반도체 소자 제조용 기판 및 반도체 소자 제조방법
KR101270170B1 (ko) ＧａＮ 반도체 기판 및 그 제조방법
KR101384071B1 (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
KR100858362B1 (ko) 수직구조 발광다이오드 소자의 제조방법
JP2009084136A (ja) 半導体デバイスの製造方法
KR101901932B1 (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
KR101504272B1 (ko) 화합물 반도체 및 이의 제조 방법
KR102094990B1 (ko) 질화물 반도체층 성장 방법
KR20120131292A (ko) 발광소자의 제조방법
KR20140092605A (ko) 질화물 반도체 발광 소자
KR101381985B1 (ko) 수직형 발광소자 제조 방법
KR20090030651A (ko) 질화갈륨계 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right