KR20210109997A - 질화물 반도체 소자의 제조방법 - Google Patents

질화물 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20210109997A
KR20210109997A KR1020200025358A KR20200025358A KR20210109997A KR 20210109997 A KR20210109997 A KR 20210109997A KR 1020200025358 A KR1020200025358 A KR 1020200025358A KR 20200025358 A KR20200025358 A KR 20200025358A KR 20210109997 A KR20210109997 A KR 20210109997A
Authority
KR
South Korea
Prior art keywords
etching
thin film
film layer
photoelectrochemical
pec
Prior art date
Application number
KR1020200025358A
Other languages
English (en)
Inventor
김경국
오세미
노범래
김시원
임광균
임예빈
Original Assignee
한국산업기술대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국산업기술대학교산학협력단 filed Critical 한국산업기술대학교산학협력단
Priority to KR1020200025358A priority Critical patent/KR20210109997A/ko
Publication of KR20210109997A publication Critical patent/KR20210109997A/ko
Priority to KR1020210139423A priority patent/KR20210130120A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 기판 상에 질화물 박막층을 형성하는 질화물 박막층 형성단계; 및 상기 질화물 박막층에 광전기화학(photoelectrochemical, PEC) 식각을 수행하여 나노 그레이팅 구조를 형성하는 광전기화학 식각단계를 포함하는 질화물 반도체 소자 제조방법에 관한 것이다.
본 발명에 따르면, 반도체 기판 박막층의 표면 패턴 형성시 광전기화학 식각을 수행하여 나노 그레이팅 구조를 형성함으로써, 3차원 패턴을 저렴하고 단순한 공정으로 형성할 수 있고, 한번의 공정을 통해 나노 패턴을 형성하여 패턴의 굴절률을 완화시킬 수 있으며, 높은 광 추출 효율을 구현할 수 있는 효과가 있다.

Description

질화물 반도체 소자의 제조방법{The Manufacturing Method of the Nitride Semiconductor Device}
본 발명은 질화물 반도체 소자의 제조방법에 관한 것으로, 반도체 기판 박막층의 표면 패턴 형성시 광전기화학 식각을 수행하여 나노 그레이팅 구조를 형성함으로써, 3차원 패턴을 저렴하고 단순한 공정으로 형성할 수 있고, 한번의 공정을 통해 나노 패턴을 형성하여 패턴의 굴절률을 완화시킬 수 있으며, 높은 광 추출 효율을 구현할 수 있는 질화물 반도체 소자의 제조방법에 관한 것이다.
본 발명은 과학기술정보통신부 및 정보통신기획평가원의 대학ICT연구센터지원사업[과제관리번호: 1711093073, 과제명: 중소기업의 제조기술혁신역량 강화를 위한 스마트 엔지니어링 기술 개발], 산업통상자원부 및 한국산업기술진흥원의 초절전LED융합기술개발-마이크로LED융합기술개발사업[과제관리번호:20004550, 과제명: UHD급 마이크로엘이디 디스플레이용 나노 홀 에어 흡착방식의 대량 전사 기술 개발]의 일환으로 수행한 연구로부터 도출된 것이다.
발광다이오드는 백라이트 광원, 표시광원, 일반 광원과 풀 칼라 디스플레이 등에 응용된다. 이러한 LED의 재료로서 대표적으로는 GaN(Gallium Nitride),AlN(Aluminum Nitride), InN(Indium Nitride) 등과 같은 Ⅲ-Ⅴ족 질화물 반도체가 알려져 있다.
GaN를 비롯한 III족 질화물은 S.Nakamura에 의해 p/n 접합이 형성되어 청색 발광이 확인된 이후, 발광 다이오드와 레이저 다이오드 등의 광소자와 함께 높은 포화전자속도, 넓은 밴드갭에 따른 높은 항복전압의 특징으로 고출력 전자소자에 널리 응용되고 있다. 이들 소자의 제작에는 p-형과 n-형의 GaN를 비롯하여 AlGaN, InGaN 등 고품위의 여러 가지 질화물들의 성장이 필요하며 이를 위해 MOCVD(organometallic compound Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 등의 방법이 활용되고 있다.
그러나 좋은 박막의 성장과 함께 적절한 소자의 구조를 만들기 위해서는 원하는 형상으로 박막을 식각하고 여기에 전기적, 광학적 접촉을 형성하는 과정이 뒤따라야 한다. 따라서 적정의 소자 구조를 형성하기 위해서는 기판 위에 성장, 또는 증착된 박막의 식각이 필수적이다. 이들 박막을 식각하기 위한 방법으로는 식각용액에 의한 화학적 식각방법과 플라즈마를 이용한 건식식각방법이 이용될 수 있으며, Si 또는 GaAs 등의 소재를 이용한 소자의 식각에는 이들 방법이 많이 이용되고 있다.
그러나 GaN를 비롯한 III족의 질화물 반도체들은 화학적으로 매우 안정하여 ICP(Inductive Coupled Plasma), ECR(Electron Cyclotron Resonance)등의 고밀도 플라즈마를 이용하거나, 또는 고에너지의 이온빔을 이용한 CAIBE(Chemically Assisted Ion Beam Etching) 등의 건식식각방법으로 효과적으로 식각이 이루어진다. 그런데 이러한 방법들은 모두 고가의 장비를 필요로 할 뿐 아니라 식각면에 입자의 충돌에 의한 손상, 식각 마스크와의 선택비는 높은 선택비 구현의 한계가 있다.
따라서 GaN등의 III족 질화물을 식각하기 위한 보다 유용한 방법으로 화학적인 식각방법이 요구되는데, 이들은 매우 안정하여 쉽게 접할 수 있는 식각용액으로 식각이 되지 않는 성질이 있다.
III족 질화물의 식각에 관련된 선행 기술로는 Minsky 등의 논문['Room temperature photoenhanced wet etching of GaN; Appl. Phys. Lett; Vol.68, No.11; pp.1531-1533; 1996.3]이 있다.
이 논문에서 Minsky등은 광보조에 의한 화학적 식각방법인 광전화학적 (photoelectrochemical) 방법으로 n-GaN의 식각을 확인하였다. 이것은 자외선(Ultra Violet)과 같은 짧은 파장의 빛의 조사를 통해 기판에 홀이 생성되도록 하며, 이 홀이 기판의 산화반응에 도움을 줌으로써 반응성이 낮은 III족 질화물의 식각이 효과적으로 진행되도록 하는 것이다. 이러한 식각방법에서 식각을 위한 기판에서 광생성된 캐리어 중 불필요한 전자가 기판으로부터 빨리 빠져나가도록 함으로써 광생성된 홀의 재결합을 억제하여 보다 많은 홀이 식각에 기여할 수 있도록 한다. 이 식각방법에서는 n-GaN에 대해 수백Å/min 이상 수천Å/min의 식각속도를 얻을 수 있었으며, KOH 용액을 이용하여 식각이 되지 않는 p-GaN에 대하여 n-GaN이 선택적으로 식각되는 특성이 확인되기도 하였다.
III족 질화물의 식각에 관련된 다른 선행 기술로는 C.Yotsey의 논문['Dopant-selective photoenhanced wet etching of GaN'; J. of Electronic Material; Vol.27, No.4; pp.282-287; 1998]이 있다.
이 논문은 GaN에 대한 dopant-selective photoenhanced wet etching 과정에 대하여 기술하였다. 식각공정에는 KOH 용액을 이용하였으며 진성(intrinsic)과 p-형 GaN에 대하여 선택적으로 식각되는 특성을 얻기 위하여 Hg arc 광원으로 빛을 조사하여 실험하였다. 식각에 이용된 p-, i-, n-형의 GaN 기판은 MOCVD 방법으로 6H-SiC 기판 위에 성장되었으며, 0.01M의 KOH 용액에 365nm에서 20mW/cm2의 강도를 갖는 빛을 조사하였을 때, 30분 동안 식각하는 동안 N-형 GaN의 식각과정에서는 2um 내외의 일정한 광전류(photo-current)가 흘렀다. 그러나 n-i 구조의 GaN에서는 n-층의 식각과정에서는 전류가 흐르다가 i-층의 영역에서는 전류의 양이 매우 감소하였다. 또한 p-형의 GaN에서는 전류가 흐르지 않았으며 전류의 양에 비례하여 식각이 진행되었다. p-n 구조의 GaN를 식각하는 경우, p-층을 일부 CAIBE를 이용한 건식식각으로 제거한 뒤 광전화학(photo-electrochemical) 식각을 수행할 때 p-층은 식각되지 않고 n-층만 선택적으로 식각되었다.이 논문에서는 도핑에 따른 GaN의 선택적 식각특성을 확인하였다.
이러한 종래의 방법에 의하면 빛의 조사는 n-형 물질의 식각효율을 효과적으로 증대시킨다. 하지만 p-형 물질의 경우 식각용액과 접하고 있는 기판의 표면에서 에너지밴드의 구부러짐이 전자에 대한 전위우물을 형성하는 모양으로 나타나 반응이 촉진되도록 하는 홀이 축적되지 않아 식각에 기여하지 못하므로 p-GaN의 식각은 시도된 바가 없었다.
또한 n-GaN의 식각속도를 조절하기 위한 방법도 식각용액의 농도를 변화시키거나 빛의 강도를 변화시켜야 하는 등의 어려움을 함께하고 있었다. 이와 같은 p-GaN의 식각과 식각속도의 효과적인 조절의 어려움은 화학적인 식각방법을 소자 구조의 형성에 이용하는데 많은 제한을 초래하는 문제점이 있다.
한국등록특허 제10-2015914호(등록일 2019.08.23.) 한국등록특허 제10-2011147호(등록일 2019.08.08.)
본 발명의 목적은 반도체 기판 박막층의 표면 패턴 형성시 광전기화학 식각을 수행하여 나노 그레이팅 구조를 형성함으로써, 3차원 패턴을 저렴하고 단순한 공정으로 형성할 수 있고, 한번의 공정을 통해 나노 패턴을 형성하여 패턴의 굴절률을 완화시킬 수 있으며, 높은 광 추출 효율을 구현할 수 있는 질화물 반도체 소자를 제공하는 것이다.
이러한 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체 소자 제조방법은 기판 상에 질화물 박막층을 형성하는 질화물 박막층 형성단계; 및 상기 질화물 박막층에 광전기화학(photoelectrochemical, PEC) 식각을 수행하여 나노 그레이팅 구조를 형성하는 광전기화학 식각단계를 포함하는 것으로 구성될 수 있다.
상기 질화물 박막층은 Ⅲ족 질화물 반도체 층으로 형성될 수 있다.
상기 광전기화학(photoelectrochemical, PEC) 식각은 습식식각 방법으로 수행될 수 있다.
상기 광전기화학(photoelectrochemical, PEC) 식각단계는 식각 동안 입사광의 각도를 변화시키는 단계를 더 포함할 수 있다.
상기 광전기화학(photoelectrochemical, PEC) 식각단계는 상기 질화물 박막층에 1 ~ 30 mA/mm2의 전류 밀도를 인가하여 수행될 수 있다.
상기 광전기화학(photoelectrochemical, PEC) 식각단계는 상기 질화물 박막층에 200 ~ 400 nm 파장 범위의 빛을 조사하는 것으로 수행될 수 있다.
상기 광전기화학(photoelectrochemical, PEC) 식각단계는 10 내지 60분의 공정 시간 동안 수행될 수 있다.
상기 광전기화학(photoelectrochemical, PEC) 식각단계는 상기 질화물 박막층 표면이 100 ~ 1000 nm의 주기를 갖는 식각 패턴으로 형성되도록 수행될 수 있다.
본 발명에 따른 질화물 반도체 소자 제조방법은 반도체 기판 박막층의 표면 패턴 형성시 광전기화학 식각을 수행하여 나노 그레이팅 구조를 형성함으로써, 3차원 패턴을 저렴하고 단순한 공정으로 형성할 수 있고, 한번의 공정을 통해 나노 패턴을 형성하여 패턴의 굴절률을 완화시킬 수 있으며, 높은 광 추출 효율을 구현할 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 질화물 반도체 소자 제조방법에 사용될 수 있는 광전기화학(photoelectrochemical, PEC) 식각장치의 모습을 나타낸 모식도이다.
도 2 내지 도 17은 본 발명의 실시예 1 내지 16에 따른 질화물 반도체 소자 제조방법에 의해 그레이팅 구조가 형성된 박막 표면 형상을 나타낸 주사전자현미경(SEM) 사진이다.
도 18은 본 발명의 일실시예에 따른 질화물 반도체 소자 제조방법에 사용될 수 있는 기판상에 질화물 박막층이 형성된 모습을 나타낸 모식도이다.
도 19는 본 발명의 일실시예에 따른 질화물 반도체 소자 제조방법에 의해 표면이 식각된 질화물 박막층의 표면 형상을 나타낸 주사전자현미경(SEM) 사진이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략하기로 한다. 또한 본 발명의 실시예들을 설명함에 있어 구체적인 수치는 실시예에 불과하다.
도 1에는 본 발명의 일실시예에 따른 질화물 반도체 소자 제조방법에 사용될 수 있는 광전기화학(photoelectrochemical, PEC) 식각장치의 모습을 나타낸 모식도가 도시되어 있고, 도 2 내지 도 17에는 본 발명의 실시예 1 내지 16에 따른 질화물 반도체 소자 제조방법에 의해 그레이팅 구조가 형성된 박막 표면 형상을 나타낸 주사전자현미경(SEM) 사진이 개시되어 있으며, 도 18에는 본 발명의 일실시예에 따른 질화물 반도체 소자 제조방법에 사용될 수 있는 기판상에 질화물 박막층이 형성된 모습을 나타낸 모식도가 도시되어 있다.
도 19에는 본 발명의 일실시예에 따른 질화물 반도체 소자 제조방법에 의해 표면이 식각된 질화물 박막층의 표면 형상을 나타낸 주사전자현미경(SEM) 사진이 개시되어 있다.
이들 도면을 참조하면, 본 발명에 따른 질화물 반도체 소자 제조방법은 기판 상에 질화물 박막층을 형성하는 질화물 박막층 형성단계; 및 상기 질화물 박막층에 광전기화학(photoelectrochemical, PEC) 식각을 수행하여 나노 그레이팅 구조를 형성하는 광전기화학 식각단계를 포함하는 것으로 구성된다.
즉, 본 발명에 따른 질화물 반도체 소자의 제조방법은 반도체 기판 박막층의 표면 패턴 형성시 공정 조건을 조절하여 광전기화학 식각(photoelectrochemical, PEC)을 수행하는 것으로 나노 그레이팅 구조를 형성함으로써, 3차원 패턴을 저렴하고 단순한 공정으로 형성할 수 있고, 한번의 공정을 통해 나노 패턴을 형성하여 패턴의 굴절률을 완화시킬 수 있으며, 높은 광 추출 효율을 구현할 수 있다.
상기 질화물 박막층은 Ⅲ족 질화물 반도체 층으로 형성될 수 있다. Ⅲ족은 주기율표상의 Ⅲ족 원소와 질소에 의하여 형성된 반도체 화합물을 의미한다. 이러한 ²족 원소의 예로서, 알루미늄(Al), 갈륨(Ga), 인듐(In) 등을 예시할 수 있고, 이들의 단독 또는 2 이상의 조합을 포함할 수 있다. 따라서 GaN, AiN, InN, AlGaN, AlInN, GaInN, AlInGaN 등을 포함할 수 있다.
상기 질화물 박막층 형성단계는 기판상에 에픽탁시층인 Ⅲ족 질화물 박막층을 성장시키는 것으로 수행될 있다. 이때, 기판은 무극성 또는 반극성 Ⅲ족 질화물 층의 성장에 적합한 기판이라면 특별한 제한없이 사용할 수 있다. 이러한 기판은 광의로는 a-면, r-면 또는 m-면과 같은 대칭적으로 동등한 면을 포함할 수 있다.
상기 기판으로서 반극성을 구현하기 위해서는 m-면 사파이어기판을 사용하는 것이 바람직하다. 이러한 기판상에 질화물 층을 형성하기에 앞서, 선택적으로 반응 영역 내 잔여 산소의 제거, 수소 및/또는 질소를 이용하여 반응 영역을 어닐링 또는 열처리(예를 들면 성장온도까지 고온으로)하는 단계 등을 수행할 수 있다. 또한, 예를 들면 사파이어 기판 등의 경우, 무수 암모니아 등을 이용하여 기판 표면을 질화하는 단계를 포함할 수 있다.
또한, 상기 기판상에 Ⅲ족 질화물 박막층을 성장시키기에 앞서, 중간층 또는 버퍼층을 형성할 수 있다. 이러한 중간층은 보다 양호한 Ⅲ족 질화물 박막층의 물성을 얻기 위하여 선택적으로 도입되는 것으로, 예시적인 재질은 AlN, AlGaN 등의Ⅲ-Ⅴ화합물뿐만 아니라 비극성, 특히 반극성 Ⅲ족 질화물 층의 성장을 촉진하는데 적합한 다른 재질일 수도 있다. 이때 MOCVD, HVPE 등과 같이 당업계에서 널리 알려진 증착 또는 층 성장 기술을 활용한다. 통상의 층 성장 기술로 예를 들면 MOCVD, HVPE, MBE 등을 이용하여 기판(또는 기판 상의 중간층)에 무극성 또는 반극성 Ⅲ족 질화물 층을 형성할 수 있으나, 보다 양호한 품질의 주형을 확보하게 위하여 MOCVD를 이용하는 것이 바람직하다.
이와 같이 선택적으로 도입되는 중간층의 치수는 특별히 한정되는 것은 아니며, 예를 들어, 적어도 약 10 내지 50 nm 범위일 수 있다. 또한, 상기 중간층 형성을 위하여 상압 조건에서 약 550 내지 750℃로 공정 조건을 조절할 수 있다.
상기 Ⅲ족 질화물 박막층은 예를 들어 약 1 내지 10㎛, 보다 구체적으로는 약 2 내지 5㎛ 범위의 두께로 형성될 수 있다. 이와 같이 Ⅲ족 질화물 박막층을 형성하기 위하여, 예를 들면 약 800 내지 1100℃의 온도 및 약 200 내지 500 torr의 압력 조건 하에서 약 60 내지 300분 동안 성장반응을 수행할 수 있다.
상기 광전기화학(photoelectrochemical, PEC) 식각은 습식식각 방법으로 수행될 수 있다. 광전기화학반응이란 전기화학계에 빛이 관여하는 반응으로, 광전극 반응 및 광 갈바니 반응이 대표적인 반응이지만, 전기 화학반응의 결과 빛이 발생하는 전해발광 등도 포함한다.
반도체는 특정의 에너지 밴드갭을 가진다. 또한, 반도체는 고유의 에너지 밴드갭보다 큰 에너지를 흡수하면 전자-홀 쌍이 발생하는데, valence band에 있던 전자가 conduction band로 여기되고, 그 자리에 홀이 발생하게 된다. 반도체의 특성상 (fermi level의 평형) 반도체의 표면에서는 band bending이 발생하는데, n-type 반도체의 경우 홀이 경계 쪽으로 이동하고, p-type 반도체는 전자가 경계 쪽으로 이동하게 된다.
이러한 반도체의 특성과 관련하여 광전기화학에칭방법을 설명하면, 전해액(Electrolyte)으로서 수산화칼륨(KOH)이 들어있는 수조에 반도체를 넣고 소정의 빛에너지를 조사하면 전자-홀 쌍이 생성되는데, 전자는 별도의 도선으로 연결된 counter electrode로 흘러들어가고, 홀은 반도체 표면의 산화막(oxidation)을 생성한다. 이러한 산화막은 전해액인 수산화칼륨(KOH)에 의해 중화되기 때문에 반도체의 표면이 식각되는 광전기화학에칭이 가능하다. 즉, 빛(광)을 이용하여 전기-홀쌍을 만들고, 이에 생성된 산화막을 중화시켜 이를 식각하는 방법이 광전기화학에칭방법이다.
상기 광전기화학(photoelectrochemical, PEC) 식각단계는 식각 동안 입사광의 각도를 변화시키는 단계를 더 포함할 수 있다.
예를 들어, 기판 상에 성장된 n-형 층, p-형 층, 및 활성영역을 포함하는 III족 반도체층은 활성 영역으로부터 출발된 광이 전체 내부 반사(TIR)를 위한 임계 각도에 비하여 큰 입사 각도에서 반도체 층의 측벽들 상에 입사될 수 있고, 이에 따라 상기 측벽은 반도체 소자의 상부 표면을 향하여 가이드된 모드들을 통해 더 많이 전체 내부 반사하고, 이에 따라 전체 내부 반사된 가이드된 모드들이 임계 각도 내에서 반도체층의 상부 표면에 더 많이 입사될 수 있다.
상기 광전기화학 식각단계는 상기 질화물 박막층 상에 패턴 마스크(또는 선택적 식각을 위한 박막과 같은 보호층)를 형성하여 수행될 수 있다. 상기 패턴의 마스크는 전형적으로 절연성(dielectric) 재질일 수 있으며, 예를 들어 SiO2, Si3N4 등을 들 수 있다.
상기 패턴 마스크를 형성하기 위하여, 먼저 예를 들면 PECVD(Plasma Enhanced Chemical Vapor Deposition)에 의하여 절연성 층을 형성한다. 그 다음, 통상의 포토리소그래피법(상기 방법에서, 에칭을 위하여, 예를 들면 ICP-RIE 등과 같은 통상의 방식을 채택할 수 있음)을 이용하여 Ⅲ족 질화물 박막층상에 한 세트의 평행한스트라이프 패턴(130)이 남도록 한다. 이때, 스트라이프 패턴의 마스크 사이의 영역을 "원도우(window) 영역"으로 일컬을 수 있다.
상기 마스크의 폭은 예를 들면 약 2 내지 50 ㎛(구체적으로는 약 2 내지 10㎛), 그리고 상기 윈도우의 폭은 약 2 내지 20 ㎛(보다 구체적으로는 약 2 내지 10㎛) 범위로 설정할 수 있다. 또한, 상기 마스크는 약 500 내지 2000 Å 두께 범위이면 적당할 수 있다.
한편, 상기 광전기화학(photoelectrochemical, PEC) 식각단계에서 상기 질화물 박막층에 인가되는 전압에 의해 발생될 수 있는 전류 밀도는 예를 들어, 1 ~ 30 mA/mm2의 전류 밀도 범위로 설정될 수 있다. 또한, 상기 광전기화학(photoelectrochemical, PEC) 식각단계에서 상기 질화물 박막층에 대한 광에너지의 조사 과정은 예를 들어, 200 ~ 400 nm 파장 범위로 설정된 빛이 상기 질화물 박막층에 조사되는 것으로 수행될 수 있다.
또한, 상기 광전기화학(photoelectrochemical, PEC) 식각단계는 질화물 박막층과 사용되는 식각 전해액의 물리적, 화학적 특성 등을 감안하여 예를 들어, 10 내지 60분의 공정 시간 동안 수행될 수 있으며, 바람직하게는 1시간 이내의 시간 동안 수행될 수 있다.
상기 광전기화학(photoelectrochemical, PEC) 식각단계는 질화물 박막층 상에 보호층 이외의 영역에서 셀프 방식으로 특정한 모양의 패턴형을 갖도록 식각이 수행될 수 있다. 여기서, 상기 질화물 박막층 표면은 바람직하게는 100 ~ 1000 nm의 주기를 갖는 식각 패턴이 형성되도록 식각 과정이 수행될 수 있다.
<실시예>
이하, 실시예를 통해 본 발명에 따른 질화물 반도체 소자 제조방법을 설명하면 다음과 같다.
도 18에 개시된 바와 같은 구조를 갖는 에피를 사용하여 광전기화학(photoelectrochemical, PEC) 식각을 수행하였다. 즉, 에피는 사파이어 기판상에 박막 두께 6㎛ 내외의 GaN계 (p-GaN층은 700~800nm) 질화물 박막층(GaN, InN, AlN, InGaN, AlGaN를 이용한 다층구조)을 형성하고, 아래의 표 1에서와 같은 실시예(실시예 1 내지 16) 조건으로 광전기화학(photoelectrochemical, PEC) 식각을 수행하여 GaN 박막층 상에 나노 그레이팅 구조를 형성하였다. 나노 그레이팅 구조 형성을 위하여 전류 주입 시 일정한 방향성을 갖도록 일정방향을 정하여 전류 주입 후 식각을 수행하였다. 표 1에는 질화물 반도체 소자 제조방법의 광전기화학(photoelectrochemical, PEC) 식각단계에 적용된 주입전압(V), 식각 수행시간(min), 식각 전해액(DI water, KOH) 항목과 관련된 각 실시예별(실시예 1 내지 16) 수치값이 개시되어 있다. 이때, 실시예 1 내지 16에 적용된 광전기화학(photoelectrochemical, PEC) 식각 과정은 온도 27℃ 압력 1atm, UV-LED의 파장 범위는 200~400nm로 모두 동일하게 설정되었다.
[표 1]
Figure pat00001
상기와 같이 수행된 실시예 1 내지 16의 GaN 박막층에 대한 광전기화학(photoelectrochemical, PEC) 식각과정에 의해 생성된 나노 그레이팅 구조의 SEM 사진이 도 2 내지 도 17에 개시되어 있다. 상기 도 2 내지 17에서 확인할 수 있는 바와 같이, 동일한 주입전압 조건에서 KOH 식각 전해액을 사용한 실시예 2, 실시예 4, 실시예 6, 실시예 8 등의 GaN 박막층의 식각패턴이 더욱 선명하게 잘 생성되었음을 확인할 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (8)

  1. 기판 상에 질화물 박막층을 형성하는 질화물 박막층 형성단계; 및
    상기 질화물 박막층에 광전기화학(photoelectrochemical, PEC) 식각을 수행하여 나노 그레이팅 구조를 형성하는 광전기화학 식각단계;
    를 포함하는 질화물 반도체 소자 제조방법.
  2. 제1항에 있어서,
    상기 질화물 박막층은 Ⅲ족 질화물 반도체 층으로 형성되는 질화물 반도체 소자 제조방법.
  3. 제1항에 있어서,
    상기 광전기화학(photoelectrochemical, PEC) 식각은 습식식각 방법으로 수행되는 질화물 반도체 소자 제조방법.
  4. 제1항에 있어서,
    상기 광전기화학(photoelectrochemical, PEC) 식각단계는 식각 동안 입사광의 각도를 변화시키는 단계를 더 포함하는 질화물 반도체 소자 제조방법.
  5. 제1항에 있어서
    상기 광전기화학(photoelectrochemical, PEC) 식각단계는 상기 질화물 박막층에 1 ~ 30 mA/mm2의 전류 밀도를 인가하여 수행되는 질화물 반도체 소자 제조방법.
  6. 제1항에 있어서
    상기 광전기화학(photoelectrochemical, PEC) 식각단계는 상기 질화물 박막층에 200 ~ 400 nm 파장 범위의 빛을 조사하는 것으로 수행되는 질화물 반도체 소자 제조방법.
  7. 제1항에 있어서
    상기 광전기화학(photoelectrochemical, PEC) 식각단계는 10 내지 60분의 공정 시간 동안 수행되는 질화물 반도체 소자 제조방법.
  8. 제1항에 있어서
    상기 광전기화학(photoelectrochemical, PEC) 식각단계는 상기 질화물 박막층 표면이 100 ~ 1000 nm의 주기를 갖는 식각 패턴으로 형성되도록 수행되는 질화물 반도체 소자 제조방법.
KR1020200025358A 2020-02-28 2020-02-28 질화물 반도체 소자의 제조방법 KR20210109997A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200025358A KR20210109997A (ko) 2020-02-28 2020-02-28 질화물 반도체 소자의 제조방법
KR1020210139423A KR20210130120A (ko) 2020-02-28 2021-10-19 질화물 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200025358A KR20210109997A (ko) 2020-02-28 2020-02-28 질화물 반도체 소자의 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210139423A Division KR20210130120A (ko) 2020-02-28 2021-10-19 질화물 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20210109997A true KR20210109997A (ko) 2021-09-07

Family

ID=77797137

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200025358A KR20210109997A (ko) 2020-02-28 2020-02-28 질화물 반도체 소자의 제조방법
KR1020210139423A KR20210130120A (ko) 2020-02-28 2021-10-19 질화물 반도체 소자의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210139423A KR20210130120A (ko) 2020-02-28 2021-10-19 질화물 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (2) KR20210109997A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102011147B1 (ko) 2012-12-18 2019-08-16 에스케이실트론 주식회사 반도체 기판 및 그 제조 방법
KR102015914B1 (ko) 2013-05-08 2019-08-29 엘지전자 주식회사 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102011147B1 (ko) 2012-12-18 2019-08-16 에스케이실트론 주식회사 반도체 기판 및 그 제조 방법
KR102015914B1 (ko) 2013-05-08 2019-08-29 엘지전자 주식회사 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20210130120A (ko) 2021-10-29

Similar Documents

Publication Publication Date Title
JP6484076B2 (ja) 光デバイス
US8729559B2 (en) Method of making bulk InGaN substrates and devices thereon
US7875534B2 (en) Realizing N-face III-nitride semiconductors by nitridation treatment
JP2023179686A (ja) 材料および半導体構造を多孔質化する方法
US8076685B2 (en) Nitride semiconductor device having current confining layer
US8247249B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
US8236583B2 (en) Method of separating light-emitting diode from a growth substrate
US20070114563A1 (en) Semiconductor device and method of fabricating the same
US10685835B2 (en) III-nitride tunnel junction with modified P-N interface
WO2011162180A1 (ja) 紫外半導体発光素子
JP7169613B2 (ja) 窒化物半導体発光素子の製造方法
JP2009111012A (ja) 半導体発光素子
KR19980087225A (ko) 질화 갈륨계 화합물 반도체 발광 소자 및 그 제조 방법
JP2009117641A (ja) 半導体発光素子
JP2009071174A (ja) 半導体発光素子
KR101245509B1 (ko) 다공성 기판의 제조 및 이에 의한 발광다이오드 제조 방법
US20100051965A1 (en) Carbon-Containing Semiconductor Substrate
US20230080225A1 (en) Ultraviolet led and manufacturing method thereof
KR101018106B1 (ko) 역 메사 구조의 질화물 반도체 발광 소자의 제조 방법
KR20210130120A (ko) 질화물 반도체 소자의 제조방법
JP2003282543A (ja) 窒化ガリウム系化合物半導体のドライエッチング方法
JP2015043468A (ja) 紫外半導体発光素子
JP2019087709A (ja) 窒化物半導体発光素子の製造方法、及び窒化物半導体発光素子
US20230124769A1 (en) Light-emitting structures and manufacturing methods thereof
Zhao MOCVD Growth and Characterisation of Semi-polar (11-22) GaN on Stripes Patterned Silicon Substrates for III-nitrides Based Optoelectronics

Legal Events

Date Code Title Description
E601 Decision to refuse application