JP5668339B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5668339B2
JP5668339B2 JP2010150060A JP2010150060A JP5668339B2 JP 5668339 B2 JP5668339 B2 JP 5668339B2 JP 2010150060 A JP2010150060 A JP 2010150060A JP 2010150060 A JP2010150060 A JP 2010150060A JP 5668339 B2 JP5668339 B2 JP 5668339B2
Authority
JP
Japan
Prior art keywords
aln layer
layer
raw material
flow rate
flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010150060A
Other languages
English (en)
Other versions
JP2012015305A (ja
Inventor
圭一 由比
圭一 由比
章 古谷
章 古谷
健 中田
健 中田
崇光 北村
崇光 北村
勇夫 眞壁
勇夫 眞壁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010150060A priority Critical patent/JP5668339B2/ja
Priority to US13/172,403 priority patent/US8987015B2/en
Publication of JP2012015305A publication Critical patent/JP2012015305A/ja
Application granted granted Critical
Publication of JP5668339B2 publication Critical patent/JP5668339B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/14Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/186Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02502Layer structure consisting of two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • H01L21/02661In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は半導体装置の製造方法に関し、例えばシリコン基板上にGaN系半導体層を形成する半導体装置の製造方法に関する。
窒化ガリウム(GaN)系半導体を用いた半導体装置は、高周波かつ高出力で動作するパワー素子、短波長で発光する発光ダイオードやレーザダイオードとして用いられている。これらの半導体装置のうち、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適した半導体装置として、高電子移動度トランジスタ(HEMT)等のFET、発光装置として、レーザダイオード(LD)および発光ダイオード(LED)などの開発が進められている。
GaN系半導体層を成長する基板として一般にサファイア基板やSiC(炭化シリコン)基板等が用いられている。サファイア基板やSiC基板は高価なため、Si(シリコン)基板上にGaN系半導体層を成長する技術が開発されている。SiとGaとは反応し易いため、Si基板とGaN系半導体層との間にバリア層としてAlN(窒化アルミニウム)層が設けられる(例えば、特許文献1)。
特開2008−166349号公報
しかしながら、Si基板上にAlN層の表面にピット状欠陥が生じてしまうことがある。表面に多数のピット状欠陥が発生したAlN層上にGaN系半導体層を形成し、例えばHEMTを形成した場合、電極形成不全等トランジスタ形成プロセスに悪影響を及ぼす。また、GaN系半導体層の結晶性が悪くなり、トランジスタ特性が劣化してしまう。このように、AlN層表面のピット状欠陥は半導体装置に悪影響を及ぼす。
本願発明は上記課題に鑑み、AlN層表面のピット状欠陥の発生を抑制することを目的とする。
本発明は、シリコン基板の表面を、熱処理温度が700℃以上1060℃以下、熱処理時間が5分以上15分以下、水素が含まれた雰囲気中においてサーマルクリーニングする工程と、前記サーマルクリーニングの後、前記シリコン基板表面に、N原料を供給せずにAl原料を供給するステップと、前記Al原料を供給するステップの後に前記Al原料と前記N原料とを供給するステップとを行って、前記シリコン基板上に第1AlN層を第1のAl原料流量/N原料流量を用い成長する工程と、前記第1AlN層上に、前記第1のAl原料流量/N原料流量より大きな第2のAl原料流量/N原料流量を用い第2AlN層を成長する工程と、前記第2AlN層上にGaN系半導体層を成長する工程と、を含み、前記第1AlN層および前記第2AlN層を成長するN原料はアンモニアであり、Al原料はTMAであり、前記第2AlN層を成長する工程における、前記アンモニアのガスとアルミニウムの原料ガスとの総流量に対する前記アンモニアのガスの流量比は25%以下であることを特徴とする半導体装置の製造方法である。本発明によれば、AlN層表面のピット状欠陥の発生を抑制することができる。
上記構成において、前記Al原料を供給するステップは、前記Al原料を3.5μmol以上供給する構成とすることができる。
本発明によれば、AlN層表面のピット状欠陥の発生を抑制することができる。
図1(a)から図1(d)は、実施例1に係る半導体装置の製造工程を示す断面図(その1)である。 図2(a)および図2(b)は、実施例1に係る半導体装置の製造工程を示す断面図(その2)である。 図3は、サンプルAの表面のSEM画像写真である。 図4は、FWHMに対するクラック数を示す図である。 図5(a)はTMAの先流し総量とFWHMとの関係を示す図であり、図5(b)はTMA先流し総量とシート抵抗との関係を示す図である。 図6は、サンプルBの表面のSEM画像写真である。 図7は、ピット状欠陥の断面模式図である。 図8は、NH流量比に対するピット密度を示す図である。 図9は、サンプルCの表面のSEM画像写真である
図面を用いて、本発明の実施例について説明する。
まず、実施例1に係る半導体装置の製造方法について説明する。図1(a)から図2(b)は、実施例1に係る半導体装置の製造工程を示す断面図である。図1(a)から図2(a)までの工程は、MOCVD(Metal Organic Chemical Vapor Deposition)炉のリアクタ内において、リアクタから出さずに行なう。図1(a)のように、(111)面を主面とするシリコン基板10の表面をMOCVD炉のリアクタ内でサーマルクリーニングする。サーマルクリーニングの条件は、熱処理温度が700℃以上1060℃以下、熱処理時間が5分以上15分以下、水素が含まれた雰囲気(キャリアガスに水素が含まれた雰囲気)である。
図1(b)のように、シリコン基板10の表面にN原料を供給せずにAl原料を供給する。これをAl原料先流しとよぶこととする。図1(c)のように、その後、Al原料とN原料とを供給し、シリコン基板10上に第1AlN層11を第1のV/III原料比を用い成長する。図1(d)のように、第1AlN層11上に、第1のV/III原料比より大きな第2のV/III原料比を用い第2AlN層12を成長する。第1AlN層11と第2AlN層12よりAlN層13が形成される。
図2(a)のように、第2AlN層12上にGaN系半導体層21を成長する。GaN系半導体層21は、例えば、膜厚が100nm、Al組成比が0.5のAlGaNバッファ層14、膜厚が1000nmのアンドープGaN層16、膜厚が20nm、Al組成比が0.2のn型AlGaN電子供給層18、膜厚画2nmのn型GaNキャップ層20である。
図2(b)のように、GaN層20上にソース電極24、ドレイン電極26及びゲート電極26を形成する。ソース電極24及びドレイン電極28の各々は、GaN層20側から例えばTi/Auを積層させたオーミック電極である。ゲート電極28は、GaN層20側から例えばNi/Auを積層させている。以上により、実施例1に係るHEMTが完成する。
比較例1として、以下のサンプルAを作製した。シリコン基板10の主面は(111)面、AlN層の成長面は(0001)面である。
サーマルクリーニング条件
熱処理温度:1080℃
熱処理時間:30分
熱処理雰囲気:水素100Torr(13.3MPa)
Al原料先流し条件
Al原料:TMA(トリメチルアルミニウム)
先流し総量:8μmol
熱処理温度:1050℃
AlN層13形成条件(第1AlN層11と第2AlN層12の成長条件は同じ)
N原料:NH(アンモニア)
Al原料:TMA
N原料流量比:50%
成長温度:1050℃
成長膜厚:300nm
図3は、サンプルAの表面のSEM(走査型電子顕微鏡)画像写真である。図3のように、表面に、多くのピット状欠陥34が観測される。このように、熱処理温度が1060℃より高い場合、AlN層13表面のピット状欠陥が多くなる。一方、熱処理温度が700℃より低い場合、シリコン基板10の表面不純物が除去し難くなる。熱処理温度は、750℃以上1000℃以下がより好ましい。また、熱処理時間が15分より長い場合、シリコン基板10表面のピットが多くなる。一方、熱処理時間が5分より短い場合、シリコン基板10の表面不純物が除去し難くなる。熱処理時間は6分以上10分以下がより好ましい。また、熱処理雰囲気として水素が含まれていないガスを用いると、AlN層13表面のピット状欠陥が非常に多くなる。例えば、窒素を含み水素を含まない雰囲気で熱処理を行なった結果、ピットが非常に多くなった。これは、サーマルクリーニングには還元性ガス雰囲気が好ましいためと考えられる。このように、サーマルクリーニングの雰囲気は水素を含む雰囲気が好ましく、水素雰囲気がより好ましい。
次に、比較例2として、以下のサンプルBを作製した。シリコン基板10の主面は(111)面、AlN層の成長面は(0001)面である。
サーマルクリーニング条件
熱処理温度:1055℃
熱処理時間:6分
熱処理雰囲気:水素100Torr
Al原料先流し条件
Al原料:TMA
先流し総量:サンプルによる
熱処理温度:1050℃
AlN層13形成条件(第1AlN層11と第2AlN層12の成長条件は同じ)
N原料:NH
Al原料:TMA
N原料流量比:50%
成長温度:1050℃
成長膜厚:300nm
まず、AlN層13の結晶性とGaN系半導体層21を形成した後のクラック数との関係を調べた。AlN層13の結晶性は、AlN層13成長後、図1(c)の状態で、AlNの(002)面のロッキングカーブの半値幅(FWHM)をX線回折法を用い測定した。また、同じ条件で成長した(第1AlN層11と第2AlN層12の成長条件は同じ)サンプルを図2(a)の構造まで成長し、GaN系半導体層21表面の4インチウエハ内のクラックの数を表面分析装置を用い測定した。
図4は、FWHMに対するクラック数を示す図である。図4のように、FWHMが1500秒以下のときクラック本数が少なくなる。このように、AlN層13の結晶性が良好になれば、GaN系半導体層21に発生するクラックを低減させることができる。
次にTMA先流し総量を変化させ、AlN層13の結晶性およびシート抵抗を調査した実験について説明する。図5(a)はTMAの先流し総量とFWHMとの関係を示す図であり、図5(b)はTMA先流し総量とシート抵抗との関係を示す図である。X線回折及びシート抵抗の測定は、図1(c)の状態の半導体基板をサンプルとして行った。
まず図5(a)について説明する。図5(a)の横軸はTMA先流し総量を示し、縦軸はAlN層13のFWHMを示す。図5(a)に示すように、TMA先流し総量が多くなるに従い、FWHMは小さくなる。すなわちTMA先流し総量の増加に伴い、AlN層13の結晶性は良好になる。特に、図中に点線で示すように、TMA先流し総量が3.5μmolより多くなると、FWHMは1500秒より小さくなる。図4において説明したように、FWHMが1500秒より小さい場合、GaN系半導体層21のクラックはほぼゼロになった。
次に図5(b)について説明する。図5(b)の横軸はTMA先流し総量を示し、縦軸は図1(c)の状態における半導体基板のシート抵抗を示す。図中の三角はシリコン基板10の抵抗によるシート抵抗を表す。
図5(b)に示すように、TMA先流し総量が2μmol付近〜8μmol付近の範囲では、シート抵抗は100kΩ/□(図中では1×10Ω/□)である。シリコン基板10のみのシート抵抗は100kΩ/□である。つまり、TMA先流し総量が2μmol付近〜8μmol付近の範囲では、TMA先流しによるシリコン基板10のシート抵抗への影響はほとんど観測されなかった。これに対し、図中に点線で示すように、TMA先流し総量が8.8μmolより大きくなると、シート抵抗は100kΩ/□より小さくなる。これは、TMA先流しにより供給されたAlがシリコン基板10に拡散して、シリコン基板10中に低抵抗層が生成されたためと考えられる。シリコン基板10に低抵抗層が生成されると、半導体装置完成後においてリークの原因となる可能性がある。例えば、半導体装置がFETである場合、高周波特性を劣化させる恐れがある。なお、成長温度を1040℃に変更した場合でも、TMA先流し量が8.8μmolより多くなると、シート抵抗が低下した。
以上のように、Al原料の先流し量は3.5μmol以上が好ましく、4μmol以上がより好ましい。また、8.8μmol以下が好ましく、7μmol以下がより好ましい。
図6は、サンプルBにおけるAlN層13表面のSEM画像写真である。TMAの先流し総量は8μmolとしている。図6において、黒点がピット状欠陥34である。図3に比べピット状欠陥34の個数は少ないものの全体にピット状欠陥34が観察される。なお、ピット状欠陥34以外に全体に白黒の模様が観測されるのは、表面が電気的にn型の場合(電子が多い)と黒く観測され、p型が多い(ホールが多い)と白く観測されるためである。図7は、ピット状欠陥の断面模式図である。図7のように、AlN層13表面に凹状のピット状欠陥34が形成されている。
以上のように、サーマルクリーニングを行い、さらにAl原料の先流しを行なってもAlN層13表面にピット状欠陥が観察される。サンプルBにおいて、AlN層13において、N原料流量比を50%としているのは、AlN層13の結晶性を高めるためである。前述のように、AlN層13の結晶性はクラック数等にも影響するため、このようにAlN層13の結晶性を悪化させることはできない。本発明者は、AlN層13を第1AlN層11と第2AlN層12の2層に分離し、第1AlN層11は、AlN層の結晶性を良くするように高N原料流量比とした。一方、AlN層13の表面を形成する第2AlN層12は第1AlN層11よりN原料流量比の小さくした。これにより、AlN層13表面のピットを削減できることを発見した。ここで、Al原料流量比/N原料流量比をV/III原料比という。
以下に実験内容を説明する。実施例1として、以下のサンプルCを作製した。シリコン基板10の主面は(111)面、AlN層の成長面は(0001)面である。
サーマルクリーニング条件
熱処理温度:1055℃
熱処理時間:6分
熱処理雰囲気:水素100Torr
Al原料先流し条件
Al原料:TMA
先流し総量:8μmol
熱処理温度:1050℃
第1AlN層11形成条件
N原料:NH
Al原料:TMA
N原料流量比:50%
成長温度:1050℃
成長膜厚:15nm
第2AlN層12形成条件
N原料:NH
Al原料:TMA
N原料流量比:サンプルによる
成長温度:1050℃
成長膜厚:285nm
図8は、NH流量比に対するピット密度を示す図である。NH流量比はN原料であるNH流量の原料ガス総流量(N原料とAl原料との総流量)に対する比を示し、ピット密度は図1(d)における第2AlN層12表面のピット密度を示している。ピット密度はSEM観察画像からピット数を数え、面積で除すことにより計算した。図8のように、NH流量比が50%より小さくなるとピット密度は減少し始め、25%以下でピット密度はより少なくなる。5%以下ではピット密度は非常に小さくなる。
図9は、第2AlN層12のNH流量比を3%としたときのサンプルCの第2AlN層12表面のSEM画像写真である。図9のように、ピット状欠陥はほとんど観測されない。全体に白黒の模様が観測されるのは、図6と同じ理由による。
以上のように、第1AlN層11を成長する第1のV/III原料比より大きな第2のV/III原料比を用い第2AlN層12を成長することにより、AlN層13の結晶性を確保し、かつピット密度を低減することができる。(第1のV/III原料比/第2のV/III原料比)は、2以上(図8においてNH流量比が25%以下)が好ましく、10以上(図8においてNH流量比が5%以下)がより好ましい。また、AlN層13を形成するためには、(第1のV/III原料比/第2のV/III原料比)は4000以下が好ましく、1000以下がより好ましい。
以上をまとめると、サーマルクリーニングを、熱処理温度が700℃以上1060℃以下、熱処理時間が5分以上15分以下、水素雰囲気中において行なう。N原料を供給せずにAl原料を供給し、その後Al原料とN原料とを供給することにより、シリコン基板10上に第1AlN層11を第1のV/III原料比を用い成長する。第1AlN層11上に、第1のV/III原料比より大きな第2のV/III原料比を用い第2AlN層12を成長する。第2AlN層12上にGaN系半導体層21を成長する。これにより、AlN層13表面のピット状欠陥の発生を抑制することができる。よって、ピット状欠陥がトランジスタ形成プロセスに悪影響を及ぼしたり、トランジスタ特性が劣化することを抑制できる。
また、図5(a)のように、AlN層13の結晶性を向上させるため、Al原料の先流し総量は3.5μmol以上が好ましい。
Al原料としてTMAの例を説明したが、TMA以外に例えばトリエチルアルミニウム(TEA)等を用いてもよい。またN原料としてはNHを例に説明したが、例えばジメチルヒドラジン等を用いてもよい。リーク電流の発生を抑制するためには、シリコン基板10のシート抵抗は100kΩ/□以上が好ましく、さらに150kΩ/□以上、200kΩ/□以上が好ましい。
第1AlN層11と第2AlN層12の合計の膜厚が小さすぎると、AlN層13がバッファ層として機能を十分に果たさないことがある。この場合、シリコン基板10に拡散するGa等の不純物がドーパントとなり、リーク電流が発生することがある。また膜厚が大きすぎると、応力により半導体装置に反りが発生することがある。従って、AlN層13の膜厚は、200nmより大きくかつ400nmより小さいことが好ましい。またAlN層13の膜厚は250nmより大きくかつ350nmより小さくしてもよい。AlN層13の結晶性をよくするためには、第1AlN層11は第2AlN層12より薄いことが好ましい。第2AlN層12の膜厚は、ピット密度抑制の観点から100nm以上400nm以下が好ましい。さらに、200nm以上350nm以下が好ましい。
GaN系半導体とはGaNを含む半導体であり、GaN、AlGaNの他に、例えばGaNとInN(窒化インジウム)との混晶であるInGaN、またはGaNとAlNとInNとの混晶であるAlInGaN等である。GaN系半導体層21は、既述した構成以外に上記のGaN系半導体のいずれかを含むとしてもよい。
半導体装置の例としてHEMTについて説明したが、HEMT以外のFET等のトランジスタでもよい。例えばレーザダイオードやフォトダイオードのような光半導体装置でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
シリコン基板 10
第1AlN層 11
第2AlN層 12
AlN層 13
GaN系半導体層 21
ピット状欠陥 34

Claims (2)

  1. シリコン基板の表面を、熱処理温度が700℃以上1060℃以下、熱処理時間が5分以上15分以下、水素が含まれた雰囲気中においてサーマルクリーニングする工程と、
    前記サーマルクリーニングの後、前記シリコン基板表面に、N原料を供給せずにAl原料を供給するステップと、前記Al原料を供給するステップの後に前記Al原料と前記N原料とを供給するステップとを行って、前記シリコン基板上に第1AlN層を第1のAl原料流量/N原料流量を用い成長する工程と、
    前記第1AlN層上に、前記第1のAl原料流量/N原料流量より大きな第2のAl原料流量/N原料流量を用い第2AlN層を成長する工程と、
    前記第2AlN層上にGaN系半導体層を成長する工程と、を含み、
    前記第1AlN層および前記第2AlN層を成長するN原料はアンモニアであり、Al原料はTMAであり、
    前記第2AlN層を成長する工程における、前記アンモニアのガスとアルミニウムの原料ガスとの総流量に対する前記アンモニアのガスの流量比は25%以下であることを特徴とする半導体装置の製造方法。
  2. 前記Al原料を供給するステップは、前記Al原料を3.5μmol以上供給することを特徴とする請求項1記載の半導体装置の製造方法。
JP2010150060A 2010-06-30 2010-06-30 半導体装置の製造方法 Active JP5668339B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010150060A JP5668339B2 (ja) 2010-06-30 2010-06-30 半導体装置の製造方法
US13/172,403 US8987015B2 (en) 2010-06-30 2011-06-29 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010150060A JP5668339B2 (ja) 2010-06-30 2010-06-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012015305A JP2012015305A (ja) 2012-01-19
JP5668339B2 true JP5668339B2 (ja) 2015-02-12

Family

ID=45400030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010150060A Active JP5668339B2 (ja) 2010-06-30 2010-06-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8987015B2 (ja)
JP (1) JP5668339B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5127978B1 (ja) * 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5829152B2 (ja) * 2012-03-08 2015-12-09 株式会社サイオクス 窒化ガリウムテンプレート基板の製造方法及び窒化ガリウムテンプレート基板
WO2013138016A2 (en) * 2012-03-15 2013-09-19 Dow Corning Corporation Method of quantitatively characterizing adulterants of silanes and coated susceptor
JP6015053B2 (ja) * 2012-03-26 2016-10-26 富士通株式会社 半導体装置の製造方法及び窒化物半導体結晶の製造方法
JP5733258B2 (ja) * 2012-03-30 2015-06-10 日立金属株式会社 窒化物半導体エピタキシャルウェハの製造方法
US10622468B2 (en) * 2017-02-21 2020-04-14 QROMIS, Inc. RF device integrated on an engineered substrate
WO2019123763A1 (ja) * 2017-12-19 2019-06-27 株式会社Sumco Iii族窒化物半導体基板の製造方法
CN111699287A (zh) * 2018-02-08 2020-09-22 住友化学株式会社 半导体晶圆
KR102513206B1 (ko) 2018-05-23 2023-03-23 가부시키가이샤 사무코 Ⅲ족 질화물 반도체 기판의 제조 방법
EP3999374A2 (de) 2019-07-18 2022-05-25 Sew-Eurodrive GmbH & Co. KG Verfahren und system zum betreiben eines systems mit energiespeicher und widerstand
CN111354629B (zh) * 2020-04-26 2023-04-07 江西力特康光学有限公司 一种用于紫外LED的AlN缓冲层结构及其制作方法
EP4345922A1 (en) * 2022-09-30 2024-04-03 ALLOS Semiconductors GmbH Gan-on-si epiwafer comprising a strain-decoupling sub-stack

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2332563A (en) * 1997-12-18 1999-06-23 Sharp Kk Growth of group III nitride or group III-V nitride layers
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
JP4823466B2 (ja) * 2002-12-18 2011-11-24 日本碍子株式会社 エピタキシャル成長用基板および半導体素子
TWI240969B (en) * 2003-06-06 2005-10-01 Sanken Electric Co Ltd Nitride semiconductor device and method for manufacturing same
JP4653671B2 (ja) * 2005-03-14 2011-03-16 株式会社東芝 発光装置
US7226850B2 (en) * 2005-05-19 2007-06-05 Raytheon Company Gallium nitride high electron mobility transistor structure
JP2007059850A (ja) * 2005-08-26 2007-03-08 Ngk Insulators Ltd Iii族窒化物成膜用基板及びその製造方法並びにそれを用いた半導体装置
EP1842940A1 (en) 2006-04-06 2007-10-10 Interuniversitair Microelektronica Centrum ( Imec) Method for forming a group III nitride material on a silicon substrate
CA2669228C (en) * 2006-11-15 2014-12-16 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality n-face gan, inn, and ain and their alloys by metal organic chemical vapor deposition
JP5383974B2 (ja) 2006-12-27 2014-01-08 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
JP5095253B2 (ja) * 2007-03-30 2012-12-12 富士通株式会社 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
US7598108B2 (en) * 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
WO2009020235A1 (ja) * 2007-08-09 2009-02-12 Showa Denko K.K. Iii族窒化物半導体エピタキシャル基板
JP4822457B2 (ja) * 2008-03-24 2011-11-24 沖電気工業株式会社 半導体装置の製造方法
JP5649005B2 (ja) * 2009-03-03 2015-01-07 宇部興産株式会社 発光素子形成用複合基板、発光ダイオード素子及びその製造方法
JP5112370B2 (ja) * 2009-03-23 2013-01-09 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2012015305A (ja) 2012-01-19
US8987015B2 (en) 2015-03-24
US20120003821A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
JP5668339B2 (ja) 半導体装置の製造方法
JP5705399B2 (ja) 転位密度の低いiii族窒化物材料及び当該材料に関連する方法
JP5552923B2 (ja) 半導体装置およびその製造方法
JP5099008B2 (ja) SiC基板を用いた化合物半導体装置とその製造方法
JP6318474B2 (ja) 半導体装置の製造方法
JP5112370B2 (ja) 半導体装置の製造方法
JP5163045B2 (ja) エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法
US8969891B2 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
US7462505B2 (en) Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
JP2012015304A (ja) 半導体装置
WO2014068838A1 (ja) エピタキシャルウェハ及びその製造方法
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
JP2012015303A (ja) 半導体基板および半導体装置
JP2010239066A (ja) 半導体装置の製造方法
US8222639B2 (en) Nitride based semiconductor device and method of manufacturing the same
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP2016154221A (ja) 半導体基板および半導体装置
JP2016219590A (ja) 半導体基板の製造方法、及び半導体装置の製造方法
US9355841B2 (en) Manufacturing method of high electron mobility transistor
KR20080081513A (ko) GaN 반도체 기판 및 그 제조방법
KR101384071B1 (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
JP5614130B2 (ja) 半導体装置の製造方法
US20170256635A1 (en) Nitride semiconductor and nitride semiconductor manufacturing method
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140408

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140801

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141201

R150 Certificate of patent or registration of utility model

Ref document number: 5668339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250