JP6318474B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6318474B2
JP6318474B2 JP2013121079A JP2013121079A JP6318474B2 JP 6318474 B2 JP6318474 B2 JP 6318474B2 JP 2013121079 A JP2013121079 A JP 2013121079A JP 2013121079 A JP2013121079 A JP 2013121079A JP 6318474 B2 JP6318474 B2 JP 6318474B2
Authority
JP
Japan
Prior art keywords
layer
inaln
containing gas
electron supply
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013121079A
Other languages
English (en)
Other versions
JP2014239159A (ja
Inventor
圭一 由比
圭一 由比
健 中田
健 中田
剛志 河内
剛志 河内
勇夫 眞壁
勇夫 眞壁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013121079A priority Critical patent/JP6318474B2/ja
Priority to US14/297,464 priority patent/US9123534B2/en
Publication of JP2014239159A publication Critical patent/JP2014239159A/ja
Priority to US14/810,023 priority patent/US9355843B2/en
Application granted granted Critical
Publication of JP6318474B2 publication Critical patent/JP6318474B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体装置の製造方法に関し、例えばＩｎＡｌＮ層を有する半導体装置の製造方法に関する。
窒化物半導体を用いた半導体装置は、高周波かつ高出力で動作するパワー素子などに用いられている。窒化物半導体を用いた半導体装置として、電子走行層と電子供給層とを有するＨＥＭＴ（High Electron Mobility Transistor）が知られている。ＨＥＭＴにおいては、電子走行層と電子供給層との間の自発分極とピエゾ分極により、電子走行層内に二次元電子ガスが形成される。例えば、特許文献１には、二次元電子ガスの濃度を高くするため、電子供給層としてＩｎＡｌＮ（窒化インジウムアルミニウム）を用いることが開示されている。
特開２０１２−２５６７０４号公報
ＡｌＧａＮを電子供給層として用いた場合、ＡｌＧａＮ（窒化アルミニウムガリウム）電子供給層のＡｌ組成を大きくすることにより、ＡｌＧａＮ電子供給層とＧａＮ電子走行層との自己分極差および伝導帯エネルギー不連続が大きくなる。これにより、二次元電子ガス濃度を高くできる。しかしながら、Ａｌ組成が大きいとＡｌＧａＮ電子供給層とＧａＮ（窒化ガリウム）電子走行層との格子歪みが大きくなりクラックが生じてしまう。
特許文献１においては、ＩｎＡｌＮを電子供給層とするため、ＩｎＡｌＮ電子供給層とＧａＮ電子走行層との格子歪みが小さく、かつ自己分極差および伝導帯エネルギー不連続を大きくできる。よって、クラック等が発生せず、かつ二次元電子ガス濃度を高くできる。理論上は２×１０１３ｃｍ−２程度の二次元ガス濃度を実現できる。
ＩｎＡｌＮ電子供給層を高温において成長するとＩｎが昇華してしまう。このため、ＩｎＡｌＮ電子供給層はＧａＮ層に比べ低温において形成する。またＩｎＡｌＮ電子供給層が半導体層の最表面となると、ＩｎＡｌＮはＡｌを含むため表面が酸化する。これを抑制するために、ＩｎＡｌＮ電子供給層上にＧａＮキャップ層を形成する。ＧａＮ層は例えば１０００℃前後の基板温度において成長される。このため、ＧａＮ層の成長のための基板の昇温中にＩｎＡｌＮ電子供給層からＩｎが昇華してしまう。よって、ＩｎＡｌＮ電子供給層とＧａＮキャップ層との間の層の品質が劣化してしまう。このように、ＩｎＡｌＮ層上にエピタキシャル層を形成するときにＩｎＡｌＮ層の品質が劣化してしまう。
本発明は、上記課題に鑑みなされたものであり、ＩｎＡｌＮ層の品質の劣化を抑制することを目的とする。
本発明は、基板上にＩｎＡｌＮ層を形成する工程と、前記ＩｎＡｌＮ層を形成する工程における成長温度から成長温度を上昇させつつＩｎＡｌＧａＮ層を形成する工程と、前記ＩｎＡｌＧａＮ層上に、前記ＩｎＡｌＮ層を形成する工程における成長温度より高い成長温度において、前記ＩｎＡｌＧａＮ層を構成する元素の少なくとも一つを、その組成に含まないエピタキシャル層を形成する工程と、を含む半導体装置の製造方法である。
上記構成において、前記ＩｎＡｌＧａＮ層を形成する工程において、成長温度の上昇にしたがいＧａ含有ガスの供給量を増やし、Ａｌ含有ガスの供給量を減らす構成とすることができる。
上記構成において、成長温度の上昇にしたがいＩｎ含有ガスの供給量を増やす構成とすることができる。
上記構成において、前記ＩｎＡｌＮ層のＩｎ組成比は、１２％以上かつ３６％以下である構成とすることができる。
上記構成において、前記ＩｎＡｌＧａＮ層は、前記ＩｎＡｌＮ層と格子整合する組成である構成とすることができる。
上記構成において、前記ＩｎＡｌＧａＮ層を形成する工程は、成長温度が７００℃から１０５０℃の範囲で実行される構成とすることができる。
上記構成において、前記ＩｎＡｌＧａＮ層を形成する工程の成長温度の少なくとも一部は、前記エピタキシャル層を形成する工程の成長温度と同じである構成とすることができる。
上記構成において、前記ＩｎＡｌＮ層の下にＧａＮ層を形成する工程を備え、前記ＧａＮ層と前記ＩｎＡｌＮ層との間にスペーサ層が形成されている構成とすることができる。
上記構成において、前記スペーサ層は、ＡｌＮからなる構成とすることができる。
上記構成において、前記エピタキシャル層は、ＧａＮからなる構成とすることができる。
本発明は、基板上に形成されたＩｎＡｌＮ層と、前記ＩｎＡｌＮ層上に形成されたＩｎＡｌＧａＮ層と、前記ＩｎＡｌＧａＮ層上に形成されたエピタキシャル層と、を具備し、前記ＩｎＡｌＧａＮ層は、前記ＩｎＡｌＮ層側と比較して、前記エピタキシャル層側で、ＩｎおよびＡｌの組成が小さくＧａの組成が大きい半導体装置である。
本発明によれば、ＩｎＡｌＮ層の品質の劣化を抑制することができる。
図１は、実施例１に係る半導体装置の断面図である。 図２（ａ）から図２（ｃ）は、実施例１に係る半導体装置の製造法を示す断面図である。 図３は、実施例１における時間に対する基板温度と原料ガスの導入を示す図である。 図４は、実施例１における時間に対する原料ガスの流量を示す図である。 図５は、比較例における時間に対する基板温度と原料ガスの導入を示す図である。 図６は、比較例に係る半導体層の断面図である。 図７は、比較例における半導体層表面からの深さに対する各元素の組成を示す模式図である。 図８は、比較例におけるａ軸格子定数に対するバンドギャップを示す図である。 図９は、実施例１における半導体層表面からの深さに対する各元素の組成を示す模式図である。 図１０は、実施例１におけるａ軸格子定数に対するバンドギャップを示す図である。
以下、図面を参照して、本発明の実施例について説明する。
図１は、実施例１に係る半導体装置の断面図である。ＩｎＡｌＮ層として電子供給層１６、エピタキシャル層としてキャップ層２０を例に説明する。基板１０上に電子走行層１２、スペーサ層１４、電子供給層１６、緩衝層１８およびキャップ層２０（エピタキシャル層）が順に形成されている。図１では、例えば、電子供給層１６の表面に接して緩衝層１８が形成され、緩衝層１８の表面に接してキャップ層２０が形成されている。基板１０は、例えばＳｉＣ（炭化シリコン）基板、Ｓｉ（シリコン）基板、サファイア基板、ＧａＮ基板またはＧａ２Ｏ３（酸化ガリウム）基板である。電子走行層１２は窒化物半導体層であり、例えばＧａＮ層である。基板１０と電子走行層１２との間にＡｌＮ層等のバッファ層または核形成層が形成されていてもよい。ＳｉＣ基板の場合、核形成層は例えばＡｌＮ（窒化アルミニウム）層であり、Ｓｉ基板の場合、バッファ層は例えばＡｌＮ層とＧａＮ層との超格子層である。
スペーサ層１４は、例えばＡｌＮ層である。スペーサ層１４は形成されなくてもよい。電子供給層１６は、ＩｎＡｌＮ層であり、ＧａＮ層とほぼ格子整合している。緩衝層１８はＩｎＡｌＧａＮ（窒化インジウムアルミニウムガリウム）層であり、ＧａＮ層とほぼ格子整合している。キャップ層２０はＧａＮ層である。キャップ層２０上にゲート電極２４が形成されている。ゲート電極２４は、例えば基板１０側からＮｉ（ニッケル）膜およびＡｕ（金）膜である。ゲート電極２４を挟むように電子供給層１６上にソース電極２２およびドレイン電極２６が形成されている。ソース電極２２およびドレイン電極２６は、例えば基板１０側からＴｉ（チタン）膜およびＡｌ（アルミニウム）膜である。Ｔｉ膜はＴａ（タンタル）膜でもよい。ソース電極２２およびドレイン電極２６は、電子供給層１６に達するように埋め込まれてもよいし、キャップ層２０上に形成されていてもよい。
図２（ａ）から図２（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図３は、実施例１における時間に対する基板温度と原料ガスの導入を示す図である。図３において、実線は原料ガスが供給されていることを、破線は原料ガスが供給されていないことを示す。各層の成膜はＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いる。基板１０は、例えば（０００１）主面を有し、窒化物半導体層の積層方向は例えば［０００１］方向である。
図２（ａ）および図３参照し、ＳｉＣ基板である基板１０をＭＯＣＶＤ装置の水素雰囲気中のチャンバー内に導入する。チャンバー内にＮ含有ガスとしてＮＨ３（アンモニア）を供給し、Ｉｎ、ＡｌおよびＧａ含有ガスを供給しない状態で、基板を昇温する。温度が安定した時間ｔ１において、チャンバー内にＧａ含有ガスとＮ含有ガスを供給し、基板１０上にＧａＮからなる電子走行層１２を成膜する。成膜条件の例は以下である。
Ｇａ含有ガス：ＴＭＧ（トリメチルガリウム）またはＴＥＧ（トリエチルガリウム）
Ｎ含有ガス ：ＮＨ３
キャリアガス：水素
基板温度 ：９００℃から１１００℃のいずれか（図３では１０５０℃）
膜厚 ：１μｍ程度
時間ｔ２において、Ｇａ含有ガスの供給を停止し、Ａｌ含有ガスを供給する。これにより、電子走行層１２の成膜が停止し、電子走行層１２上にＡｌＮからなるスペーサ層１４が成膜される。成膜条件の例は以下である。
Ａｌ含有ガス：ＴＭＡ（トリメチルアルミニウム）またはＴＥＡ（トリエチルアルミニウム）
Ｎ含有ガス ：ＮＨ３
キャリアガス：水素
基板温度 ：９００℃から１１００℃のいずれか（図３では１０５０℃）
膜厚 ：０．５ｎｍ以上かつ１ｎｍ以下
時間ｔ３において、Ａｌ含有ガスの供給を停止する。これにより、スペーサ層１４の成膜が停止する。基板を降温する。このときはＮ含有ガスを供給し、Ｉｎ含有ガス、Ａｌ含有ガスおよびＧａ含有ガスは供給しない。よって、半導体層は成膜されない。
温度が安定した時間ｔ４において、Ｉｎ含有ガスとＡｌ含有ガスを供給する。Ｇａ含有ガスは供給しない。これにより、スペーサ層１４上にＩｎＡｌＮからなる電子供給層１６が成膜される。ＩｎＡｌＮ成膜時の基板温度を低くするのはＩｎＡｌＮ表面からのＩｎの昇華を抑制するためである。成膜条件の例は以下である。
Ｉｎ含有ガス：ＴＭＩ（トリメチルインジウム）
Ａｌ含有ガス：ＴＭＡまたはＴＥＡ
Ｎ含有ガス ：ＮＨ３
キャリアガス：窒素
基板温度 ：６００℃から８００℃のいずれか（図３では７００℃）
膜厚 ：５ｎｍ以上かつ２０ｎｍ以下
図２（ｂ）および図３を参照し、時間ｔ５において、Ｉｎ含有ガスとＡｌ含有ガスとを供給するとともにＧａ含有ガスを供給し、基板を昇温する。これにより、電子供給層１６上にＩｎＡｌＧａＮからなる緩衝層１８が成膜される。成膜条件の例は以下である。
Ｉｎ含有ガス：ＴＭＩ
Ａｌ含有ガス：ＴＭＡまたはＴＥＡ
Ｇａ含有ガス：ＴＭＧまたはＴＥＧ
Ｎ含有ガス ：ＮＨ３
キャリアガス：窒素
基板温度 ：図３では７００℃から１０５０℃に上昇
なお、電子供給層１６の成長温度からキャップ層２０の成長温度に、成長温度を上昇させる過程において緩衝層１８を成長することができる。この場合、成長温度の意図的な温度設定は行なわなくてもよい。
膜厚 ：０．５ｎｍ以上かつ５ｎｍ以下
図２（ｃ）および図３を参照し、時間ｔ６において、基板の昇温が終了した後、Ｉｎ含有ガスとＡｌ含有ガスとの供給を停止し、Ｇａ含有ガスの供給を維持する。これにより、緩衝層１８上にＧａＮからなるキャップ層２０が成膜される。成膜条件の例は以下である。
Ｇａ含有ガス：ＴＭＧまたはＴＥＧ
Ｎ含有ガス ：ＮＨ３
基板温度 ：９００℃から１１００℃のいずれか（図３では１０５０℃）
膜厚 ：０．５ｎｍ以上かつ５ｎｍ以下
図４は、実施例１における時間に対する原料ガスの流量を示す図である。電子供給層１６を成膜している間は、Ｉｎ含有ガスおよびＡｌ含有ガスの流量は一定である。時間ｔ５において、基板温度を昇温する際には、Ｉｎ含有ガスの流量は時間とともに上昇する。Ａｌ含有ガスの流量は時間とともに下降する。Ｇａ含有ガスの流量は０から上昇する。時間ｔ６において、Ｉｎ含有ガスおよびＡｌ含有ガスの供給が停止し、Ｇａ含有ガスの流量は一定となる。
例えば、ＩｎＡｌＮ電子供給層１６を成膜中の原料ガスおよびその流量は以下である。
ＴＭＩ：３５μモル／分
ＴＭＡ：２５μモル／分
ＴＭＧ：０μモル／分
昇温開始時（時間ｔ５）の原料ガスおよびその流量は以下である。
ＴＭＩ：３５μモル／分
ＴＭＡ：２５μモル／分
ＴＭＧ：０μモル／分
昇温終了時（時間ｔ６）の原料ガスおよびその流量は以下である。
ＴＭＩ：５０μモル／分
ＴＭＡ：２μモル／分
ＴＭＧ：３０μモル／分
ＧａＮキャップ層２０を成膜中の原料ガスおよびその流量は以下である。
ＴＭＩ：０μモル／分
ＴＭＡ：０μモル／分
ＴＭＧ：３０μモル／分
また、ｎ型ドーパンドの原料ガスはＳｉＨ４である。
実施例１の効果を説明するため比較例とその問題点について説明する。図５は、比較例における時間に対する基板温度と原料ガスの導入を示す図である。図５を参照し、電子供給層１６の成膜が終了した時間ｔ５からキャップ層２０の成膜を開始する時間ｔ６の間において、Ｉｎ含有ガス、Ａｌ含有ガスおよびＧａ含有ガスのいずれも供給しない。その他は、実施例１の図３と同じであり説明を省略する。
図６は、比較例に係る半導体層の断面図である。図６を参照し、電子供給層１６とキャップ層２０との間にピエゾ電荷発生層３０が形成されている。
図７は、比較例における半導体層表面からの深さに対する各元素の組成を示す模式図である。図７を参照し、比較例においては、ＩｎＡｌＮ電子供給層１６を成膜した後に原料ガスを導入せず昇温する。このため、ＩｎＡｌＮ電子供給層１６の表面が高温に曝されることによりＩｎが昇華してしまう。これによりＩｎＡｌＮ電子供給層１６の表面側にＩｎの組成が小さいピエゾ電荷生成層３０が形成される。基板温度が高くなると、ＩｎＡｌＮ中のＩｎはますます昇華する。これにより、ピエゾ電荷生成層３０内のＧａＮキャップ層２０の界面付近では、Ａｌの組成比が１００％に近い層が形成される。
図８は、比較例におけるａ軸格子定数に対するバンドギャップを示す図である。図８を参照し、ＧａＮに比べＩｎＮのａ軸格子定数は大きく、ＡｌＮのａ軸格子定数は小さい。ＩｎＮとＡｌＮとの混晶であるＩｎＡｌＮは、Ｉｎ組成比が約１８％のとき、ＧａＮとほぼ同じａ軸格子定数となる。このため、電子供給層１６としてはＩｎｘＡｌ１−ｘＮにおいて０．１２≦ｘ≦０．３６とする。これにより、ＩｎＡｌＮとＧａＮとのａ軸方向の格子歪みに起因したクラックが発生しにくくなる。
図８の破線矢印は、ピエゾ電荷発生層３０内の元素組成の変化を示している。図５の時間ｔ４からｔ５の間において、ＩｎＡｌＮ電子供給層１６の成膜は６００℃から８００℃の低温で行なわれる。このため、電子供給層１６の組成はほぼ設定どおりである。これは、図８中の位置Ａで示される。図５の時間ｔ５からｔ６の期間において、基板が昇温される。これにより、ＩｎＡｌＮ電子供給層１６の表面からＩｎが昇華する。これにより、時間ｔ６においては、ＩｎＡｌＮ電子供給層１６の表面はＡｌＮに近い組成となってしまう。これは、図８中の位置Ｂで示される。時間ｔ６以降においてＧａＮキャップ層２０が形成される。これは、図８中の位置Ｃで示される。
このように、ピエゾ電荷発生層３０とＧａＮキャップ層２０とのａ軸格子定数差により、ピエゾ電荷が発生する。また、ピエゾ電荷発生層３０に格子欠陥が導入される。ピエゾ電荷と格子欠陥により、例えばゲートの高周波信号が二次元電子ガスに加わり難くなる。このように、半導体装置の性能が劣化してしまう。
実施例１において、上記比較例の問題点を解決することを説明する。図９は、実施例１における半導体層表面からの深さに対する各元素の組成を示す模式図である。図９を参照し、ＩｎＡｌＮ電子供給層１６とＧａＮキャップ層２０との間の深さｄ１からｄ２においてＩｎＡｌＧａＮ緩衝層１８が形成されている。ＩｎＡｌＧａＮ緩衝層１８内において、ＩｎＡｌＮ電子供給層１６側からＧａＮキャップ層２０側にかけて、ＡｌおよびＩｎ組成は一様に減少し、Ｇａ組成は一様に増加する。図９においては、Ａｌ、ＩｎおよびＧａの組成は直線的に変化しているが、曲線的に変化してもよい。
図１０は、実施例１におけるａ軸格子定数に対するバンドギャップを示す図である。図１０を参照し、ＩｎＡｌＮ電子供給層１６は位置Ａである。ＧａＮキャップ層２０は位置Ｃである。ＩｎＡｌＧａＮ緩衝層１８においては、位置ＡからＣにかけ、ＩｎとＡｌ組成が一様に減少しＧａ組成が一様に増加する。これにより、位置ＡからＣまで、ほとんどａ軸格子定数が変わらないように組成が変化する。よって、ＩｎＡｌＮ電子供給層１６とＧａＮキャップ層２０との間に格子歪がほとんどなく、ピエゾ電荷および格子欠陥はほとんど生成されない。例えばゲートの高周波信号は二次元電子ガスに加わり易くなり、半導体装置の性能劣化を抑制できる。
実施例１では、図１のように、ＩｎＡｌＮからなる電子供給層１６上に緩衝層１８であるＩｎＡｌＧａＮ層が形成され、ＩｎＡｌＧａＮ層上にキャップ層２０であるＧａＮ層が形成されている。例えば、基板１０を、電子供給層１６を形成する工程における基板１０を昇温させつつＩｎＡｌＧａＮ層緩衝層１８を形成する。すなわち、ＩｎＡｌＮ層を形成する工程における成長温度から成長温度を上昇させつつＩｎＡｌＧａＮ層を形成する。ＩｎＡｌＧａＮ層上に、ＩｎＡｌＮ層を形成する工程における成長温度より高い成長温度においてエピタキシャル層を形成する。ここで、エピタキシャル層は、ＩｎＡｌＧａＮ層を構成する元素の少なくとも一つを、その組成に含まない層である。これにより、ＩｎＡｌＮ層とＩｎＡｌＧａＮ層との間の格子歪みを抑制できる。よって、ＩｎＡｌＮ層の品質の悪化を抑制することができる。
ＩｎＡｌＧａＮ層は、電子供給層１６に行くにしたがいＩｎおよびＡｌの組成が大きくなり、ＧａＮ層に行くにしたがいＧａの組成が大きい。なお、例えば、図４のように、ＩｎＡｌＧａＮ層を形成する工程において、成長温度の上昇にしたがいＧａ含有ガスの供給量を増やし、Ａｌ含有ガスの供給量を減らすことで、ＩｎＡｌＧａＮ層の格子定数をＧａＮ層とほぼ同じにできる。
さらに、温度が上昇するにしたがいＩｎが昇華しやすくなるため、図４のように、成長温度の上昇にしたがいＩｎ含有ガスの供給量を増やすことが好ましい。ただし、その場合におけるＩｎ含有ガスの供給量の増加は、ＩｎＡｌＧａＮ層の格子定数がＧａＮ層とがほぼ同じ範囲内であることが好ましい。
ＩｎＡｌＮ電子供給層１８のＩｎ組成比は、１２％以上かつ３６％以下であることが好ましい。これにより、ＩｎＡｌＮ電子供給層１６とＧａＮ層との格子歪みによるクラックを抑制できる。ＩｎＡｌＮ電子供給層１８のＩｎ組成比は、１５％以上かつ２０％以下であることがより好ましい。さらに、ＩｎＡｌＧａＮ層は、電子供給層１６と格子整合する組成であることが好ましい。
ＩｎＡｌＧａＮ緩衝層１８を形成する工程は、成長温度が７００℃から１０５０℃の範囲で実行されることが好ましい。
図３の時間ｔ５とｔ６との間のように、ＩｎＡｌＧａＮ緩衝層１８を形成する工程の成長温度の一部は、キャップ層２０を形成する工程の成長温度と同じであることが好ましい。例えば、緩衝層１８の成長が終わった時点の成長温度はキャップ層２０を形成する工程の成長温度と同じであることが好ましい。これにより、成長温度一定のまま連続して緩衝層１８上にキャップ層２０を形成することができる。
電子走行層１２としては、ＩｎＡｌＮ電子供給層１６と格子整合していることが好ましい。例えば、電子供給層１６がＩｎｘＡｌ１−ｘＮであるとき、電子走行層１２をＢαＡｌβＧａγＩｎ１−α−β−γＮとすると、以下の式を満足することにより、電子走行層１２と電子供給層１６とが格子整合する。
２．５５α＋３．１１β＋３．１９γ＋３．５５（１−α−β−γ）＝３．５５ｘ＋３．１１（１−ｘ）
ＧａＮキャップ層２０は、アンドープＧａＮでもｎ型ＧａＮでもよい。ｎ型ＧａＮキャップ層２０が表面電荷が安定するためより好ましい。さらに、９００℃から１１００℃程度の高温でＧａＮキャップ層２０を成膜することにより、ドーパントの活性化率を向上させることができる。これにより、より表面電荷が安定し、半導体層内のバンドギャップが安定し不良が低減する。
エピタキシャル層は、ＩｎＡｌＧａＮ層を構成する元素の少なくとも一つを、その組成に含まない。例えば、Ｉｎ、ＡｌおよびＧａのうち、Ｇａを含み、ＩｎおよびＡｌの少なくとも１つを含まない。例えば、ＩｎＡｌＮ層とエピタキシャル層とは、図１０における位置Ａと位置Ｂと同様に格子定数がほぼ同じである。この場合、緩衝層１８を形成しなければ、図８のように、ピエゾ電荷発生層が形成されてしまう。よって、ＩｎＡｌＧａＮ緩衝層１８を形成することが好ましい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 基板
１２ 電子走行層
１４ スペーサ層
１６ 電子供給層
１８ 緩衝層
２０ キャップ層
２２ ソース電極
２４ ゲート電極
２６ ドレイン電極
３０ ピエゾ電荷発生層

Claims (3)

  1. 基板上にＩｎＡｌＮ層を形成する工程と、
    前記ＩｎＡｌＮ層を形成する工程における成長温度から成長温度を上昇させつつ、Ａｌ含有ガスの供給量を減少させつつ、かつＩｎ含有ガスおよびＧａ含有ガスの供給量を増加させつつＩｎＡｌＧａＮ層を形成する工程と、
    前記ＩｎＡｌＧａＮ層上に、前記ＩｎＡｌＮ層を形成する工程における成長温度より高い成長温度において、ＧａＮ層を形成する工程と、
    を含む半導体装置の製造方法。
  2. 前記ＩｎＡｌＧａＮ層は、前記ＩｎＡｌＮ層と格子整合する組成である請求項１記載の半導体装置の製造方法。
  3. 前記ＩｎＡｌＧａＮ層を形成する工程は、成長温度が７００℃から１０５０℃の範囲で実行される請求項１または２記載の半導体装置の製造方法。
JP2013121079A 2013-06-07 2013-06-07 半導体装置の製造方法 Active JP6318474B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013121079A JP6318474B2 (ja) 2013-06-07 2013-06-07 半導体装置の製造方法
US14/297,464 US9123534B2 (en) 2013-06-07 2014-06-05 Semiconductor device and method of manufacturing the same
US14/810,023 US9355843B2 (en) 2013-06-07 2015-07-27 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013121079A JP6318474B2 (ja) 2013-06-07 2013-06-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014239159A JP2014239159A (ja) 2014-12-18
JP6318474B2 true JP6318474B2 (ja) 2018-05-09

Family

ID=52004728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013121079A Active JP6318474B2 (ja) 2013-06-07 2013-06-07 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US9123534B2 (ja)
JP (1) JP6318474B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6601938B2 (ja) * 2015-01-22 2019-11-06 国立大学法人名古屋大学 Ｉｉｉ族窒化物半導体素子の製造方法
WO2016181441A1 (ja) * 2015-05-08 2016-11-17 富士通株式会社 半導体装置及び半導体装置の製造方法
TWI621265B (zh) 2015-05-12 2018-04-11 台達電子工業股份有限公司 半導體裝置及其製作方法
JP6604036B2 (ja) * 2015-06-03 2019-11-13 富士通株式会社 化合物半導体装置及びその製造方法
JP6792135B2 (ja) * 2015-10-30 2020-11-25 富士通株式会社 化合物半導体装置及びその製造方法
JP6540461B2 (ja) * 2015-10-30 2019-07-10 富士通株式会社 半導体装置及び半導体装置の製造方法
US9728610B1 (en) * 2016-02-05 2017-08-08 Infineon Technologies Americas Corp. Semiconductor component with a multi-layered nucleation body
US10002780B2 (en) * 2016-05-17 2018-06-19 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing a semiconductor structure
JP6268229B2 (ja) * 2016-06-27 2018-01-24 株式会社サイオクス 窒化物半導体積層物、窒化物半導体積層物の製造方法、半導体積層物の製造方法、および半導体積層物の検査方法
US20180061975A1 (en) * 2016-08-24 2018-03-01 Rohm Co., Ltd. Nitride semiconductor device and nitride semiconductor package
JP7019942B2 (ja) * 2016-09-28 2022-02-16 富士通株式会社 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器
JP2018056319A (ja) * 2016-09-28 2018-04-05 富士通株式会社 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP6870304B2 (ja) * 2016-12-05 2021-05-12 住友電気工業株式会社 半導体装置の製造方法
CN106920849B (zh) * 2017-04-21 2019-07-02 吉林大学 一种散热性好的Ga2O3基金属氧化物半导体场效应晶体管及其制备方法
WO2019073411A1 (en) * 2017-10-11 2019-04-18 King Abdullah University Of Science And Technology SEMICONDUCTOR DEVICES HAVING HETEROJUNCTIONS OF A TERNARY ALLOY LAYER OF INDIUM AND ALUMINUM NITRIDE AND A SECOND GROUP III NITRIDE TERNARY ALLOY LAYER
JP7009952B2 (ja) 2017-11-22 2022-01-26 富士通株式会社 半導体装置及び半導体装置の製造方法
KR102293962B1 (ko) * 2017-12-01 2021-08-25 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치
JP7180984B2 (ja) * 2018-03-01 2022-11-30 株式会社ニューフレアテクノロジー 気相成長方法
WO2020137667A1 (ja) * 2018-12-27 2020-07-02 住友電気工業株式会社 窒化物半導体デバイスの製造方法
DE102019111598A1 (de) 2019-05-06 2020-11-12 Aixtron Se Verfahren zum Abscheiden eines Halbleiter-Schichtsystems, welches Gallium und Indium enthält
FR3096419B1 (fr) * 2019-05-22 2021-04-23 Hydromecanique & Frottement Organe de guidage, système mécanique comprenant un tel organe de guidage, et procédé de fabrication d’un tel organe de guidage
JP7439536B2 (ja) * 2020-01-28 2024-02-28 富士通株式会社 半導体装置
CN114141918B (zh) * 2021-11-30 2023-07-18 江苏第三代半导体研究院有限公司 适用于大电流条件工作的发光二极管外延结构及制备方法
CN116230537A (zh) * 2023-02-23 2023-06-06 成都功成半导体有限公司 一种基于金刚石衬底的hemt器件及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4908886B2 (ja) * 2006-03-23 2012-04-04 日本電信電話株式会社 半導体装置
US9437430B2 (en) * 2007-01-26 2016-09-06 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
JP5628681B2 (ja) * 2008-10-21 2014-11-19 ルネサスエレクトロニクス株式会社 バイポーラトランジスタ
JP5487631B2 (ja) * 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
WO2010151721A1 (en) * 2009-06-25 2010-12-29 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
US8541817B2 (en) * 2009-11-06 2013-09-24 Nitek, Inc. Multilayer barrier III-nitride transistor for high voltage electronics
CN103003931B (zh) * 2010-07-29 2016-01-13 日本碍子株式会社 半导体元件用外延基板、半导体元件、pn接合二极管元件以及半导体元件用外延基板的制造方法
JP5803303B2 (ja) * 2011-06-08 2015-11-04 住友電気工業株式会社 半導体装置の製造方法
JP5914999B2 (ja) * 2011-06-08 2016-05-11 住友電気工業株式会社 半導体装置の製造方法
JP5817283B2 (ja) * 2011-07-20 2015-11-18 住友電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20150332915A1 (en) 2015-11-19
US9355843B2 (en) 2016-05-31
JP2014239159A (ja) 2014-12-18
US20140361308A1 (en) 2014-12-11
US9123534B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
JP6318474B2 (ja) 半導体装置の製造方法
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP2013004681A (ja) 窒化物半導体装置の製造方法
JP6392498B2 (ja) 化合物半導体装置及びその製造方法
CN111406306B (zh) 半导体装置的制造方法、半导体装置
US8546813B2 (en) Semiconductor substrate and semiconductor device
JP2019110344A (ja) 窒化物半導体装置および窒化物半導体基板
JP7069584B2 (ja) 基板生産物の製造方法
JP5817283B2 (ja) 半導体装置の製造方法
JP6305137B2 (ja) 窒化物半導体積層物および半導体装置
JP2017168627A (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP5914999B2 (ja) 半導体装置の製造方法
US9437725B2 (en) Semiconductor device and semiconductor substrate
JP5776344B2 (ja) 半導体装置
JP2014090065A (ja) 窒化物系半導体エピタキシャルウエハ及び窒化物系電界効果型トランジスタ
JP5803303B2 (ja) 半導体装置の製造方法
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP2016058539A (ja) 高電子移動度トランジスタの製造方法
CN115088058B (en) Epitaxial wafer, semiconductor device, and method for manufacturing epitaxial wafer
JP6486510B2 (ja) 窒化物半導体積層物及び窒化物半導体装置
JP5455875B2 (ja) エピタキシャル基板の製造方法
JP6305041B2 (ja) 窒化物半導体積層物及び窒化物半導体装置
JP5614130B2 (ja) 半導体装置の製造方法
JP2003218128A (ja) 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ
JP2007311810A (ja) エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180111

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180319

R150 Certificate of patent or registration of utility model

Ref document number: 6318474

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250