CN116230537A - 一种基于金刚石衬底的hemt器件及其制备方法 - Google Patents

一种基于金刚石衬底的hemt器件及其制备方法 Download PDF

Info

Publication number
CN116230537A
CN116230537A CN202310441731.9A CN202310441731A CN116230537A CN 116230537 A CN116230537 A CN 116230537A CN 202310441731 A CN202310441731 A CN 202310441731A CN 116230537 A CN116230537 A CN 116230537A
Authority
CN
China
Prior art keywords
diamond
window
layer
film layer
diamond film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310441731.9A
Other languages
English (en)
Inventor
王中健
曹远迎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Gongcheng Semiconductor Co ltd
Original Assignee
Chengdu Gongcheng Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Gongcheng Semiconductor Co ltd filed Critical Chengdu Gongcheng Semiconductor Co ltd
Priority to CN202310441731.9A priority Critical patent/CN116230537A/zh
Publication of CN116230537A publication Critical patent/CN116230537A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明公开了一种基于金刚石衬底的HEMT器件及其制备方法，包括在硅衬底上生长金刚石薄膜层；在金刚石薄膜层中开窗，得到第一开窗，第一开窗贯穿所述金刚石薄膜层；在第一开窗中的硅衬底上生长外延层，制作欧姆接触，并通过临时键合的方式将硅衬底替换为金刚石衬底；继续生长所述金刚石薄膜层，使得金刚石薄膜层完全覆盖所述外延层和欧姆接触；在欧姆接触上方的金刚石薄膜层上开窗，得到第二窗口，在AlGaN层上方的金刚石薄膜层上开窗，得到第三窗口；在第二窗口中制作源极和漏极，在第三窗口中制作栅介质，并制作栅极，得到GaN HEMT功率器件。通过将金刚石散热区设计在器件的周围及表面，避免键合问题，可以根据实际功率需要，灵活设定散热区域的面积，取得性能和产出的优化。

Description

一种基于金刚石衬底的HEMT器件及其制备方法
目案：申请号2023101546977，名称：一种GaN基HEMT器件及其制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种基于金刚石衬底的HEMT器件及其制备方法。
背景技术
GaN禁带宽度大，载流子迁移率高，基于GaN材料制造的HEMT器件(High ElectronMobility Transistor)具有耐压高、工作频率高，且可以高温工作的特点。但是，随着GaN基微波功率器件功率的提高和器件尺寸的缩小，散热问题成为制约其可靠工作的重要因素，因此需要增强其散热能力。传统的散热方法是在器件正面或者背面沉积或者键合具有高热导率的材料。在目前所知的天然材料中，金刚石具有最高的热导率(800W/m.K～1800W/m.K)，是应用于GaN基高功率器件的优异导热材料。
目前使用金刚石进行散热的主流方法有两种，一种是在器件表面通过化学器件沉积的方式生长金刚石，一种是将原来硅基衬底磨掉，然后利用中间键合层将GaN层与金刚石衬底键合。由于GaN薄膜本身是在硅衬底上外延，因为生长过程中的晶格失配及热失配等原因，GaN具有非常大的翘曲度，当GaN与金刚石衬底键合的时候，往往由于金刚石与GaN翘曲度差异较大等原因导致键合失败，甚至晶圆破裂。因此，急需寻找新的散热工艺来制备GaN基HEMT器件。
发明内容
本发明的目的在于避免现有GaN基HEMT器件的散热工艺中金刚石与GaN键合存在的问题，并进一步提高器件散热效果，提供了一种基于金刚石衬底的HEMT器件及其制备方法。
本发明的目的是通过以下技术方案来实现的：
在第一方案中，提供一种基于金刚石衬底的HEMT器件的制备方法，所述方法包括以下步骤：
S1、在硅衬底上生长金刚石薄膜层；
S2、在所述金刚石薄膜层中开窗，得到第一开窗，所述第一开窗贯穿所述金刚石薄膜层；
S3、在所述第一开窗中的硅衬底上生长外延层，所述外延层包括依次连接的缓冲层、GaN层以及AlGaN层，在所述AlGaN层上制作欧姆接触；并通过临时键合的方式将硅衬底替换为金刚石衬底；
S4、继续生长所述金刚石薄膜层，使得所述金刚石薄膜层完全覆盖所述外延层和欧姆接触；
S5、在所述欧姆接触上方的金刚石薄膜层上开窗，得到第二窗口，在所述AlGaN层上方的金刚石薄膜层上开窗，得到第三窗口；
S6、在所述第二窗口中制作源极和漏极，在所述第三窗口中制作栅介质，并在所述栅介质上制作栅极，得到GaN HEMT功率器件。
作为一优选项，一种基于金刚石衬底的HEMT器件的制备方法，所述第一开窗的高度与所述步骤S1中金刚石薄膜层的厚度相同。
作为一优选项，一种基于金刚石衬底的HEMT器件的制备方法，所述步骤S1中金刚石薄膜层的厚度为3um-5um。
作为一优选项，一种基于金刚石衬底的HEMT器件的制备方法，所述第一开窗延伸至所述硅衬底中。
作为一优选项，一种基于金刚石衬底的HEMT器件的制备方法，所述步骤S1中金刚石薄膜层的厚度为100nm-2000nm。
作为一优选项，一种基于金刚石衬底的HEMT器件的制备方法，所述第一开窗在所述硅衬底中的开窗深度为3um-5um。
作为一优选项，一种基于金刚石衬底的HEMT器件的制备方法，所述步骤S3中外延层制作完成后使用化学机械抛光，获得平坦表面。
在第二方案中，提供一种基于金刚石衬底的HEMT器件，包括从下到上依次连接的金刚石衬底以及外延层，所述金刚石衬底上还设有围设在所述外延层上的金刚石薄膜层，所述金刚石薄膜层覆盖在所述外延层上；
所述外延层包括依次连接的缓冲层、GaN层以及AlGaN层，所述AlGaN层上设有欧姆接触以及栅介质，所述欧姆接触上方的金刚石薄膜层开设有第二窗口，所述第二窗口中设有源极和漏极，所述栅介质上方的金刚石薄膜层开设有第三窗口，所述第三窗口中设有栅极。
作为一优选项，一种基于金刚石衬底的HEMT器件，所述外延层的厚度为3um-5um。
作为一优选项，一种基于金刚石衬底的HEMT器件，所述外延层的底端嵌入所述硅衬底中。
需要进一步说明的是，上述各选项对应的技术特征在不冲突的情况下可以相互组合或替换构成新的技术方案。
与现有技术相比，本发明有益效果是：
(1)本发明在硅衬底上沉积金刚石薄膜层，然后金刚石薄膜层开窗口，并从硅衬底上生长外延层和欧姆接触，同时，使得所述金刚石薄膜层完全覆盖所述外延层和欧姆接触，通过将金刚石散热区设计在器件的周围及表面，同样可以提高器件的散热效果，避免了键合带来的问题。另外，可以根据实际功率需要，灵活设定金刚石散热区域的面积，对散热能力实现灵活控制，取得性能和产出的优化。
(2)在一个示例中，将第一开窗延伸至所述硅衬底中，降低了第一次生长的金刚石薄膜层的厚度，节约了工艺时间和成本。
附图说明
图1为本发明实施例示出的一种GaN基HEMT器件的制备方法流程图；
图2为本发明实施例示出的在硅衬底上生长金刚石薄膜层的示意图；
图3为本发明实施例示出的在所述金刚石薄膜层中开窗，得到第一开窗示意图；
图4为本发明实施例示出的在所述第一开窗中的硅衬底上生长外延层，所述外延层包括依次连接的缓冲层、GaN层以及AlGaN层，并在所述AlGaN层上制作欧姆接触的示意图；
图5为本发明实施例示出的继续生长所述金刚石薄膜层，使得所述金刚石薄膜层完全覆盖所述外延层和欧姆接触，并在正面的金刚石薄膜层上开窗的示意图；
图6为本发明实施例示出的在所述第二窗口中制作源极和漏极，在所述第三窗口中制作栅介质，并在所述栅介质上制作栅极，得到GaN HEMT功率器件的示意图；
图7为本发明实施例示出的第一开窗3延伸至所述硅衬底1中的器件结构示意图；
图8为本发明实施例示出的临时键合层的制作示意图；
图9为本发明实施例示出的将完成外延层后的器件正面与临时键合胶粘连，并将下方的硅衬底研磨掉的示意图；
图10为本发明实施例示出的金刚石衬底上生长过渡层并与图9所示结构键合的示意图；
图11为本发明实施例示出的借助临时键合衬底完成的器件结构图；
图12为本发明实施例示出的综合开窗至所述硅衬底以及使用临时键合工艺制造的器件结构图。
图中标号：1、硅衬底；2、金刚石薄膜层；3、第一开窗；4、缓冲层；5、GaN层；6、AlGaN层；7、欧姆接触；8、第二窗口；9、第三窗口；10、源极；11、漏极；12、栅介质；13、栅极；14、临时键合衬底；15、临时键合胶；16、金刚石衬底；17、过渡层。
具体实施方式
下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，属于“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在示例性实施例中，提供一种GaN基HEMT器件的制备方法，如图1-图6所示，所述方法包括以下步骤：
S1、参照图2，在硅衬底1上生长金刚石薄膜层2；
S2、参照图3，在所述金刚石薄膜层2中开窗，得到第一开窗3，所述第一开窗3贯穿所述金刚石薄膜层2；
S3、参照图4，在所述第一开窗3中的硅衬底1上生长外延层，所述外延层包括依次连接的缓冲层4、GaN层5以及AlGaN层6，并在所述AlGaN层6上制作欧姆接触7；
S4、继续生长所述金刚石薄膜层2，使得所述金刚石薄膜层2完全覆盖所述外延层和欧姆接触7；
S5、参照图5，在所述欧姆接触7上方的金刚石薄膜层2上开窗，得到第二窗口8，在所述AlGaN层6上方的金刚石薄膜层2上开窗，得到第三窗口9；
S6、参照图6，在所述第二窗口8中制作源极10和漏极11，在所述第三窗口9中制作栅介质12，并在所述栅介质12上制作栅极13，得到GaN HEMT功率器件。
具体地，一般增加散热的途径是在背面使用高导热材料或者在器件正面使用高导热材料。对于背面使用高导热材料，比如金刚石，还可以在封装时候通过将背面贴敷在高导热框架材料上，进一步增强散热能力。但是对于正面沉积金刚石等导热材料，由于表面源、漏、栅区域无法沉积，面积有一定限制。另外，因为不会在器件正面再贴敷其他导热材料，最终的效果就是把器件真正发热区域(主要是源-漏之间)产生的热量传播到金刚石覆盖区域，然后通过金刚石与空气进行热交换散热。在这种情况下，散热材料的表面积是主要影响散热效果的因素。本发明通过在硅衬底1上沉积金刚石薄膜层2，然后金刚石薄膜层2开窗口，并从硅衬底1上生长外延层和欧姆接触7，同时，使得所述金刚石薄膜层2完全覆盖所述外延层和欧姆接触7，通过将金刚石散热区设计在器件的周围及表面，同样可以提高器件的散热效果，避免了键合带来的问题。另外，可以根据实际功率需要，灵活设定金刚石散热区域的面积，对散热能力实现灵活控制，取得性能和产出的优化。
在一个示例中，一种GaN基HEMT器件的制备方法，所述第一开窗的高度与所述步骤S1中金刚石薄膜层的厚度相同，如图6所示，即第一开窗3没有延伸到硅衬底1中。
在一个示例中，一种GaN基HEMT器件的制备方法，所述步骤S1中金刚石薄膜层2的厚度为3um-5um，所述第一开窗3在所述硅衬底中的开窗深度为3um-5um。保证外延层的总厚度在3um-5um量级，保证散热效果。
在一个示例中，一种GaN基HEMT器件的制备方法，所述第一开窗3延伸至所述硅衬底1中。具体地，因为GaN材料(即外延层)总厚度在3um-5um量级，因此需要第一次生长的金刚石厚度在3um-5um，生长时间和生长成本都较高，因此提出改进方案。如图7所示，在硅衬底1上沉积金刚石薄膜层2，然后金刚石开窗口，窗口一直开到硅衬底1中，然后从硅衬底上窗口处外延GaN，并制备器件。该方案利用GaN周围环绕的金刚石做器件的散热区，同样可以在一定程度上提高器件的散热效果。此时，所述步骤S1中金刚石薄膜层2的厚度为100nm-2000nm。所述第一开窗3在所述硅衬底1中的开窗深度为3um-5um，GaN层5至少有一部分高出硅衬底1的上表面，以保证GaN层5可以与金刚石薄膜层2接触，利用金刚石高导热的特性提升GaN层5的散热能力。
在一个示例中，一种GaN基HEMT器件的制备方法，所述步骤S3中外延层制作完成后使用化学机械抛光，获得平坦表面。
在另一示例性实施例中，提供一种GaN基HEMT器件，如图6所示，包括从下到上依次连接的硅衬底1以及外延层，所述硅衬底1上还设有围设在所述外延层上的金刚石薄膜层2，所述金刚石薄膜层2覆盖在所述外延层上；
所述外延层包括依次连接的缓冲层4、GaN层5以及AlGaN层6，所述AlGaN层6上设有欧姆接触7以及栅介质12，所述欧姆接触7上方的金刚石薄膜层2开设有第二窗口8，所述第二窗口8中设有源极10和漏极11，所述栅介质12上方的金刚石薄膜层2开设有第三窗口9，所述第三窗口9中设有栅极13。
在一个示例中，一种GaN基HEMT器件，所述外延层的厚度为3um-5um。
在一个示例中，一种GaN基HEMT器件，所述外延层的底端嵌入所述硅衬底1中，参照图7。
在另一示例性实施例中，提供一种GaN基HEMT器件的制作方法，与图1方法中的不同在于，完成外延层制造后的步骤包括：
参照图8，制作临时键合层：选用临时键合衬底14，优选为硅片，并在临时键合衬底14上涂敷临时键合胶15；
参照图9，将完成外延层后的器件正面与临时键合胶15粘连，并将下方的硅衬底1研磨掉；
参照图10，在金刚石衬底16上生长过渡层17，过渡层17厚度10nm-100nm，过渡层17材料可以为多晶硅，Al2O3，SiO2等；将过渡层17与研磨掉硅衬底1后的材料键合；
参照图11，去掉临时键合层并完成器件制作。
具体的，该器件结构借助临时键合衬底，将硅衬底1更换为金刚石衬底16，这样可以更加好的利用金刚石的导热能力。其中，在硅衬底1上面是硬度非常高的金刚石材料，可以使用研磨+化学机械抛光的工艺，保证刻蚀停止在金刚石薄膜层2的下表面，实现研磨自停止，省略掉反应离子刻蚀工艺。
在另一示例性实施例中，提供一种GaN基HEMT器件的制作方法，综合将第一开窗3延伸至所述硅衬底1中以及使用临时键合的工艺，包括：
在硅衬底1上生长金刚石薄膜层2，此时，金刚石薄膜层2厚度1000nm-2000nm；将第一开窗3延伸至所述硅衬底1中，第一开窗3在所述硅衬底1中的开窗深度为3um-5um；
生长外延层(GaN层5至少有一部分高出硅衬底上表面)，化学机械抛光，获得平坦表面，然后接上述的临时键合工艺，研磨掉硅衬底1、缓冲层4以及部分GaN层5；
在金刚石衬底16上生长过渡层17，并与上述结构键合后去掉临时键合结构，最终得到如图12所示的器件。
具体地，相比图6的结构，该器件结构借助临时键合衬底，将硅衬底1更换为金刚石衬底16，这样可以更加好的利用金刚石的导热能力。实际中，在衬底(硅，SiC，蓝宝石等)上生长GaN材料的时候，需要生长缓冲层(一般包括AlN,AlGaN等多层结构)，还需要生长较厚的GaN层(一般2um-3um)，生长这些厚度主要是为了解决衬底晶格与GaN晶格失配的问题，在实际器件应用中，这些层并没有作用。本方案通过选择性研磨，将缓冲层4去除，同时去除一部分GaN层5，这样讲GaN整体薄膜厚度从传统方案的3um-5um降低到1um左右，因为GaN热导率较差，降低厚度则可以非常有效的降低薄膜热阻，增强热量向金刚石衬底传输的能力，提高器件性能。
以上具体实施方式是对本发明的详细说明，不能认定本发明的具体实施方式只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于金刚石衬底的HEMT器件的制备方法，其特征在于，所述方法包括以下步骤：
S1、在硅衬底上生长金刚石薄膜层；
S2、在所述金刚石薄膜层中开窗，得到第一开窗，所述第一开窗贯穿所述金刚石薄膜层；
S3、在所述第一开窗中的硅衬底上生长外延层，所述外延层包括依次连接的缓冲层、GaN层以及AlGaN层，在所述AlGaN层上制作欧姆接触；并通过临时键合的方式将硅衬底替换为金刚石衬底；
S4、继续生长所述金刚石薄膜层，使得所述金刚石薄膜层完全覆盖所述外延层和欧姆接触；
S5、在所述欧姆接触上方的金刚石薄膜层上开窗，得到第二窗口，在所述AlGaN层上方的金刚石薄膜层上开窗，得到第三窗口；
S6、在所述第二窗口中制作源极和漏极，在所述第三窗口中制作栅介质，并在所述栅介质上制作栅极，得到GaN HEMT功率器件。
2.根据权利要求1所述的一种基于金刚石衬底的HEMT器件的制备方法，其特征在于，
所述第一开窗的高度与所述步骤S1中金刚石薄膜层的厚度相同。
3.根据权利要求2所述的一种基于金刚石衬底的HEMT器件的制备方法，其特征在于，所述步骤S1中金刚石薄膜层的厚度为3um-5um。
4.根据权利要求1所述的一种基于金刚石衬底的HEMT器件的制备方法，其特征在于，所述第一开窗延伸至所述硅衬底中。
5.根据权利要求4所述的一种基于金刚石衬底的HEMT器件的制备方法，其特征在于，所述步骤S1中金刚石薄膜层的厚度为100nm-2000nm。
6.根据权利要求4所述的一种基于金刚石衬底的HEMT器件的制备方法，其特征在于，所述第一开窗在所述硅衬底中的开窗深度为3um-5um。
7.根据权利要求1所述的一种基于金刚石衬底的HEMT器件的制备方法，其特征在于，所述步骤S3中外延层制作完成后使用化学机械抛光，获得平坦表面。
8.一种基于金刚石衬底的HEMT器件，包括从下到上依次连接的金刚石衬底以及外延层，其特征在于，所述金刚石衬底上还设有围设在所述外延层上的金刚石薄膜层，所述金刚石薄膜层覆盖在所述外延层上；
所述外延层包括依次连接的缓冲层、GaN层以及AlGaN层，所述AlGaN层上设有欧姆接触以及栅介质，所述欧姆接触上方的金刚石薄膜层开设有第二窗口，所述第二窗口中设有源极和漏极，所述栅介质上方的金刚石薄膜层开设有第三窗口，所述第三窗口中设有栅极。
9.根据权利要求8所述的一种基于金刚石衬底的HEMT器件，其特征在于，所述外延层的厚度为3um-5um。
10.根据权利要求8所述的一种基于金刚石衬底的HEMT器件，其特征在于，所述外延层的底端嵌入所述硅衬底中。
CN202310441731.9A 2023-02-23 2023-02-23 一种基于金刚石衬底的hemt器件及其制备方法 Pending CN116230537A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310441731.9A CN116230537A (zh) 2023-02-23 2023-02-23 一种基于金刚石衬底的hemt器件及其制备方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202310154697.7A CN115863169B (zh) 2023-02-23 2023-02-23 一种GaN基HEMT器件及其制备方法
CN202310441731.9A CN116230537A (zh) 2023-02-23 2023-02-23 一种基于金刚石衬底的hemt器件及其制备方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202310154697.7A Division CN115863169B (zh) 2023-02-23 2023-02-23 一种GaN基HEMT器件及其制备方法

Publications (1)

Publication Number Publication Date
CN116230537A true CN116230537A (zh) 2023-06-06

Family

ID=85658757

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202310441730.4A Pending CN116230536A (zh) 2023-02-23 2023-02-23 一种使用金刚石衬底的高导热hemt器件及其制备方法
CN202310441731.9A Pending CN116230537A (zh) 2023-02-23 2023-02-23 一种基于金刚石衬底的hemt器件及其制备方法
CN202310154697.7A Active CN115863169B (zh) 2023-02-23 2023-02-23 一种GaN基HEMT器件及其制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310441730.4A Pending CN116230536A (zh) 2023-02-23 2023-02-23 一种使用金刚石衬底的高导热hemt器件及其制备方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310154697.7A Active CN115863169B (zh) 2023-02-23 2023-02-23 一种GaN基HEMT器件及其制备方法

Country Status (1)

Country Link
CN (3) CN116230536A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8039301B2 (en) * 2007-12-07 2011-10-18 The United States Of America As Represented By The Secretary Of The Navy Gate after diamond transistor
US8643062B2 (en) * 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
CN102339933B (zh) * 2011-10-08 2013-04-03 滨州市甘德电子科技有限公司 基于金刚石微观图形结构散热的led
JP6318474B2 (ja) * 2013-06-07 2018-05-09 住友電気工業株式会社 半導体装置の製造方法
KR20190130032A (ko) * 2017-04-10 2019-11-20 미합중국 (관리부서 : 미합중국 해군성) 고전력 소자의 열관리를 위한 다이아몬드 에어 브리지
CN107204282B (zh) * 2017-06-26 2019-07-09 北京科技大学 一种基于非自支撑GaN对粘制备金刚石基GaN的方法
US20220148941A1 (en) * 2019-06-18 2022-05-12 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method
CN111223929B (zh) * 2020-04-23 2020-11-03 浙江集迈科微电子有限公司 具有金刚石微流道的GaN半导体结构、器件及制备方法
CN111564501A (zh) * 2020-07-15 2020-08-21 浙江集迈科微电子有限公司 GaN器件散热结构及制备方法
CN114497038B (zh) * 2022-01-25 2024-02-06 西安电子科技大学 一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法
CN115547953A (zh) * 2022-10-11 2022-12-30 天津市滨海新区微电子研究院 一种功率器件散热结构和制备方法

Also Published As

Publication number Publication date
CN116230536A (zh) 2023-06-06
CN115863169B (zh) 2023-05-16
CN115863169A (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
TWI732925B (zh) 與工程基板整合之電力元件
US11271101B2 (en) RF device integrated on an engineered substrate
US20090078943A1 (en) Nitride semiconductor device and manufacturing method thereof
CN110223918B (zh) 一种孔径式复合衬底氮化镓器件及其制备方法
TWI741094B (zh) 具有整合式夾鉗二極體之橫向高電子遷移率電晶體
CN111540684A (zh) 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
JP2012114263A (ja) 半導体素子およびその製造方法
US10204778B2 (en) Method and system for vertical power devices
CN112750898A (zh) 基于氮化镓的半导体功率器件及其制造方法
US8815641B2 (en) Diamond SOI with thin silicon nitride layer and related methods
CN111223929A (zh) 具有金刚石微流道的GaN半导体结构、器件及制备方法
GB2497664A (en) Substrates for preparing polycrystalline diamond
CN115863169B (zh) 一种GaN基HEMT器件及其制备方法
CN110164766B (zh) 一种基于金刚石衬底的氮化镓器件及其制备方法
CN112614880A (zh) 一种金刚石复合衬底氮化镓器件的制备方法及其器件
CN112687740B (zh) 一种AlGaN/GaN高电子迁移率晶体管及制造方法
US20220115340A1 (en) Methods and systems for fabrication of mmic and rf devices on engineered substrates
CN115708221A (zh) 一种半导体器件及其制作方法、封装结构、电子设备
CN115863400B (zh) 一种高导热GaN基HEMT器件及其制备方法
CN113745107B (zh) 一种GaN器件的制作方法
CN115566053B (zh) 半导体器件及其制备方法
CN111223927B (zh) GaN-金刚石-Si半导体结构、器件及制备方法
WO2023063278A1 (ja) 窒化物半導体基板及びその製造方法
CN115863399A (zh) 一种在金刚石衬底上键合GaN层的方法及其器件
CN116525658A (zh) 一种hemt器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination