CN112614880A - 一种金刚石复合衬底氮化镓器件的制备方法及其器件 - Google Patents

一种金刚石复合衬底氮化镓器件的制备方法及其器件 Download PDF

Info

Publication number
CN112614880A
CN112614880A CN202011375816.4A CN202011375816A CN112614880A CN 112614880 A CN112614880 A CN 112614880A CN 202011375816 A CN202011375816 A CN 202011375816A CN 112614880 A CN112614880 A CN 112614880A
Authority
CN
China
Prior art keywords
substrate
diamond
nitride
gallium nitride
composite substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011375816.4A
Other languages
English (en)
Inventor
任泽阳
梁振芳
张金风
苏凯
邢宇菲
杨士奇
许晟瑞
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202011375816.4A priority Critical patent/CN112614880A/zh
Publication of CN112614880A publication Critical patent/CN112614880A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种金刚石复合衬底氮化镓器件的制备方法及其器件，所述方法包括以下步骤：对第一衬底的第一表面进行刻蚀，形成若干凹槽；在具有若干凹槽的第一表面生长金刚石材料，并使所述金刚石材料填满所述凹槽且覆盖所述第一衬底的第一表面，以形成第二衬底；对所述第一衬底的第二表面进行减薄处理使所述金刚石露出，形成复合衬底；在所述复合衬底上选择性的生长氮化物材料，以形成氮化物缓冲层。本发明通过金刚石与氮化物材料直接接触，避免了在氮化物材料与金刚石之间采用介质层，消除了介质层热阻对氮化镓功率器件的影响，有效解决了氮化镓大功率器件的散热问题，提高了器件性能。

Description

一种金刚石复合衬底氮化镓器件的制备方法及其器件
技术领域
本发明属于半导体器件技术领域，具体涉及一种金刚石复合衬底氮化镓器件的制备方法。
背景技术
随着半导体技术的发展，以氮化镓为代表的第三代宽禁带半导体材料由于具有更大的禁带宽度、更高的临界击穿电场、较高的电子饱和漂移速度、稳定的化学性能等优点以及耐高温和抗辐射等物理性质而被广泛应用。但是由于基底散热的限制，氮化镓器件的高功率性能并不能有效发挥出来，这是因为目前氮化物材料的基底多使用硅基和蓝宝石等材料，这些材料的导热性能较差；氮化镓器件作为大功率器件输出时会产生大量的热，低热导率的基底材料不能及时将大量的热散发出去，限制了氮化镓器件的性能。
为了提高氮化镓器件的散热能力，通常采用热导率更高的金刚石做衬底材料。由于氮化镓材料很难直接生长在金刚石衬底上，现有技术通常采用键合技术或者间接生长技术，以实现金刚石基氮化镓器件。
然而，上述两个方法均需要在金刚石和氮化镓材料层之间间接引入介质层，介质层的引入增加了热阻对器件的影响，不能有效解决氮化镓大功率器件的散热问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种金刚石复合衬底氮化镓器件的制备方法及其器件。本发明要解决的技术问题通过以下技术方案实现：
一种金刚石复合衬底氮化镓器件的制备方法，包括以下步骤：
对第一衬底的第一表面进行刻蚀，形成若干凹槽；
在具有若干凹槽的第一表面生长金刚石材料，并使所述金刚石材料填满所述凹槽且覆盖所述第一衬底的第一表面，以形成第二衬底；
对所述第一衬底的第二表面进行减薄处理使所述金刚石露出，形成复合衬底；
在所述复合衬底上选择性的生长氮化物材料，以形成氮化物缓冲层。
在本发明的一个实施例中，所述第一衬底的材料包括硅、氮化铝、蓝宝石、碳化硅中的一种或多种。
在本发明的一个实施例中，所述凹槽均匀分布在所述第一衬底的第一表面上。
在本发明的一个实施例中，所述凹槽之间的间距为1-10μm。
在本发明的一个实施例中，所述凹槽的深度为0.1-1μm。
在本发明的一个实施例中，所述第二衬底的厚度为50-300μm。
在本发明的一个实施例中，对所述第一衬底的第二表面进行减薄处理使所述金刚石露出，形成复合衬底，包括：
将整个样品翻转，利用深硅刻蚀方法和机械抛光方法对所述第一衬底的第二表面进行减薄处理，以形成表面呈现第一衬底与第二衬底间隔分布的复合衬底。
在本发明的一个实施例中在所述复合衬底上选择性的生长氮化物材料，以形成氮化物缓冲层，包括：
在间隔分布的所述第一衬底上生长氮化物材料，利用氮化物材料在生长过程中的外扩性使所述氮化物材料向所述第一衬底两边的所述第二衬底上扩散，直至所述氮化物材料覆盖所述第一衬底和所述第二衬底，形成氮化物缓冲层。
在本发明的一个实施例中，在所述复合衬底上生长氮化物材料，形成氮化物缓冲层步骤之后，还包括：
在所述氮化物缓冲层上生长氮化镓过渡层；
在所述氮化镓过渡层上生长氮化镓势垒层；
在所述氮化镓势垒层上制备源极、漏极和栅极，以完成器件制备。
本发明的一种金刚石复合衬底氮化镓器件，其特征在于，包括复合衬底、氮化物缓冲层、氮化镓过渡层、氮化镓势垒层、源极、漏极和栅极，所述器件由上述实施例所述的制备方法制备而成。
本发明的有益效果：
本发明提供的金刚石复合衬底氮化镓器件的金刚石与氮化物材料直接接触，避免了在氮化物材料与金刚石之间采用介质层，消除了介质层热阻对氮化镓功率器件的影响，从而使氮化镓器件可以直接利用金刚石进行散热，有效解决了氮化镓大功率器件的散热问题，提高了器件性能。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种金刚石复合衬底氮化镓器件的制备方法流程示意图；
图2a-2i是本发明实施例提供的一种金刚石复合衬底氮化镓器件的制备方法过程示意图；
图3是本发明实施例提供的一种金刚石复合衬底氮化镓器件结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1是本发明实施例提供的一种金刚石复合衬底氮化镓器件的制备方法流程示意图，包括以下步骤：
S1：对第一衬底的第一表面进行刻蚀，形成若干凹槽。
在本实施例中，第一衬底1的材料与金刚石之间的晶格和热膨胀应该互相匹配，以形成较高的界面质量，因此，第一衬底的材料包括硅、氮化铝、蓝宝石、碳化硅中的一种或多种。
本实施例以硅材料作为第一衬底材料对具体地制备方法进行详细说明。
具体地，请参见图2a-2i，图2a-2i是本发明实施例提供的一种金刚石复合衬底氮化镓器件的制备方法过程示意图。其中，所选取的第一衬底1具有第一表面a和第二表面b，在本发明实施例中，第一表面a可以为第一衬底1的正面，第二表面b可以为第一衬底1的背面，如图2a所示。
需要说明的是，本发明实施例中，将第一衬底1水平放置，朝上的一面为正面，朝下的一面为背面。
在本实施例中，在对第一衬底的第一表面进行刻蚀之前，还需要对衬底进行预处理，其包括对第一衬底1进行清洗，例如选取硅圆片作为第一衬底1，先用化学试剂或者丙酮清洗硅衬底表面，然后利用氮气将硅衬底表面吹干，从而去除第一衬底1表面的杂质。
然后再对第一衬底的第一表面进行刻蚀，形成若干凹槽。
具体地，通过光刻显影工艺，按照预设图案利用光刻胶定义出刻蚀区域和掩膜区域，然后刻蚀所定义的刻蚀区域，并根据刻蚀速率确定刻蚀时间，使得刻蚀的凹槽2的深度h为20～200μm。其中，凹槽2均匀分布在所述第一衬底的第一表面上，其形状可以是圆形、三角形、梯形或矩形等。
优选的，本实施例采用矩形凹槽。在刻蚀时，若干个矩形凹槽2在第一衬底1的第一面均匀分布，凹槽2与凹槽2之间的间距d为1-10μm，每个凹槽2的宽度w为0.5～1μm，凹槽的深度h为0.1-1μm，以形成均匀间隔的凹槽2，凹槽2为金刚石的淀积提供孔径。如图2b所示。
凹槽2均匀分布的目的是后续在第一衬底上生长氮化物材料时，使氮化物材料在金刚石上的分布是均匀的；并且凹槽2的宽度w为0.5～1μm，有利于氮化物材料外扩连接起来，从而降低工艺难度，提高材料质量。
S2：在具有若干凹槽的第一表面生长金刚石材料，并使所述金刚石材料填满所述凹槽且覆盖所述第一衬底的第一表面，以形成第二衬底。
具体地，利用化学气相淀积法，在凹槽2内生长金刚石3，直至金刚石3填充整个凹槽2区域，并且覆盖所述第一衬底1的第一表面a，以形成第二衬底4，如图2c所示。
其中，第二衬底4即为第一衬底的第一表面a上的金刚石衬底(包括凹槽2中的金刚石)，其厚度为50-300μm，该厚度既可以实现自支撑，又能够达到高效散热的效果。
进一步地，本实施例中生长的金刚石材料没有晶粒和晶界的限制，金刚石材料可以为单晶金刚石，也可以为多晶金刚石。
当淀积的金刚石为单晶金刚石时，单晶金刚石的散热性能较好，更有利于氮化镓大功率器件通过单晶金刚石进行散热，有利于提高材料质量和散热效率。
当淀积的金刚石为多晶金刚石时，多晶金刚石的生长速率相比于单晶金刚石的生长速率快，工艺简单，成本低，从而降低了氮化镓大功率器件的成本，降低了器件的制备工艺难度，提高了器件的成品率。
S3：对所述第一衬底的第二表面进行减薄处理使所述金刚石露出，形成复合衬底。
具体地，将整个样品翻转，利用深硅刻蚀方法和机械抛光方法对所述第一衬底的第二表面进行减薄处理，以形成表面呈现第一衬底与第二衬底间隔分布的复合衬底5，如图2d所示。
在复合衬底5中，金刚石3嵌入第一衬底1，与第一衬底1均匀交错分布，故称为孔径式复合衬底，也称金刚石复合衬底。
更为具体的，减薄处理的目的是使得金刚石3外露在空气中以进行散热，因此，在深硅刻蚀时，可以刻蚀去除第一衬底1上未刻蚀凹槽的部分，使金刚石刚3好露出来即可，也可以在金刚石3露出来后继续同时刻蚀第一衬底1和金刚石3。
在刻蚀完成后，利用机械抛光方法对复合衬底5的两个面进行处理，以提高复合衬底5表面的平坦度和抛光度，使得氮化物材料可以与复合衬底紧密贴合。
形成的复合衬底5的厚度优选为20～200μm，这一厚度有利于氮化物器件进行有效散热。
S4：在所述复合衬底上选择性的生长氮化物材料，以形成氮化物缓冲层。
具体地，在间隔分布的所述第一衬底上生长氮化物材料，利用氮化物材料在生长过程中的外扩性使所述氮化物材料向所述第一衬底两边的所述第二衬底上扩散，直至所述氮化物材料覆盖所述第一衬底和所述第二衬底，形成氮化物缓冲层。
更具体地，在间隔分布的所述第一衬底，也即硅材料上生长氮化物材料，如图2e所示。由于凹槽2的宽度较小，外扩的氮化物材料在金刚石3上会慢慢的连接起来，形成覆盖在金刚石3和第一衬底1上的整块氮化物材料，最终形成氮化物缓冲层6，如图2f所示。
在生长氮化物材料的过程中，利用第一衬底1作为氮化物材料的过渡层，金刚石3与第一衬底1之间的范德华力降低了金刚石3与氮化物材料直接接触的极大应力，从而降低了氮化物材料与金刚石3之间晶格失配和热失配，提高了金刚石3与氮化物材料之间的界面质量。
进一步，在复合衬底4上生长氮化物缓冲层的条件为：通过金属有机化合物化学气相沉淀法或者分子束外延法或者直流溅射法，在氢气、氮气或者氢气氮气混合气体中或者真空中加热到一定温度，形成氮化物缓冲层6；加热的温度可以为100～120℃。
在形成具有金刚石复合衬底氮化镓缓冲层后，还包括：
S5：在氮化物缓冲层6上生长氮化镓过渡层7，如图2g所示。
具体地，利用金属有机化合物化学气相沉淀法(简称MOCVD)在氮化物缓冲层6上生长GaN，形成20～200nm厚氮化镓过渡层7。
S6：在氮化镓过渡层7上生长氮化镓势垒层8，如图2h所示。
具体地，利用MOCVD方法在氮化镓过渡层7上生长GaN，形成0.1～5μm厚的氮化镓势垒层8。
S7：在氮化镓势垒层8上制备源极9、漏极10和栅极11，其中，栅极11位于源极9和漏极10之间，如图2i所示。
至此，完成金刚石复合衬底氮化镓器件的制备。
本实施例通过金刚石与氮化物材料直接接触，避免了在氮化物材料与金刚石之间采用介质层，消除了介质层热阻对氮化镓功率器件的影响，从而使氮化镓器件可以直接利用金刚石进行散热，有效解决了氮化镓大功率器件的散热问题，提高了器件性能，且制备工艺简单、与现有工艺兼容，制备成本低。
本发明实施例的制备方法对金刚石的晶粒和晶界无限制，工艺难度较低，提高了器件质量和散热效率，降低了器件成本，提高了器件的成品率。
实施例二
在上述实施例一的基础上，本实施例提供了一种金刚石复合衬底氮化镓器件，请参见图3，图3是本发明实施例提供的一种金刚石复合衬底氮化镓器件结构示意图，其包括复合衬底5、氮化物缓冲层6、氮化镓过渡层7、氮化镓势垒层8、源极9、漏极10和栅极11。
其中，复合衬底5为金刚石3均匀分布在第一衬底1中的孔径式复合衬底。金刚石3的宽度w即凹槽2的宽度w为0.5～1μm；金刚石3之间的第一衬底1的宽度即凹槽2与凹槽2之间的间距d为2～10μm，复合衬底5的厚度h为20～200μm。
进一步，第一衬底1的材料与金刚石3之间的晶格和热膨胀应该互相匹配，以形成较高的界面质量，因此，第一衬底1的材料可以选用硅、氮化铝、蓝宝石、碳化硅中的任一种或多种。
氮化物缓冲层6位于复合衬底5上，氮化物缓冲层6与第一衬底1和金刚石3直接接触。
氮化镓过渡层7位于氮化物缓冲层6上，氮化镓过渡层7的厚度为20～200nm。
氮化镓势垒层8位于氮化镓过渡层7上，氮化镓势垒层8的厚度为0.1～5μm。
源极9、漏极10和栅极11均位于氮化镓势垒层8上，其中，栅极11位于源极9和漏极10之间。
该金刚石复合衬底氮化镓器件中，金刚石3和第一衬底1形成孔径式复合衬底5，复合衬底5中的金刚石3与氮化物材料直接接触，不需要介质层，相对于需要介质层的金刚石基氮化物器件，减小了介质层热阻的影响，有效解决了氮化镓大功率器件的散热问题，提高了器件性能。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种金刚石复合衬底氮化镓器件的制备方法，其特征在于，包括以下步骤：
对第一衬底的第一表面进行刻蚀，形成若干凹槽；
在具有若干凹槽的第一表面生长金刚石材料，并使所述金刚石材料填满所述凹槽且覆盖所述第一衬底的第一表面，以形成第二衬底；
对所述第一衬底的第二表面进行减薄处理使所述金刚石露出，形成复合衬底；
在所述复合衬底上选择性的生长氮化物材料，以形成氮化物缓冲层。
2.根据权利要求1所述的金刚石复合衬底氮化镓器件的制备方法，其特征在于，所述第一衬底的材料包括硅、氮化铝、蓝宝石、碳化硅中的一种或多种。
3.根据权利要求1所述的金刚石复合衬底氮化镓器件的制备方法，其特征在于，所述凹槽均匀分布在所述第一衬底的第一表面上。
4.根据权利要求3所述的金刚石复合衬底氮化镓器件的制备方法，其特征在于，所述凹槽之间的间距为1-10μm。
5.根据权利要求3所述的金刚石复合衬底氮化镓器件的制备方法，其特征在于，所述凹槽的深度为0.1-1μm。
6.根据权利要求1所述的金刚石复合衬底氮化镓器件的制备方法，其特征在于，所述第二衬底的厚度为50-300μm。
7.根据权利要求1所述的金刚石复合衬底氮化镓器件的制备方法，其特征在于，对所述第一衬底的第二表面进行减薄处理使所述金刚石露出，形成复合衬底，包括：
将整个样品翻转，利用深硅刻蚀方法和机械抛光方法对所述第一衬底的第二表面进行减薄处理，以形成表面呈现第一衬底与第二衬底间隔分布的复合衬底。
8.根据权利要求1所述的金刚石复合衬底氮化镓器件的制备方法，其特征在于，在所述复合衬底上选择性的生长氮化物材料，以形成氮化物缓冲层，包括：
在间隔分布的所述第一衬底上生长氮化物材料，利用氮化物材料在生长过程中的外扩性使所述氮化物材料向所述第一衬底两边的所述第二衬底上扩散，直至所述氮化物材料覆盖所述第一衬底和所述第二衬底，形成氮化物缓冲层。
9.根据权利要求1所述的金刚石复合衬底氮化镓器件的制备方法，其特征在于，在所述复合衬底上生长氮化物材料，形成氮化物缓冲层步骤之后，还包括：
在所述氮化物缓冲层上生长氮化镓过渡层；
在所述氮化镓过渡层上生长氮化镓势垒层；
在所述氮化镓势垒层上制备源极、漏极和栅极，以完成器件制备。
10.一种金刚石复合衬底氮化镓器件，其特征在于，包括复合衬底(5)、氮化物缓冲层(6)、氮化镓过渡层(7)、氮化镓势垒层(8)、源极(9)、漏极(10)和栅极(11)，所述器件由权利要求1-9任一项所述的制备方法制备而成。
CN202011375816.4A 2020-11-30 2020-11-30 一种金刚石复合衬底氮化镓器件的制备方法及其器件 Pending CN112614880A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011375816.4A CN112614880A (zh) 2020-11-30 2020-11-30 一种金刚石复合衬底氮化镓器件的制备方法及其器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011375816.4A CN112614880A (zh) 2020-11-30 2020-11-30 一种金刚石复合衬底氮化镓器件的制备方法及其器件

Publications (1)

Publication Number Publication Date
CN112614880A true CN112614880A (zh) 2021-04-06

Family

ID=75229938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011375816.4A Pending CN112614880A (zh) 2020-11-30 2020-11-30 一种金刚石复合衬底氮化镓器件的制备方法及其器件

Country Status (1)

Country Link
CN (1) CN112614880A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113224226A (zh) * 2021-04-26 2021-08-06 安徽三安光电有限公司 一种发光二极管及其制作方法
CN115424928A (zh) * 2022-09-20 2022-12-02 上海新微半导体有限公司 金刚石基外延结构及其制备方法、半导体器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004565A1 (en) * 2016-06-29 2018-01-04 Intel Corporation Techniques for forming iii-n semiconductor devices with integrated diamond heat spreader
CN110223918A (zh) * 2019-04-23 2019-09-10 西安电子科技大学 一种孔径式复合衬底氮化镓器件及其制备方法
CN111009496A (zh) * 2019-12-31 2020-04-14 长春理工大学 一种具有高热导率的半导体衬底及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004565A1 (en) * 2016-06-29 2018-01-04 Intel Corporation Techniques for forming iii-n semiconductor devices with integrated diamond heat spreader
CN110223918A (zh) * 2019-04-23 2019-09-10 西安电子科技大学 一种孔径式复合衬底氮化镓器件及其制备方法
CN111009496A (zh) * 2019-12-31 2020-04-14 长春理工大学 一种具有高热导率的半导体衬底及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113224226A (zh) * 2021-04-26 2021-08-06 安徽三安光电有限公司 一种发光二极管及其制作方法
CN115424928A (zh) * 2022-09-20 2022-12-02 上海新微半导体有限公司 金刚石基外延结构及其制备方法、半导体器件的制备方法
CN115424928B (zh) * 2022-09-20 2023-12-29 上海新微半导体有限公司 金刚石基外延结构及其制备方法、半导体器件的制备方法

Similar Documents

Publication Publication Date Title
CN110223918B (zh) 一种孔径式复合衬底氮化镓器件及其制备方法
US8129733B2 (en) Gallium nitride light emitting devices on diamond
JP6078620B2 (ja) ダイヤモンド上の窒化ガリウム型ウェーハ並びに製造設備及び製造方法
US20090078943A1 (en) Nitride semiconductor device and manufacturing method thereof
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
US20090085044A1 (en) Silicon carbide semiconductor substrate and silicon carbide semiconductor device by using thereof
JP2023525597A (ja) 窒化物エピタキシャルウェーハ、その製造方法、および半導体デバイス
JP2007519262A5 (zh)
JP2015503215A (ja) 炭化ケイ素エピタキシャル成長法
CN104018214B (zh) 一种用于GaN半导体材料外延的矩形图形化Si衬底AlN模板及其制备方法
CN111785610A (zh) 一种散热增强的金刚石基氮化镓材料结构及其制备方法
CN110301034A (zh) 碳化硅层叠基板及其制造方法
CN112614880A (zh) 一种金刚石复合衬底氮化镓器件的制备方法及其器件
CN105185824A (zh) 半导体器件的制作方法
CN114582972A (zh) 一种gaafet器件及其制备方法
CN100483738C (zh) 基于自支撑SiC的GaN器件及制作方法
JP2004200234A (ja) 半導体及び半導体基板、その製造方法、並びに半導体素子
US20140038329A1 (en) Epitaxial growth on thin lamina
CN110164766B (zh) 一种基于金刚石衬底的氮化镓器件及其制备方法
CN117080183A (zh) 一种金刚石-单晶AlN-GaNAlGaN复合晶圆及其制备方法和应用
JP6125568B2 (ja) 半導体用の最適化層
US20190348328A1 (en) Methods for Processing a Wide Band Gap Semiconductor Wafer, Methods for Forming a Plurality of Thin Wide Band Gap Semiconductor Wafers, and Wide Band Gap Semiconductor Wafers
RU2368031C1 (ru) Способ изготовления полупроводникового прибора
CN112713082A (zh) 用于制备氮化镓射频器件的衬底及其制备方法、氮化镓射频器件
CN219017637U (zh) 一种复合衬底及半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210406

RJ01 Rejection of invention patent application after publication