CN115424928A - 金刚石基外延结构及其制备方法、半导体器件的制备方法 - Google Patents
金刚石基外延结构及其制备方法、半导体器件的制备方法 Download PDFInfo
- Publication number
- CN115424928A CN115424928A CN202211145264.7A CN202211145264A CN115424928A CN 115424928 A CN115424928 A CN 115424928A CN 202211145264 A CN202211145264 A CN 202211145264A CN 115424928 A CN115424928 A CN 115424928A
- Authority
- CN
- China
- Prior art keywords
- substrate
- diamond
- buffer layer
- gallium nitride
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 98
- 239000010432 diamond Substances 0.000 title claims abstract description 98
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000002360 preparation method Methods 0.000 title abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 155
- 230000017525 heat dissipation Effects 0.000 claims abstract description 41
- 229910002601 GaN Inorganic materials 0.000 claims description 42
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 229910052582 BN Inorganic materials 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 11
- 239000002131 composite material Substances 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000000259 microwave plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3732—Diamonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供了金刚石基外延结构及其制备方法、半导体器件的制备方法。利用缓冲层随形覆盖第一沟槽而限定出散热通道，以及外延层是基于第一衬底进行外延生长，保障了所形成的外延层的晶格质量，从而在制备金刚石衬底时即有利于降低金刚石衬底的制备难度和成本。并且，还可使所形成的金刚石衬底内形成有散热通道，增加了金刚石衬底与空气的接触面积，进一步提高了金刚石衬底的散热效果，使得金刚石衬底可作为衬底被普遍使用。在将其应用于半导体器件中，可以有效的提高器件的散热能力，相应的可以提高器件的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种金刚石基外延结构及其制备方法、半导体器件的制备方法。
背景技术
氮化镓(GaN)作为第三代宽禁带半导体材料的代表之一，具有许多硅基半导体材料所不具备的优异性能，包括能够满足大功率、高温、高频和高速半导体器件的工作要求。然而，氮化镓材料的热导率较低，使得氮化镓器件(例如，GaN HEMT)的性能一直以来都受到其热管理的约束。
为解决氮化镓器件的散热性能不佳的问题，通常可采用热导率较好的衬底作为器件基底，例如，可采用碳化硅衬底或者蓝宝石衬底等，或者还可采用具有更高热导率的金刚石衬底。即使通过金刚石衬底可以一定程度的提高器件的散热效果，但是为了满足例如氮化镓器件的散热需求，进一步优化散热性能、追求更高的散热效果仍然是当前的一个重要的研究课题。此外，金刚石衬底和外延生长的异质外延层(例如，氮化镓层)之间也存在着很大的晶格失配，从而难以在金刚石衬底上直接外延生长出高品质的异质外延层，导致了金刚石衬底的使用受到极大限制。
发明内容
本发明的目的在于提供一种金刚石基外延结构的制备方法，以解决金刚石衬底上难以生长出高品质外延层的问题，并提高金刚石衬底的散热效果。
为此，本发明提供了一种金刚石基外延结构的制备方法，包括：提供第一衬底，并在所述第一衬底中形成至少一个第一沟槽；形成缓冲层，所述缓冲层覆盖所述第一衬底的顶表面和所述第一沟槽的底部和侧壁；生长外延层在所述缓冲层上，并使所述外延层封盖所述第一沟槽的顶部开口以形成散热通道；去除所述第一衬底，以暴露出所述缓冲层背离所述外延层的表面；以及，沉积金刚石材料在所述缓冲层上，以形成金刚石衬底。
可选的，所述第一衬底中形成有多个第一沟槽。其中，多个第一沟槽沿着预定方向依次排布；或者，多个第一沟槽中，部分第一沟槽沿着第一方向排布，另一部分第一沟槽沿着第二方向排布，第一方向和第二方向相交。
可选的，所述第一沟槽的宽度为1μm-10μm，以及所述第一沟槽的深度例如为5μm-20μm。
可选的，所述第一沟槽的制备方法包括：采用刻蚀工艺刻蚀所述第一衬底，以形成所述第一沟槽，并且所述第一沟槽的侧壁的粗糙度大于所述第一衬底的顶表面的粗糙度。
可选的，所述缓冲层的材料包括氮化铝或者氮化硼。以及，所述外延层的材料包括基于氮化镓的同质或异质结构,所述同质或异质结构包括铝镓氮/氮化镓的叠层结构、氮化铝/氮化镓的叠层结构、铟镓氮/氮化镓的叠层结构和/或掺杂型氮化镓/氮化镓的叠层结构。
可选的，所述第一衬底为硅衬底、碳化硅衬底或者蓝宝石衬底。
可选的，在去除所述第一衬底之前，还包括在所述外延层的表面上形成第二衬底，以在去除所述第一衬底后支撑所述外延层和所述缓冲层。
可选的，去除所述第一衬底之后，所述缓冲层背离所述外延层的一侧释放出多个第二沟槽，所述金刚石衬底填充所述第二沟槽。
本发明还提供了一种金刚石基外延结构，包括金刚石衬底、缓冲层和外延层，所述金刚石衬底内形成有至少一个散热通道，所述散热通道从所述金刚石衬底的顶表面向内延伸至预定深度；以及，所述缓冲层形成在所述金刚石衬底的顶表面上，并覆盖所述散热通道内的衬底表面，所述外延层位于所述缓冲层上方并封盖所述散热通道。
本发明还提供了一种半导体器件的制备方法，包括如上所述的金刚石基外延结构的制备方法，之后将在所述外延层上制备半导体器件。其中，所述半导体器件例如包括氮化镓高电子迁移率晶体管。
在本发明提供的金刚石基外延结构的制备方法中，通过在第一衬底内形成第一沟槽，并利用缓冲层随形覆盖第一沟槽而限定出散热通道，以及外延层是基于缓冲层进行外延生长，保障了所形成的外延层的晶格品质，从而在制备金刚石衬底时即有利于降低金刚石衬底的制备难度和成本。并且，还可使所形成的金刚石衬底内形成有散热通道，增加了金刚石衬底与空气的接触面积，进一步提高了金刚石衬底的散热效果。
即，本发明提供的金刚石基外延结构的制备方法，其在使用金刚石衬底的同时还可以兼顾其上方的外延层的品质，从而使得金刚石衬底可作为衬底被普遍使用。在将其应用于氮化镓器件中，相应的可以提高器件的性能。
附图说明
图1为本发明一实施例中的金刚石基外延结构的制备方法的流程示意图。
图2-图8为本发明一实施例中的金刚石基外延结构在其制备过程中的结构示意图。
图9为本发明一实施例中含有金刚石基外延结构的立体图。
其中，附图标记如下：
100-第一衬底；
110-第一沟槽；
110a-散热通道；
200-缓冲层；
210-第二沟槽；
300-外延层；
400-第二衬底；
500-金刚石衬底。
具体实施方式
承如背景技术所述，金刚石材料具有较高的热导率，将其作为衬底可以有效提高散热效果。但是，在金刚石材料的具体运用中也存在着一定的困难，包括了在金刚石衬底上异质外延的难度较大的问题。以及，为了满足日益发展的功率器件的散热需求，仍需要进一步提高器件的散热性能。
为此，本发明提供了一种金刚石基外延结构的制备方法，该制备方法一方面可以有效克服金刚石和外延层之间由于晶格失配而导致生长的外延层其晶格质量不佳的问题；另一方面，还可以在金刚石衬底内形成多个散热通道，进一步提高金刚石衬底的散热效果。
具体可参考图1所示的一实施例中的金刚石基外延结构的制备方法，其具体包括如下步骤。
步骤S100，提供第一衬底，并在所述第一衬底中形成至少一个第一沟槽。
步骤S200，形成缓冲层，所述缓冲层覆盖所述第一衬底的顶表面和所述第一沟槽的底部和侧壁。
步骤S300，生长外延层在所述缓冲层上，并使所述外延层封盖所述第一沟槽的顶部开口以形成散热通道。
步骤S400，去除所述第一衬底，以暴露出所述缓冲层背离所述外延层的表面。
步骤S500，沉积金刚石材料在所述缓冲层上，以形成金刚石衬底。
以下结合图2-图9和具体实施例对本发明提出的金刚石基外延结构及其制备方法、半导体器件的制备方法作进一步详细说明。需要说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。应当认识到，附图中所示的诸如“上方”，“下方”，“顶部”，“底部”，“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如，如果装置相对于附图中的视图是倒置的，则例如描述为在另一元件“上方”的元件现在将在该元件下方。
在步骤S100中，具体参考图2所示，提供第一衬底100，并在所述第一衬底100中形成至少一个第一沟槽110。
其中，第一衬底100具体可以为硅(Si)衬底、碳化硅(SiC)衬底或者蓝宝石衬底等。以及，可通过干法刻蚀工艺或者湿法刻蚀工艺对第一衬底100的第一表面进行刻蚀，以形成从第一衬底100的第一表面向内延伸的第一沟槽110，例如，可采用感应耦合等离子体(Inductively coupled plasma，ICP)刻蚀工艺对第一衬底100进行刻蚀。
具体示例中，第一衬底100可以是(110)或者(111)晶相的硅(Si)衬底，在第一衬底100内可形成有多个第一沟槽110，多个第一沟槽110例如可沿着预定方向依次排布，以用于定义出多个散热通道110a。应当认识到，本实施例中的多个第一沟槽110沿着预定方向平行排布，这仅为示例性说明；在其他示例中，多个第一沟槽110例如还可以沿着至少两个方向排布，例如，部分第一沟槽110沿着第一方向排布，另一部分第一沟槽110沿着第二方向排布，第一方向和第二方向相交，并且沿着第一方向排布的第一沟槽还可以和沿着第二方向排布的第一沟槽相交。
进一步的，所述第一沟槽110例如呈条状结构。在可选的方案中，还可使相邻的第一沟槽110的首尾相连，以使多个第一沟槽110呈S型布置。或者，其他方案中，所述第一沟槽110例如呈螺旋结构布置。
继续参考图2所示，本实施例中的第一沟槽110其可以具有垂直侧壁，或者也可以具有倾斜侧壁。其中，第一沟槽110的顶部宽度值和底部宽度值可均取自于1μm-10μm，以及第一沟槽110的深度例如为5μm-20μm。此外，相邻第一沟槽110之间的间隔尺寸例如可小于等于30μm，甚至可小于等于20μm。
在步骤S200中，具体参考图3所示，形成缓冲层200，所述缓冲层200覆盖所述第一衬底100的顶表面和所述第一沟槽110的底部和侧壁。具体而言，该缓冲层200随形地覆盖第一沟槽110的底部和侧壁，从而可由缓冲层200在该第一沟槽110内进一步限定出内沟槽。
具体示例中，所述缓冲层200的材料例如可包括氮化铝(AlN)或者氮化硼(BN)等，利用高强度的氮化铝或氮化硼，从而在后续去除第一衬底100后，可使该缓冲层200仍能够维持其覆盖第一沟槽110时的结构。以及，具体可采用MOCVD(Metal-organic ChemicalVapor Deposition，金属有机化合物化学气相沉积)外延生长该缓冲层110。需要说明的是，由于铝原子和硼原子具有较高的活泼性能，因此在MOCVD外延生长的过程中容易成核，易于实现膜层的生长。
尤其是，第一衬底100内的第一沟槽110是采用刻蚀工艺形成，使得第一沟槽110的侧壁相对于第一衬底100的顶表面更加粗糙，此时较强活泼性能的铝原子仍能够在第一沟槽110的侧壁上成核生长，实现了所形成的缓冲层200可随形覆盖第一衬底100的顶表面、第一沟槽110的侧壁和底部。其中，由于第一衬底100的顶表面更加平整光滑，使得在第一衬底100顶表面上外延生长的缓冲层200可呈现为单晶形态而具备较高的晶格品质；以及，第一沟槽110的侧壁相对粗糙，使得第一沟槽侧壁上生长的缓冲层200容易呈现为非晶形态，而利用这一非晶形态的缓冲层200，即可以避免后续生长的外延层300在该第一沟槽110侧壁上外延生长，有利于保持散热通道110a的形成。
进一步的，所述缓冲层200在第一衬底100的顶表面上可具备较大的厚度。具体来说，所述缓冲层200在第一衬底100顶表面上的厚度大于所述缓冲层200在第一沟槽110侧壁上的厚度，例如，缓冲层200在第一沟槽110侧壁上的厚度为缓冲层200在第一衬底100顶表面上的厚度的1/4-1/2。举例而言，所述缓冲层200在第一衬底100的顶表面上的厚度例如为150nm-500nm，所述缓冲层200在第一沟槽100侧壁上的厚度为50nm-200nm。
在步骤S300中，具体参考图4所示，生长外延层300在所述缓冲层200上，并使所述外延层300封盖所述第一沟槽110的顶部开口以形成散热通道110a。
其中，所形成的外延层300例如为用于制备器件的器件层，后续工艺中，可利用该外延层300制备功率器件。或者，所述外延层300还可用作器件层的底部缓冲层，在后续工艺中仍可在该外延层300上进一步外延生长器件层，以进行器件加工。
具体示例中，所述外延层300中可包括基于氮化镓的同质或异质结构，例如氮化镓上的铝镓氮(AlGaN)、氮化铝(AlN)、铟镓氮(InGaN)和/或掺杂型氮化镓(GaN)等，即，所述同质或异质结构例如包括铝镓氮/氮化镓的叠层结构、氮化铝/氮化镓的叠层结构、铟镓氮/氮化镓的叠层结构和/或掺杂型氮化镓/氮化镓的叠层结构等。此时，可利用该外延层300制备氮化镓器件，所述氮化镓器件例如包括GaN HEMT器件，即，高电子迁移率晶体管(HighElectron Mobility Transistor，HEMT)。需要说明说明的是，本实施例中的外延层300不是在金刚石衬底上外延生长形成的，规避了在金刚石衬底上异质外延生长的外延层其晶格不佳的问题，并且本实施例中的外延层300是在缓冲层200的表面上生长形成，有利于保障所形成的外延层300的晶格质量，相应的可以提高后续形成的器件的性能。
进一步的，可采用MOCVD工艺外延生长所述外延层300。如上所述，在生长所述外延层300(例如，氮化镓层)时，由于缓冲层200中覆盖在第一衬底100顶表面的平面部分具有规则的晶格形态，使得外延材料容易在缓冲层200的平面部分上成核生长，而缓冲层200中覆盖第一沟槽侧壁的侧壁部分呈非晶形态，外延材料难以在缓冲层200的侧壁部分成核生长。如此一来，在外延生长所述外延层300时，即可使得外延材料优先在缓冲层200的平面部分上成核生长，并利用外延材料在生长过程中的逐步外扩，而使得外延材料向两侧扩散，直至第一沟槽110两侧的外延材料合拢连接而遮盖所述第一沟槽110的顶部开口，形成了该外延层300，并可由外延层300封盖第一沟槽110的顶部开口而形成散热通道110a。
在步骤S400中，具体参考图5-图6所示，去除所述第一衬底100，以暴露出所述缓冲层200背离所述外延层300的表面。
具体示例中，参考图5所示，在去除第一衬底100之前，还包括在外延层300的表面上形成第二衬底400，从而在去除第一衬底100之后，可利用该第二衬底400支撑外延层300和缓冲层200。其中，第二衬底400例如可采用硅衬底、碳化硅衬底或者蓝宝石衬底等，以及可通过粘合剂，将第二衬底400粘合至外延层300的表面上。
接着参考图6所示，粘合第二衬底400之后，即可翻转该衬底结构，并去除第一衬底100。其中，可采用刻蚀工艺去除所述第一衬底100，所述刻蚀工艺例如可包括湿法刻蚀工艺。可选的方案中，还可结合平坦化工艺去除第一衬底100，例如：优先执行平坦化工艺(例如，化学机械研磨工艺)以暴露出缓冲层200(具体是暴露出缓冲层200覆盖第一沟槽110底部的部分)，接着利用刻蚀工艺去除内嵌在缓冲层200内的衬底材料。
此时，即可暴露出所述缓冲层200，并且该缓冲层200具有弯折状结构，具有弯折状结构的缓冲层200其靠近外延层300的一侧即与外延层300共同围绕出散热通道110a，以及缓冲层200其背离外延层300的一侧因为衬底材料被去除而释放出多个第二沟槽210。
在步骤S500中，具体参考图7所示，沉积金刚石材料在所述缓冲层200上，以形成金刚石衬底500。其中，例如可采用MPCVD工艺沉积金刚石材料，并使金刚石材料进一步填充所述第二沟槽210。
需要说明的是，本实施例中的缓冲层200具有弯折结构，有利于实现金刚石材料的快速生长。并且，缓冲层200对应于第二沟槽210侧壁的侧壁部分即为其覆盖第一衬底100的第一沟槽110的侧壁部分，因此缓冲层200对应于第二沟槽210侧壁的侧壁部分即复制有第一沟槽侧壁上的粗糙度(例如，刻蚀坑等)，因此，所述缓冲层200对应于第二沟槽210侧壁的侧壁部分具备较大的表面粗糙度，进而可提高金刚石材料在第二沟槽210内的填充效果。
接着参考图8所示，在形成金刚石衬底500之后，即可翻转衬底结构，并去除外延层300上的第二衬底400，并可进一步在暴露出的外延层300上进行器件制备工艺。
本实施例中，优先在第一衬底100上外延生长高品质的外延层300，之后再去除第一衬底100，并可通过沉积工艺沉积金刚石衬底500以替代第一衬底100，如此，即可在使用金刚石衬底500作为器件基底的基础上，还同时兼顾了外延层300的质量。并且，本实施例中，外延层300优先形成，那么在制备金刚石衬底500时并不要求金刚石衬底500必须为单晶衬底，多晶金刚石材料也能满足要求，因此可以有效降低金刚石衬底500的制备难度和成本。
基于如上所述的制备方法，相应的可以形成具有散热通道110a的金刚石衬底，有效提高了金刚石衬底的散热效果，适用该金刚石衬底的金刚石基外延结构也相应的具备较高的散热性能。
具体结合图8和图9所示，利用如上所述的制备方法所形成的金刚石基外延结构包括金刚石衬底500、缓冲层200和外延层300。其中，金刚石衬底500内形成有多个散热通道110a，所述散热通道110a从金刚石衬底500的顶表面向内延伸至预定深度。以及，所述缓冲层200形成在所述金刚石衬底500的顶表面上，并覆盖所述散热通道110a内的衬底表面。所述外延层300位于所述缓冲层200的上方并封盖散热通道110a的顶部开口。
具体应用中，如上所述的具有高热导率的金刚石衬底500及其外延结构可作为半导体器件的衬底和外延结构，半导体器件可以是高频、大功率氮化镓(GaN)器件的衬底，有利于降低氮化镓(GaN)大功率器件的自加热效应，并有望解决随总功率增加、频率提高出现的功率密度迅速下降的问题。
在制备半导体器件(例如，GaN HEMT)的过程中，可优先利用如上所述的方法形成金刚石衬底500，并在去除第二衬底400之后，在暴露出的外延层300上进行器件加工。其中，所述外延层300可直接用作待加工器件的器件层，从而被进一步加工以形成相应的器件，例如外延层包括氮化镓层和铝镓氮层，通过进一步工艺制备源极、栅极和漏极以形成GaNHEMT。或者，还可利用所述外延层300作为器件层底部的缓冲材料，并继续在高品质的外延层300上外延生长器件层。
虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。此外还应该认识到，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
Claims (12)
1.一种金刚石基外延结构的制备方法，其特征在于，包括：
提供第一衬底，并在所述第一衬底中形成至少一个第一沟槽；
形成缓冲层，所述缓冲层覆盖所述第一衬底的顶表面和所述第一沟槽的底部和侧壁；
生长外延层在所述缓冲层上，并使所述外延层封盖所述第一沟槽的顶部开口以形成散热通道；
去除所述第一衬底，以暴露出所述缓冲层背离所述外延层的表面；以及，
沉积金刚石材料在所述缓冲层上，以形成金刚石衬底。
2.如权利要求1所述的金刚石基外延结构的制备方法，其特征在于，所述第一衬底中形成有多个第一沟槽；
其中，多个第一沟槽沿着预定方向依次排布；或者，多个第一沟槽中，部分第一沟槽沿着第一方向排布，另一部分第一沟槽沿着第二方向排布，第一方向和第二方向相交。
3.如权利要求1所述的金刚石基外延结构的制备方法，其特征在于，所述第一沟槽的宽度为1μm-10μm，所述第一沟槽的深度例如为5μm-20μm。
4.如权利要求1所述的金刚石基外延结构的制备方法，其特征在于，所述第一沟槽的制备方法包括：采用刻蚀工艺刻蚀所述第一衬底，以形成所述第一沟槽，并且所述第一沟槽的侧壁的粗糙度大于所述第一衬底的顶表面的粗糙度。
5.如权利要求1所述的金刚石基外延结构的制备方法，其特征在于，所述缓冲层的材料包括氮化铝或者氮化硼。
6.如权利要求1所述的金刚石基外延结构的制备方法，其特征在于，所述外延层包括基于氮化镓的同质或异质结构，所述同质或异质结构包括铝镓氮/氮化镓的叠层结构、氮化铝/氮化镓的叠层结构、铟镓氮/氮化镓的叠层结构和/或掺杂型氮化镓/氮化镓的叠层结构。
7.如权利要求1所述的金刚石基外延结构的制备方法，其特征在于，所述第一衬底为硅衬底、碳化硅衬底或者蓝宝石衬底。
8.如权利要求1所述的金刚石基外延结构的制备方法，其特征在于，在去除所述第一衬底之前，还包括在所述外延层的表面上形成第二衬底，以在去除所述第一衬底后支撑所述外延层和所述缓冲层。
9.如权利要求1所述的金刚石基外延结构的制备方法，其特征在于，去除所述第一衬底之后，所述缓冲层背离所述外延层的一侧释放出多个第二沟槽，所述金刚石衬底填充所述第二沟槽。
10.一种金刚石基外延结构，其特征在于，包括金刚石衬底、缓冲层和外延层，所述金刚石衬底内形成有至少一个散热通道，所述散热通道从所述金刚石衬底的顶表面向内延伸至预定深度；所述缓冲层形成在所述金刚石衬底的顶表面上，并覆盖所述散热通道内的衬底表面，所述外延层位于所述缓冲层上方并封盖所述散热通道。
11.一种半导体器件的制备方法，其特征在于，包括如权利要求1-9任一项所述的金刚石衬底的制备方法，之后将在所述外延层上制备半导体器件。
12.如权利要求11所述的半导体器件的制备方法，其特征在于，所述半导体器件包括氮化镓高电子迁移率晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211145264.7A CN115424928B (zh) | 2022-09-20 | 2022-09-20 | 金刚石基外延结构及其制备方法、半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211145264.7A CN115424928B (zh) | 2022-09-20 | 2022-09-20 | 金刚石基外延结构及其制备方法、半导体器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115424928A true CN115424928A (zh) | 2022-12-02 |
| CN115424928B CN115424928B (zh) | 2023-12-29 |
Family
ID=84205153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211145264.7A Active CN115424928B (zh) | 2022-09-20 | 2022-09-20 | 金刚石基外延结构及其制备方法、半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115424928B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111785610A (zh) * | 2020-05-26 | 2020-10-16 | 西安电子科技大学 | 一种散热增强的金刚石基氮化镓材料结构及其制备方法 |
| CN112614880A (zh) * | 2020-11-30 | 2021-04-06 | 西安电子科技大学 | 一种金刚石复合衬底氮化镓器件的制备方法及其器件 |
| CN114365262A (zh) * | 2019-06-21 | 2022-04-15 | 三菱电机株式会社 | 复合基板的制造方法及复合基板 |
| KR20220085685A (ko) * | 2020-12-14 | 2022-06-22 | 한국전자통신연구원 | 방열기판, 방열기판의 제조방법, 및 이를 포함하는 반도체 집적 장치 |
-
2022
- 2022-09-20 CN CN202211145264.7A patent/CN115424928B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114365262A (zh) * | 2019-06-21 | 2022-04-15 | 三菱电机株式会社 | 复合基板的制造方法及复合基板 |
| CN111785610A (zh) * | 2020-05-26 | 2020-10-16 | 西安电子科技大学 | 一种散热增强的金刚石基氮化镓材料结构及其制备方法 |
| CN112614880A (zh) * | 2020-11-30 | 2021-04-06 | 西安电子科技大学 | 一种金刚石复合衬底氮化镓器件的制备方法及其器件 |
| KR20220085685A (ko) * | 2020-12-14 | 2022-06-22 | 한국전자통신연구원 | 방열기판, 방열기판의 제조방법, 및 이를 포함하는 반도체 집적 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115424928B (zh) | 2023-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP4141951A1 (en) | Nitride epitaxial wafer, manufacturing method therefor, and semiconductor component | |
| US6621148B2 (en) | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby | |
| US20090078943A1 (en) | Nitride semiconductor device and manufacturing method thereof | |
| US20020069816A1 (en) | Methods of fabricating gallium nitride layers on textured silicon substrates, and gallium nitride semiconductor structures fabricated thereby | |
| JP2007519262A5 (zh) | ||
| JP2010283398A (ja) | 窒化ガリウム半導体構造体の製造方法、半導体構造体の製造方法および半導体構造体 | |
| CN113394282B (zh) | 基于预通孔刻蚀的GaN基HEMT器件的制备方法 | |
| TW201709279A (zh) | 有高溫穩定基板介面材料的異質磊晶結構 | |
| US20230327009A1 (en) | Semiconductor layer structure | |
| CN114551593A (zh) | 一种外延片、外延片生长方法及高电子迁移率晶体管 | |
| GB2497664A (en) | Substrates for preparing polycrystalline diamond | |
| TW202220102A (zh) | 半導體結構及其製作方法 | |
| GB2510248A (en) | High thermal conductivity heat dissipating synthetic diamond wafers for gallium nitride based semiconductor devices | |
| CN117080183B (zh) | 一种金刚石-单晶AlN-GaN/AlGaN复合晶圆及其制备方法和应用 | |
| CN115424928B (zh) | 金刚石基外延结构及其制备方法、半导体器件的制备方法 | |
| KR20230056686A (ko) | 다이아몬드 방열판을 갖는 헤테로에피택셜 구조 | |
| CN110164766B (zh) | 一种基于金刚石衬底的氮化镓器件及其制备方法 | |
| RU2368031C1 (ru) | Способ изготовления полупроводникового прибора | |
| CN111952175B (zh) | 晶体管的凹槽制作方法及晶体管 | |
| WO2021226839A1 (zh) | Ⅲ族氮化物结构及其制作方法 | |
| CN115440573A (zh) | 单晶SiC/Si晶圆基底、异质结构及其制备方法 | |
| KR100454907B1 (ko) | 질화물 반도체 기판 및 그의 제조 방법 | |
| CN111312800A (zh) | 具有外延层的半导体结构及其制作方法 | |
| TWI451480B (zh) | 三族氮化物半導體之製造方法 | |
| CN112154544B (zh) | 一种柔性微波功率晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Diamond based epitaxial structure and its preparation method, preparation method of semiconductor devices Granted publication date: 20231229 Pledgee: Agricultural Bank of China Limited Shanghai pilot Free Trade Zone New Area Branch Pledgor: Shanghai Xinwei Semiconductor Co.,Ltd. Registration number: Y2024980028897 |