JP2010283398A - 窒化ガリウム半導体構造体の製造方法、半導体構造体の製造方法および半導体構造体 - Google Patents

窒化ガリウム半導体構造体の製造方法、半導体構造体の製造方法および半導体構造体 Download PDF

Info

Publication number
JP2010283398A
JP2010283398A JP2010213073A JP2010213073A JP2010283398A JP 2010283398 A JP2010283398 A JP 2010283398A JP 2010213073 A JP2010213073 A JP 2010213073A JP 2010213073 A JP2010213073 A JP 2010213073A JP 2010283398 A JP2010283398 A JP 2010283398A
Authority
JP
Japan
Prior art keywords
gallium nitride
layer
substrate
semiconductor material
pyramid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010213073A
Other languages
English (en)
Other versions
JP5323792B2 (ja
Inventor
Robert F Davis
ロバート・エフ・デービス
Kevin J Linthicum
ケビン・ジェイ・リンシカム
Thomas Gehrke
トーマス・ガーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Carolina State University
University of California
Original Assignee
North Carolina State University
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Carolina State University, University of California filed Critical North Carolina State University
Publication of JP2010283398A publication Critical patent/JP2010283398A/ja
Application granted granted Critical
Publication of JP5323792B2 publication Critical patent/JP5323792B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】層をマスクする必要がない、および／または、窒化ガリウムの成長プロセスを中断する必要がない窒化ガリウム半導体構造体の製造方法を提供する。
【解決手段】非窒化ガリウム柱１００ａを含み、それらの間に溝１００ｂを規定する基板１００であって、その非窒化ガリウム柱１００ａは非窒化ガリウム側壁１００ｃおよび非窒化ガリウム頂部１００ｄを含み、溝１００ｂは非窒化ガリウム底１００ｅを含むものを用いる。この基板１００上に第１の温度で窒化ガリウムを成長させる。次に、第１の温度より高い第２の温度で基板１００上に窒化ガリウムの成長を続ける。
【選択図】図１

Description

この発明は、マイクロエレクトロニックデバイスおよび製造方法に関し、特に、窒化ガリウム半導体デバイスおよびそのための製造方法に関する。
窒化ガリウムは、トランジスタ、フィールドエミッタおよびオプトエレクトロニックデバイスを含むがそれらに限定されないマイクロエレクトロニックデバイスのために広く研究されている。ここで用いられるように、窒化ガリウムは、窒化アルミニウムガリウム、窒化インジウムガリウムおよび窒化アルミニウムインジウムガリウムのような窒化ガリウムの合金も含むことが理解されるであろう。
窒化ガリウム系マイクロエレクトロニックデバイスの製造における主要な問題は、低欠陥密度を有する窒化ガリウム半導体層の製造である。欠陥密度に寄与する一つのものは、窒化ガリウム層が成長される基板であることが知られている。したがって、窒化ガリウム層はサファイア基板上に成長されてきたが、それら自身が炭化ケイ素基板上に形成された窒化アルミニウムバッファ層上に窒化ガリウム層を成長させることにより欠陥密度を減少させることが知られている。これらの進歩にかかわらず、欠陥密度を引き続き減少させることが望ましい。
また、窒化ガリウムからなる層上にこの窒化ガリウムからなる下層を露出させる少なくとも一つの開口を含むマスクを形成し、この少なくとも一つの開口を通しておよびマスク上に窒化ガリウムからなる下層を横方向成長させることにより低欠陥密度の窒化ガリウム層を製造することも知られている。この技術はしばしば、「エピタキシャル横方向成長」（ＥＬＯ）と呼ばれる。窒化ガリウムからなる層は、窒化ガリウムがマスク上で会合してマスク上に単一の層を形成するまで横方向成長させることができる。比較的低欠陥密度の窒化ガリウムの連続層を形成するために、横方向成長された窒化ガリウム層上に、下層のマスクの開口からずれた少なくとも一つの開口を含む第２のマスクを形成することができる。次に再びＥＬＯが第２のマスクの開口を通して行われ、それによって第２の低欠陥密度の連続した窒化ガリウム層が成長される。その後、マイクロエレクトロニックデバイスがこの第２の成長層に形成される。窒化ガリウムのＥＬＯは、例えば、Appl.Phys.Lett.Vol.71,No.18,November 3,1997,pp.2638-2640の Namらによる有機金属気相エピタキシーによる低欠陥密度ＧａＮ層の横方向エピタキシーという題名の刊行物およびAppl.Phys.Lett.Vol.71,No.17,October 27,1997,pp.2472-2474の Zhelevaらによる選択成長ＧａＮ構造体における横方向エピタキシーによる転位密度の低減という題名の刊行物に記述されており、それらの開示が参考のためにここに挙げられる。
窒化ガリウムからなる下層に少なくとも一つの溝または柱を形成してそこに少なくとも一つの側壁を規定することにより低欠陥密度の窒化ガリウムからなる層を製造することも知られている。その後、この少なくとも一つの側壁から窒化ガリウムからなる層が横方向成長される。横方向成長は、好適には、横方向成長した層が溝と会合するまで行われる。横方向成長はまた、好適には、側壁から成長される窒化ガリウム層が柱の頂上の上に横方向成長するまで続ける。横方向成長を促進させ、窒化ガリウムの核生成および縦方向の成長を起こさせるために、柱の頂上および／または溝の底をマスクすることができる。溝および／または柱の側壁からの横方向成長は「ペンディオエピタキシー（pendeoepitaxy)」と呼ばれ、例えば、Journal of Electronic Materials,Vol.28,No.4,February 1999,pp.L5-L8の Zhelevaらによるペンディオエピタキシー：窒化ガリウム膜の横方向成長の新しいアプローチという題名の刊行物およびApplied Physics Letters,Vol.75,No.2,July 1999,pp.196-198の Linthicumらによる窒化ガリウム薄膜のペンディオエピタキシーという題名の刊行物に記述されており、それらの開示が参考のためにここに挙げられる。
Appl.Phys.Lett.Vol.71,No.18,November 3,1997,pp.2638-2640 Appl.Phys.Lett.Vol.71,No.17,October 27,1997,pp.2472-2474 Journal of Electronic Materials,Vol.28,No.4,February 1999,pp.L5-L8 Applied Physics Letters,Vol.75,No.2,July 1999,pp.196-198 Journal of Electronic Materials,Vol.27,No.4,1998,pp.233-237
不幸にも、ＥＬＯおよびペンディオエピタキシーとも、ＥＬＯおよび／またはペンディオエピタキシー中に、下層の窒化ガリウム層を部分的にマスクするために一つまたはそれより多くのマスクを用いる。これらのマスクは製造プロセスを複雑化する。さらに、窒化ガリウムの多段の成長ステップはそれらの間のマスク形成を必要とする。これらの多段の成長ステップは製造プロセスも複雑化する。それは、これらのマスクを形成するために、構造体を窒化ガリウムの成長チェンバーから取り出す必要があるからである。したがって、ＥＬＯおよびペンディオエピタキシーにおける最近の進歩にもかかわらず、層をマスクする必要がない、および／または、窒化ガリウムの成長プロセスを中断する必要がない窒化ガリウム半導体層の製造方法の必要性が依然としてある。
本発明は、それらの間に溝を規定する非窒化ガリウム柱を含む基板であって、その非窒化ガリウム柱は非窒化ガリウム側壁および非窒化ガリウム頂部を含み、溝は非ガリウム底を含むものを提供する。これらの基板はここでは「組織（textured）」基板と呼ぶこともある。次に、非窒化ガリウム頂部の上を含む非窒化ガリウム柱の上に窒化ガリウムが成長される。好適には、非窒化ガリウム頂部の上に窒化ガリウムピラミッドが成長され、次にこの窒化ガリウムピラミッド上に窒化ガリウムが成長される。この窒化ガリウムピラミッドは、好適には第１の温度で成長され、窒化ガリウムは、好適には第１の温度より高い第２の温度で成長される。第１の温度は好適には約１０００℃またはそれより低く、第２の温度は好適には約１１００℃またはそれより高い。しかしながら、温度以外は、両成長ステップには好適には同一のプロセス条件が使用される。ピラミッド上に成長された窒化ガリウムは、好適には、会合して連続した窒化ガリウム層を形成する。
したがって、窒化ガリウムの成長プロセス中にマスクを形成する必要なく、組織基板上に窒化ガリウムを成長させることができる。さらに、温度の変更以外は同一のプロセス条件を用いて窒化ガリウムの成長を行うことができる。したがって、中断のない窒化ガリウムの成長を行うことができる。このため、低欠陥密度、例えば約１０5 ｃｍ-2より低い欠陥密度を有する窒化ガリウム層の成長に簡易なプロセス条件を用いることができる。
非窒化ガリウム頂部の上への窒化ガリウムピラミッドの成長中に、非窒化ガリウム底の上にも同時に窒化ガリウムピラミッドを成長させてもよい。さらに、コンフォーマル（conformal)な窒化ガリウム層を、非窒化ガリウム頂部の上および非窒化ガリウム底の上の窒化ガリウムピラミッドの間の側壁上に同時に形成してもよい。ピラミッド上に窒化ガリウムを成長させるときに、同時に溝を窒化ガリウムで埋め込んでもよい。窒化ガリウムピラミッドを成長させる前に、非窒化ガリウム側壁、非窒化ガリウム頂部および非窒化ガリウム底の上を含む基板上にコンフォーマルなバッファ層を形成してもよい。例えば、窒化アルミニウムからなるコンフォーマル層を用いてもよい。
したがって、この発明によれば、それらの間に溝を規定する複数の非窒化ガリウム柱を含む組織基板であって、それらの非窒化ガリウム柱は非窒化ガリウム側壁および非窒化ガリウム頂部を含み、溝は非窒化ガリウム底を含むものを用意することによって、窒化ガリウム半導体構造体を製造することができる。この基板は、好適には、非窒化ガリウム底の上および非窒化ガリウム頂部の上のマスク材料がないものである。次に、第１の温度で窒化ガリウムが成長され、それから第１の温度より高い第２の温度で窒化ガリウムの成長を続ける。第２の温度での成長は、好適には、窒化ガリウムが基板上に連続した窒化ガリウム層を形成するまで続ける。
この発明による窒化ガリウム半導体構造体は、好適には、それらの間に溝を規定する複数の非窒化ガリウム柱を含み、これらの非窒化ガリウム柱は非窒化ガリウム側壁および非窒化ガリウム頂部を含み、溝は非窒化ガリウム底を含む組織基板からなる。非窒化ガリウム頂部の上を含む非窒化ガリウム柱の上に窒化ガリウム層が設けられる。この窒化ガリウム半導体構造体は、好適には、非窒化ガリウム頂部の上および非窒化ガリウム底の上のマスク層がないものである。窒化ガリウム層は、好適には、非窒化ガリウム頂部の上の窒化ガリウムピラミッドを有する。窒化ガリウム層は窒化ガリウムピラミッド上に窒化ガリウム領域を含んでもよい。非窒化ガリウム底の上の第２の窒化ガリウムピラミッドを設けてもよい。窒化ガリウムピラミッドと第２の窒化ガリウムピラミッドとの間の側壁の上にコンフォーマルな窒化ガリウム層を設けてもよい。窒化ガリウム領域は、好適には連続した窒化ガリウム層を形成し、この窒化ガリウム層は、好適には溝も埋める。基板上にコンフォーマルなバッファ層を設け、基板と反対側のコンフォーマルなバッファ層上に窒化ガリウム層があるようにしてもよい。
この発明は、最も好適には、窒化ガリウムのエピタキシャル成長中にマスキングまたは中断を含む必要のない窒化ガリウム半導体構造体の製造方法を提供するのに用いることができる。したがって、窒化ガリウム半導体構造体を製造するための簡易なプロセスを提供することができ、それによって、巣立ちしたばかりの窒化ガリウム半導体産業の必要を満たすことができる。しかしながら、本発明は、第１の材料からなる組織基板を用意し、その第１の材料からなる頂部の上を含む柱の上に第２の半導体材料が成長される非窒化ガリウム半導体構造体を製造するのに用いてもよいことも理解されるであろう。また、第１の材料からなる組織基板および第１の材料からなる柱の上の第２の半導体材料からなる層を含む半導体構造体を提供することもできる。
この発明による、中間製造工程の間の窒化ガリウム半導体構造体の断面図である。 この発明による、中間製造工程の間の窒化ガリウム半導体構造体の断面図である。 この発明による、中間製造工程の間の窒化ガリウム半導体構造体の断面図である。 この発明による、中間製造工程の間の窒化ガリウム半導体構造体の断面図である。 この発明による、中間製造工程の間の窒化ガリウム半導体構造体の断面図である。 この発明による、中間製造工程の間の窒化ガリウム半導体構造体の断面図である。
以下、この発明の好適な実施形態について添付図面を参照しながらより完全に説明する。この発明は、しかしながら、多くの異なる形態で実施することができ、以下に述べる実施形態に限定されると解釈されてはならない。むしろ、これらの実施形態は、この開示が完全かつ完璧で、当業者にこの発明の範囲を十分に伝えるように、提供されるものである。図においては、明確さのために、層および領域の厚さを誇張してある。全体を通して同様な符号は同様の要素を指す。層、領域または基板のような要素が他の要素の「上」にあると言うときは、それは他の要素の上に直接形成することもできるし、あるいは、介在する要素が存在してもよいことが理解されるであろう。さらに、ここに説明し、図示する各実施形態はその相補的な導電型の実施形態も同様に含むものである。
図１〜図６を参照して、本発明の実施形態による窒化ガリウム半導体構造体の製造方法を説明する。図１に示すように、それらの間に溝１００ｂを規定する複数の非窒化ガリウム柱１００ａを含む、「組織基板」とも呼ばれる基板１００を用意する。非窒化ガリウム柱１００ａは、非窒化ガリウム側壁１００ｃおよび非窒化ガリウム頂部１００ｄを含む。溝１００ｂは非窒化ガリウム底１００ｅも含む。
当業者により、基板１００は、単結晶基板あるいは一つまたはそれより多くの単結晶層をその上に含む基板であってそれから柱１００ａおよび溝１００ｂが規定されるものであってもよいことが理解されるであろう。単結晶基板および単結晶層の例は、これらに限定されるものではないが、単結晶ケイ素、炭化ケイ素および／またはサファイアを含む。選択エッチングおよび／または選択エピタキシャル成長を用いて柱１００ａおよび溝１００ｂを規定することができることも理解されるであろう。エッチングは、好適にはマスクを用いて、標準的なドライまたはウエットエッチング技術を用いて行うことができ、マスクはその後除去される。溝および柱を含む基板の製造は、当業者に周知であり、ここで詳細を説明する必要がない。
以下に示されるように、基板１００を組織化することにより、その後の窒化ガリウムの種の形成中に欠陥形成に寄与する基板表面の面積が減少し、好適には最小化される。組織化はまた、冷却中の応力の開放を行うことによって、最終的な窒化ガリウム半導体層におけるクラック形成を減少させることもできる。応力は、基板材料とその後に形成される窒化ガリウムとの間の熱膨張係数の不整合により生じる。
以下に説明されるように、溝１００ｂは、好適には、溝の底１００ｅからの低品質の窒化ガリウムの望ましくない成長が、高品質の窒化ガリウムの成長と干渉しないように、十分に深くする。さらに、好適には、柱１００ａは、好適には十分に狭い、例えば幅が１ミクロン以下のストライプ形状に成長され、非窒化ガリウム頂部１００ｄ上に小さな窒化ガリウム種ピラミッドを形成することができるようにする。以下に説明するように、非窒化ガリウム頂部１００ｄの上に形成する初期窒化ガリウム種ピラミッドは欠陥を有し、そのため窒化ガリウム種ピラミッドのサイズを減少させると初期の欠陥のある窒化ガリウム種材料の総量を減少させることができる。基板、任意のコンフォーマルバッファ層および成長された窒化ガリウムの間の熱膨張係数の差によるピラミッド上の合計の機械的応力を減少させることができるとともに、以下に説明されるようにピラミッド成長を完了し、ペンディオエピタキシャル成長を開始する時間を減少させることができる。
柱１００ａがストライプ形状であるとき、これらのストライプは、好適には、サファイアまたは炭化ケイ素基板１００の１−１００方向およびケイ素基板１００の１１０方向に延在し、それによってその後に成長される窒化ガリウム層の１１−２０面が露出するようにする。一般に、ストライプは、サファイアおよび炭化ケイ素基板の１１−２０面を露出させなければならない。例えば、もし、より普通であるＣ面サファイアと反対のＡ面サファイアが使用されれば、ウエーハ面は０００１方位である。１１−２０面を露出させるためには、その面または０００１方位に平行にエッチングが行われる。しかしながら、側壁１００ｃは、基板１００と直交しなくてもよく、むしろそれに斜めであってもよいことが理解されるであろう。最後に、図１においては側壁１００ｃは断面で示されているが、柱１００ａおよび溝１００ｂは、真っ直ぐなＶ型または他の形状の延在した領域を規定してもよいことが理解されるであろう。間隔があいた柱１００ａは、「メサ（mesa）」、「ペデスタル（pedestals)」または「カラム（column）」と呼ばれることもある。溝１００ｂは「井戸」と呼ばれることもある。
図２を参照すると、次に、任意のコンフォーマルなバッファ層１０２を、非窒化ガリウム側壁１００ｃ、非窒化ガリウム頂部１００ｄおよび非窒化ガリウム底１００ｅを含む基板１００上に形成してもよい。非窒化ガリウム柱１００ａがケイ素からなるとき、バッファ層は炭化ケイ素および／または窒化アルミニウムからなるものとすることができる。非窒化ガリウム柱１００ａが炭化ケイ素からなるとき、バッファ層１０２は高温窒化アルミニウムからなるものとすることができる。最後に、非窒化ガリウム柱１００ａがサファイアからなるとき、コンフォーマルなバッファ層１０２は低温窒化ガリウムおよび／または窒化アルミニウムからなるものとすることができる。これらおよび他の非窒化ガリウム柱１００ａとともに他のバッファ層を用いることもできる。基板上へのバッファ層の製造は、当業者に周知であり、ここで詳細に説明する必要はない。
図３を参照すると、非窒化ガリウム頂部１００ｄの上を含む非窒化ガリウム柱１００ａの上に窒化ガリウムが成長される。すなわち、窒化ガリウム層１１０が形成される。ここで、この窒化ガリウム層は、非窒化ガリウム頂部１００ｄの上の窒化ガリウムピラミッド１１０ａを含む。これらのピラミッド１１０ａは、「種形（seed forms）」とも呼ばれる。種形は、ピラミッド形状である必要はなく、鋭い頂を有するものであってもよいことが理解されるであろう。図３にも示されるように、第２の窒化ガリウムピラミッド１１０ｂは、非窒化ガリウム底１００ｅの上にも同時に形成することができる。最後に、窒化ガリウムからなるコンフォーマルな領域１１０ｃも、非窒化ガリウム柱１００ａの側壁１００ｃの上に同時に形成することができる。窒化ガリウム層１１０の成長は、好適には、例えば１３−３９μｍｏｌ／ｍｉｎのトリエチルガリウム（ＴＥＧ）および１５００ｓｃｃｍのＮＨ3 を３０００ｓｃｃｍのＨ2 希釈ガスと組み合わせて、低温、好適には約１０００℃あるいはそれより低い温度の有機金属気相エピタキシー（ＭＯＶＰＥ）を用いて行われる。窒化ガリウムのＭＯＣＶＤ成長の付加的な詳細は、上で引用したNam ら、Zheleva ら、Zheleva らおよびLinthiumらの刊行物に見い出すことができる。他の成長技術を用いてもよい。
次に、窒化ガリウム層１１０の成長の詳細について説明する。特に、図３に示すように、本発明は、好適には、窒化ガリウム柱１１０ａの頂部１１０ｄの上にピラミッド形状の窒化ガリウム種形１１０ａを形成する。窒化ガリウムの選択領域成長に関して行われた初期の研究は、窒化ガリウムピラミッドがマスクの窓を通して成長されると、窒化ガリウム材料からなる二つの領域が発生することを示している。一つの領域は、ピラミッドの頂点に収束する比較的高い欠陥密度の窒化ガリウム領域である。他の領域は、ほぼ無欠陥でピラミッドを包む。例えば、Journal of Electronic Materials,Vol.27,No.4,1998,pp.233-237 のNam らによる有機金属気相エピタキシーによるＳｉＯ2 領域上のＧａＮ膜の横方向エピタキシャル成長という題名の刊行物を参照のこと。その開示が参考のためにここに挙げられる。
この発明によれば、非窒化ガリウム柱１００ａの頂部１００ｄの上のピラミッド１１０ａは、これらの同一の二つの領域を形成することができる。以下に説明されるように、一旦ほぼ無欠陥の領域が形成されると、成長パラメータを変化させて、比較的欠陥のないピラミッド領域からの窒化ガリウムの横方向成長を促進し、ほぼ無欠陥の窒化ガリウムエピ層を得ることができる。
特に、上述したように、ピラミッドは、好適には、有機金属気相エピタキシーを用いて、比較的低い温度、好適には約１０００℃またはそれより低い温度で形成される。これらのピラミッドは、約２μｍの幅および１μｍ幅の柱の上の約２μｍの高さを持つように成長させることができる。この場合、約１μｍの幅および約１μｍの高さを有するピラミッド１１０ａの内側部分１１０ａ´は約１０8 ｃｍ-2またはそれより高い高欠陥密度を有し、一方、ピラミッド１１０ａの外側部分１１０ａ´´は比較的欠陥が低い、例えば約１０5 ｃｍ-2またはそれより低い欠陥密度を有する。柱１００ａの側壁１００ｃの上のコンフォーマルな層１１０ｃも高欠陥密度を有し、底１００ｅ上の第２のピラミッド１１０ｂも高欠陥密度、例えば約１０8 ｃｍ-2より高い欠陥密度を有する。図３においては、窒化ガリウム層１１０の成長の前または成長中にマスクを使用する必要がないことも理解されるであろう。
図４を参照すると、次に、窒化ガリウム１２０が窒化ガリウムピラミッド１１０ａ上に優先的に横方向成長される。さらに、図４に示すように、縦方向の成長も起きる。ここで用いられるように、「横方向（lateral)」という用語は側壁１００ｃと直交する方向を意味することが理解されるであろう。ここで用いられるように、「縦方向（vertical）」という用語は側壁１００ｃと平行な方向を意味する。
１−１００方向に配向したストライプに対し、温度が増加するにつれて結晶モフォロジーが変化する。よって、より低い温度では、例えば約１０００℃またはそれより低い温度では、図３に示すようにピラミッド形状の断面が生じる。より高い温度では、例えば約１１００℃またはそれより高い温度では、長方形断面が生じる。よって、温度を例えば約１１００℃またはそれより高くすることによって、そして好適にはどの他の成長パラメータを変えることなく、窒化ガリウム１２０がピラミッド１１０ａの外側部分１１０´´から優先的に横方向成長される。窒化ガリウムのＥＬＯまたはペンディオエピタキシーと同様に、ピラミッド１１０ａの低欠陥の外側部分１１０´´からの成長は、より低密度の線および面欠陥を有する。図５および図６に示すように、成長は、好適には、窒化ガリウム層１２０が柱１００ａの頂部１００ｄ上で会合して連続した窒化ガリウム半導体層１３０を形成するまで続けることが許容される。溝１１０ｂも、好適には、この成長中に窒化ガリウムで埋め込まれる。
縦方向成長に対して横方向成長を増加させるために、有機金属気相エピタキシー中にＩＩＩ−Ｖ前駆体比を変化させることもできることが理解されるであろう。尖ったまたは平坦な頂上の種形を形成するために、種形成長中にＩＩＩ−Ｖ前駆体比を変化させることもできることが理解されるであろう。特に、横方向成長は、全体のＶ／ＩＩＩ比が増加するように、アンモニア（Ｖ族）流束を増加させ、および／または、ガリウム（ＩＩＩ族）流束を減少させることによって高めることができる。一旦窒化ガリウム層１２０が会合したら、連続した窒化ガリウム層１３０の縦方向成長は、全体のＶ／ＩＩＩ比が減少するように、アンモニア流束を減少させ、および／または、ガリウム流束を増加させることによって高めることができる。
図３〜図６に示されている窒化ガリウムの成長は、マスクを使用する必要がない。したがって、窒化ガリウム層上にマスクを形成する必要なく、低欠陥の連続した窒化ガリウム層１３０を製造することができる。それによってプロセスが簡略化される。さらに、ピラミッド１１０ａの形成およびその後の窒化ガリウム層１２０の形成を、好適には、温度を増加させ、他のプロセスパラメータを変化させないで単一の成長チェンバー内で行うことができる。このため、簡易なプロセスを提供することもできる。
したがって、約１０5 ｃｍ-2またはそれより低い欠陥密度を有する低欠陥密度の窒化ガリウム半導体層を、ケイ素、炭化ケイ素および／または他の材料を含む基板上に成長させることができる。成長マスクをなくすことができ、１回の成長で高品質の窒化ガリウムを形成することができる。窒化ガリウム種ピラミッド１１０ａは、ヘテロエピタキシャル成長に由来する貫通転位を閉じ込めることができる。横方向成長した窒化ガリウム材料の体積内で約１０5 ｃｍ-2より低い欠陥密度を得ることができる。低欠陥密度の窒化ガリウム層１３０の最大体積は基板の大きさによって制限する必要があるだけである。基板とエピ層との間の格子不整合に由来する線欠陥は、好適には、ピラミッド１１０ａ´の頂上に収束し、それによって大部分の欠陥を内側部分１１０ａ´に閉じ込めることができる。
再び図６を参照すると、この発明による窒化ガリウム構造体は、それらの間に溝１００ｂを規定する複数の非窒化ガリウム柱１００ａを含む基板１００を有する。非窒化ガリウム柱１００ａは非窒化ガリウム側壁１００ｃおよび非窒化ガリウム頂部１００ｄを含む。溝は非窒化ガリウム底１００ｅを含む。窒化ガリウム層１００は、非窒化ガリウム頂部１００ｄの上を含む非窒化ガリウム柱１００ａ上に含まれている。窒化ガリウム層１１０は、好適には、非窒化ガリウム頂部１００ｄ上の窒化ガリウムピラミッド１１０ａを有する。窒化ガリウム領域１２０は窒化ガリウムピラミッド１１０ａ上に設けることができる。非窒化ガリウム底１００ｅ上に第２の窒化ガリウムピラミッド１１０ｂを設けることもできる。窒化ガリウムピラミッド１１０ａと第２の窒化ガリウムピラミッド１１０ｂとの間の側壁１１０ｃの上にコンフォーマルな窒化ガリウム層１１０ｃを設けることもできる。窒化ガリウム領域１２０は、好適には、連続した窒化ガリウム層１３０を形成する。窒化ガリウム層１１０は好適には溝を埋める。基板上にコンフォーマルなバッファ層１０２を設けることもできる。この場合、窒化ガリウム層１１０は基板１００と反対側のコンフォーマルなバッファ層１０２上にある。
図面および明細書において、この発明の典型的な実施形態を開示した。特定の用語が使用されたが、それらは一般的および記述的な意味で使用されたに過ぎず、限定の目的ではなく、この発明の範囲は以下の請求項に記載される。
１００ 基板
１００ａ 非窒化ガリウム柱
１００ｂ 溝
１００ｃ 非窒化ガリウム側壁
１００ｄ 非窒化ガリウム頂部
１００ｅ 非窒化ガリウム底
１０２ バッファ層
１１０ 窒化ガリウム層
１１０ａ 窒化ガリウムピラミッド

Claims (24)

  1. それらの間に溝を規定する複数の非窒化ガリウム柱を含み、上記非窒化ガリウム柱は非窒化ガリウム側壁および非窒化ガリウム頂部を含み、上記溝は非窒化ガリウム底を含む基板を用意する工程と、
    第１の温度で上記基板上に窒化ガリウムを成長させる工程と、
    次に上記第１の温度より高い第２の温度で上記基板上に窒化ガリウムの成長を続ける工程とを有することを特徴とする窒化ガリウム半導体構造体の製造方法。
  2. 上記第１の温度は最高でも約１０００℃であり、上記第２の温度は少なくとも約１１００℃であることを特徴とする請求項１記載の方法。
  3. 上記成長を続ける工程は、上記窒化ガリウムが上記基板上に連続した窒化ガリウム層を形成するまで上記第２の温度で上記基板上に窒化ガリウムの成長を続ける工程を有することを特徴とする請求項１記載の方法。
  4. 上記窒化ガリウムを成長させる工程および上記窒化ガリウムの成長を続ける工程は温度以外は同一のプロセス条件で行われることを特徴とする請求項１記載の方法。
  5. 上記用意する工程と上記成長させる工程との間に下記の工程
    上記非窒化ガリウム側壁、上記非窒化ガリウム頂部および上記非窒化ガリウム底を含む上記基板上にコンフォーマルなバッファ層を形成する工程
    が行われることを特徴とする請求項１記載の方法。
  6. 上記用意する工程は、非窒化ガリウム基板を用意する工程と、上記複数の非窒化ガリウム柱およびそれらの間の上記溝を規定するために上記非窒化ガリウム基板をエッチングする工程とを有することを特徴とする請求項１記載の方法。
  7. 上記成長させる工程および上記成長を続ける工程は、窒化ガリウムをマスクレスで成長させる工程と窒化ガリウムの成長をマスクレスで続ける工程とを有することを特徴とする請求項１記載の方法。
  8. 上記非窒化ガリウム側壁は上記非窒化ガリウム柱の１１−２０面を露出していることを特徴とする請求項１記載の方法。
  9. 第１の材料からなる基板であって、上記基板は、上記第１の材料からなり、それらの間に溝を規定する複数の柱を含み、上記柱は上記第１の材料からなる側壁および頂部を含み、上記溝は上記第１の材料からなる底を含むものを用意する工程と、
    上記第１の材料からなる上記柱の上を含む上記柱の上に第２の半導体材料を成長させる工程とを有する半導体構造体の製造方法。
  10. 上記成長工程は、上記頂部の上に上記第２の半導体材料からなるピラミッドを成長させる工程と上記ピラミッド上に上記第２の半導体材料を成長させる工程とを有することを特徴とする請求項９記載の方法。
  11. 上記ピラミッド上に上記第２の半導体材料を成長させる工程は、上記成長される第２の半導体材料が会合して上記第２の半導体材料からなる連続層を形成するまで上記ピラミッド上に上記第２の半導体材料を成長させる工程を有することを特徴とする請求項１０記載の方法。
  12. 上記用意する工程と上記成長させる工程との間に下記の工程
    上記側壁、上記頂部および上記底の上を含む上記基板の上にコンフォーマルなバッファ層を形成する工程
    が行われることを特徴とする請求項９記載の方法。
  13. 上記成長工程は、上記第１の材料からなる上記頂部の上を含む上記柱上に上記第２の半導体構造体材料をマスクレスで成長させる工程を有することを特徴とする請求項９記載の方法。
  14. 上記側壁は上記第１の材料の１１−２０面を露出していることを特徴とする請求項９記載の方法。
  15. 第１の材料からなる基板であって、上記基板は、上記第１の材料からなり、それらの間に溝を規定する複数の柱を含み、上記柱は上記第１の材料からなる側壁および頂部を含み、上記溝は上記第１の材料からなる底を含むものと、
    上記第１の材料からなる上記柱の頂部の上を含む上記柱の上の第２の半導体材料からなる層とを有する半導体構造体。
  16. 上記第２の半導体材料からなる層は上記頂部の上の上記第２の半導体材料からなるピラミッドからなることを特徴とする請求項１５記載の構造体。
  17. 上記第２の半導体材料からなる層は上記ピラミッド上の上記第２の材料からなる領域をさらに有することを特徴とする請求項１６記載の構造体。
  18. 上記第２の半導体材料からなる層は上記底の上の上記第２の材料からなる第２ピラミッドをさらに有することを特徴とする請求項１６記載の構造体。
  19. 上記第２の半導体材料からなる層は上記ピラミッドと上記第２のピラミッドとの間の上記側壁上の上記第２の半導体材料からなるコンフォーマル層をさらに有することを特徴とする請求項１８記載の構造体。
  20. 上記第２の半導体材料からなる領域は上記第２の半導体材料からなる連続層を形成することを特徴とする請求項１７記載の構造体。
  21. 上記第２の半導体材料からなる層は上記溝を埋め込むことを特徴とする請求項１５記載の構造体。
  22. 上記側壁、上記頂部および上記底の上を含む上記基板上のコンフォーマルなバッファ層をさらに有し、上記第２の半導体材料からなる層は上記基板と反対側の上記コンフォーマルなバッファ層上にあることを特徴とする請求項１５記載の構造体。
  23. 上記構造体はその中にマスク層がないことを特徴とする請求項１５記載の構造体。
  24. 上記側壁は上記第１の材料の１１−２０面を露出していることを特徴とする請求項１５記載の構造体。
JP2010213073A 2000-02-09 2010-09-24 窒化ガリウム半導体構造体の製造方法、半導体構造体の製造方法および半導体構造体 Expired - Lifetime JP5323792B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US50105700A 2000-02-09 2000-02-09
US09/501,057 2000-02-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001559046A Division JP4801306B2 (ja) 2000-02-09 2000-08-22 窒化ガリウム半導体構造体の製造方法および窒化ガリウム半導体構造体

Publications (2)

Publication Number Publication Date
JP2010283398A true JP2010283398A (ja) 2010-12-16
JP5323792B2 JP5323792B2 (ja) 2013-10-23

Family

ID=23991977

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001559046A Expired - Lifetime JP4801306B2 (ja) 2000-02-09 2000-08-22 窒化ガリウム半導体構造体の製造方法および窒化ガリウム半導体構造体
JP2010213073A Expired - Lifetime JP5323792B2 (ja) 2000-02-09 2010-09-24 窒化ガリウム半導体構造体の製造方法、半導体構造体の製造方法および半導体構造体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2001559046A Expired - Lifetime JP4801306B2 (ja) 2000-02-09 2000-08-22 窒化ガリウム半導体構造体の製造方法および窒化ガリウム半導体構造体

Country Status (5)

Country Link
JP (2) JP4801306B2 (ja)
KR (1) KR100865600B1 (ja)
CN (1) CN1248288C (ja)
AU (1) AU2001218182A1 (ja)
WO (1) WO2001059819A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001279163A1 (en) 2000-08-04 2002-02-18 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6956250B2 (en) 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
KR100454908B1 (ko) * 2002-02-09 2004-11-06 엘지전자 주식회사 질화갈륨 기판의 제조방법
JP4513446B2 (ja) * 2004-07-23 2010-07-28 豊田合成株式会社 半導体結晶の結晶成長方法
CN100365767C (zh) * 2004-09-17 2008-01-30 同济大学 一种提高氮化镓基材料外延层质量的衬底处理方法
JP4744245B2 (ja) * 2004-11-05 2011-08-10 シャープ株式会社 窒化物半導体素子
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
JP4793824B2 (ja) * 2006-08-28 2011-10-12 シャープ株式会社 窒化物半導体層の形成方法
JP5003719B2 (ja) * 2009-05-07 2012-08-15 豊田合成株式会社 半導体素子及び結晶成長基板
TWI562195B (en) * 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
KR101622309B1 (ko) 2010-12-16 2016-05-18 삼성전자주식회사 나노구조의 발광소자
JP5811009B2 (ja) 2012-03-30 2015-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
JP6020357B2 (ja) 2013-05-31 2016-11-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
JP6485299B2 (ja) * 2015-06-05 2019-03-20 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01170015A (ja) * 1987-12-25 1989-07-05 Hitachi Ltd エピタキシャル成長方法
JPH05234900A (ja) * 1992-02-19 1993-09-10 Nec Corp 半導体装置の製造方法
JP2000331947A (ja) * 1999-03-17 2000-11-30 Mitsubishi Cable Ind Ltd 半導体基材及びその作製方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19725900C2 (de) * 1997-06-13 2003-03-06 Dieter Bimberg Verfahren zur Abscheidung von Galliumnitrid auf Silizium-Substraten
JP3930161B2 (ja) * 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
WO1999044224A1 (en) * 1998-02-27 1999-09-02 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby
JP4005701B2 (ja) * 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
JP2000031068A (ja) * 1998-07-14 2000-01-28 Mitsubishi Cable Ind Ltd ＧａＮ系結晶成長用基板
JP3471700B2 (ja) * 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01170015A (ja) * 1987-12-25 1989-07-05 Hitachi Ltd エピタキシャル成長方法
JPH05234900A (ja) * 1992-02-19 1993-09-10 Nec Corp 半導体装置の製造方法
JP2000331947A (ja) * 1999-03-17 2000-11-30 Mitsubishi Cable Ind Ltd 半導体基材及びその作製方法

Also Published As

Publication number Publication date
JP5323792B2 (ja) 2013-10-23
WO2001059819A1 (en) 2001-08-16
AU2001218182A1 (en) 2001-08-20
KR100865600B1 (ko) 2008-10-27
JP2003526907A (ja) 2003-09-09
CN1451173A (zh) 2003-10-22
JP4801306B2 (ja) 2011-10-26
KR20020086511A (ko) 2002-11-18
CN1248288C (zh) 2006-03-29

Similar Documents

Publication Publication Date Title
JP5323792B2 (ja) 窒化ガリウム半導体構造体の製造方法、半導体構造体の製造方法および半導体構造体
US7095062B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
JP4017140B2 (ja) 窒化ガリウム半導体層の製造方法
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP3950630B2 (ja) トレンチ側壁からの横方向成長による窒化ガリウム半導体層の製造
US6462355B1 (en) Pendeoepitaxial gallium nitride semiconductor layers on silicon carbide substrates
JP4088111B2 (ja) 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
US20010007242A1 (en) Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth
JP2005343713A (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
US8354289B2 (en) Method for manufacturing gallium nitride wafer
JP2009208991A (ja) 窒化物半導体基板の製造方法
KR101083500B1 (ko) 질화갈륨 기판 제조방법
JP5834952B2 (ja) 窒化物半導体基板の製造方法
JP5190343B2 (ja) 半導体素子の製造方法
JP7284983B2 (ja) 半導体基板の製造方法及びそれに用いる下地基板
CN111052306B (zh) 衬底及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130301

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130306

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130405

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R150 Certificate of patent or registration of utility model

Ref document number: 5323792

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term