JP5003719B2 - 半導体素子及び結晶成長基板 - Google Patents
半導体素子及び結晶成長基板 Download PDFInfo
- Publication number
- JP5003719B2 JP5003719B2 JP2009112544A JP2009112544A JP5003719B2 JP 5003719 B2 JP5003719 B2 JP 5003719B2 JP 2009112544 A JP2009112544 A JP 2009112544A JP 2009112544 A JP2009112544 A JP 2009112544A JP 5003719 B2 JP5003719 B2 JP 5003719B2
- Authority
- JP
- Japan
- Prior art keywords
- axis
- semiconductor
- crystal
- substrate
- iii nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
この結晶成長方法は、半導体発光素子や半導体受光素子(以下、纏めて光半導体素子と言う。)の製造に大いに有用なものである。
また、この特許文献2においては、ピエゾ電界を積極的に略零にしようとする思想は全く見当たらない。
(1)選択成長を行う場合の問題点
図12に図示される様な理想的な波板形状の多重歪量子井戸層55を選択成長によって形成することは、現在の結晶成長に関する技術水準に照らして、必ずしも容易ではない。また、その様な選択成長が仮に可能であったとしても、我々はその方法を少なくとも上記の特許文献1からは、何ら具体的に知ることができない。
(1)公開特許公報:特開平11−068159
(2)公開特許公報:特開平9−139543
(3)公開特許公報:特開平8−88432
選択エッチングを行う場合にも、マスク形成工程が不可欠となるため、上記の大幅な昇降温の問題は回避し難い。また、選択エッチングを行えば、その侵食面には、エッチング処理に伴うダメージ(表面荒れ)が顕著に残るので、その上に直接多重歪量子井戸層を良好に結晶成長させることは困難となる。
また、本発明の更なる目的は、特段の派生問題を生むことなくピエゾ電界の悪影響を効果的に緩和若しくは最小化することができる光半導体素子の構造や製造方法を開示することである。
ただし、上記の個々の目的は、本発明の個々の手段の内の少なくとも何れか1つによって、個々に達成されれば十分であって、本願の個々の発明(下記の個々の手段)は、上記の全ての課題を同時に解決する具体的実施形態が存在することを必ずしも保証するものではない。
即ち、本発明の第1の手段は、 III族窒化物系化合物半導体から成る半導体層を有する半導体素子であって、サファイア基板と、サファイア基板が有する平面状の主面において形成され、主面に平行ではない平面で構成された二つの側壁面を有する複数の平行なストライプ溝と、複数のストライプ溝において、 III族窒化物系化合物半導体を成長させる側壁面を主内壁面とし、この主内壁面に形成されたバッファ層と、複数のストライプ溝の各主内壁面に対して垂直に、バッファ層の上にc軸方向に成長し、主面の面内方向において合体し、サファイア基板の主面を覆う、 III族窒化物系化合物半導体から成る第1半導体層と、第1半導体層のサファイア基板の主面に平行な面を結晶成長核として、主面に対して垂直な方向に成長した、 III族窒化物系化合物半導体から成る第2半導体層と、第2半導体層の上部に形成された活性層とを有し、ストライプ溝の主内壁面とサファイア基板の主面とが成す第1の角θ1 を、 III族窒化物系化合物半導体のc軸と、 III族窒化物系化合物半導体のピエゾ電界が零となる結晶方位であるr軸、a軸、又は、m軸の方位との成す第2の角θ0 に対して、θ0 −10°≦θ1 ≦θ0 +10°を満たす角度とし、第1半導体層、第2半導体層及び活性層における、サファイア基板の主面に垂直な方向の結晶軸は、 III族窒化物系化合物半導体のr軸、a軸、又は、m軸に対して、±10°以下となる結晶軸であることを特徴とする半導体素子である。
c面:(0001)
a面:(11−20)
m面:(10−10)
r面:(10−12)
ただし、これらはあくまでも例示であり、所望の半導体結晶の結晶構造が六方晶系であるので、例えばそれらのa面やm面については、他にも当然ながら対称なその他の5つの向きの面がある。
また、本発明において、主面と略同じ向きにa面又はm面を形成してその結晶成長面を更に成長させる場合には、第1半導体層は、所望の半導体結晶は少なくとも横方向成長する。
即ち、本発明によれば、略一連の広大な1つのr面、a面、m面、若しくはこれらの何れか一つの面に概ね近似できる面を、略一連の広大な層界面として有する半導体結晶とすることができる。
また、各部の個々のΛ面の間に若干の段差などの凹凸部が生じても、その後の本発明の第2半導体層の成長工程において、Λ面に垂直な方向に進む各部の縦方向成長によって、それらの凹凸部は良好に是正されて、十分に平坦化される。
更に、目的の半導体結晶と結晶成長基板との間の接合面は、例えば矩形波や三角波や鋸歯形状などの波板状に形成されるので、格子定数差や熱膨張係数差などに伴って発生し得る目的の半導体結晶と結晶成長基板との間の応力を効果的に緩和する効果をも同時に得ることができる。
従来のa面又はm面上に活性層を形成した半導体発光素子としては、例えば「特開2000−21789」の図18に記載されているものなどが公知である。この光素子を製造する場合、少なくとも活性層とその周辺の半導体層は、「ラテラル方向のみに成長する成長条件」で結晶成長させなければならない。しかしながら、この様に完全に横方向の結晶成長の条件設定は、実際には極めて困難である。また、獲得し得る活性層の面積が十分には大きくなり難い点や、獲得された半導体ウェハの加工容易性などにも大きな問題が残っているので、この様な光素子を実際に量産することは、現在の一般的な工業的技術水準に照らして非常に困難であると言わざるを得ない。
また、これらのマスクは、縦方向成長工程におけるELOマスクとしても作用し得る。したがって、この場合には、上記の本発明の縦方向成長工程で得られる半導体結晶の転位密度を効果的に低減することも可能となる。
また、本発明によれば、ストライプ溝の主内壁面を含むストライプ溝の各内壁面を良好に形成することができる。
また、例えば、熱膨張係数差や格子定数差などに起因して半導体層に加わる応力を排除するために、所望の半導体結晶に対するそれらの差値が小さい基板材料等を用いると良い場合もある。
また、この深さを浅くしすぎるとストライプ溝が細くなり過ぎて、所望の適当な形状にこのストライプ溝を形成することが、現在の周知の基板加工技術の加工精度に照らして困難となる。或いは、各ストライプ溝内で各々綺麗なΛ面が形成される前に、それらの個々のΛ面が相互に不規則に繋がってしまう恐れが生じる。
これらの観点より、各ストライプ溝の深さは、約1μm以上15μm以下がより望ましい。更に望ましくは、ストライプ溝の深さは約2μm以上5μm以下が良い。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
図1−Aに、主面Σを主面とする本実施例1の結晶成長基板1(下地基板)の側面図を示す。この結晶成長基板1はサファイアから形成されている。図中の単位ベクトル<σ|は、結晶成長基板1の上方の略平坦な主面Σの法線ベクトルであり、以下、この法線ベクトル<σ|の向きを3次元直交座標系のz軸の正の向きとする。
(法線ベクトル<σ|の直交座標表示)
<σ|=(0,0,1) …(1)
<c|=(0,sinθ0 ′,cosθ0 ′),
<a|=(0,cosθ0 ′,−sinθ0 ′),
θ0 ′≒θ0 …(2)
ここで、上記の角θ0 ′はこの角θ0 の近傍値でよく、例えば45°程度でも良い。以下、本実施例では、この式(2)においてθ0 ′=θ0 =43.2°が満たされているものとする。
(1)ストライプ形状の濃淡パターンを有するネガを作成して用いる方法
(2)目的の形状に適合する様に焦点制御されたレーザ光を走査制御して照射する方法
(下地基板(結晶成長基板1)の寸法)
α ≡ 90°−θ1 ≒ 47°,
Δ2 ≒ 3μm,
D ≒ 400μm …(3)
なお、水平方向(xy方向)の面積や縦横比などは任意で良い。
(スパッタリング条件)
積層するAlNの膜厚 : 640〔Å〕
スパッタガス : Ar(8sccm)/N2 (10sccm)
基板温度 : 430〔℃〕
DCパワー : 0.5〔W〕
電極面積 : 8000〔cm2 〕
なお、この時(図3−B,−Cの時)の具体的な結晶成長条件は以下の通りにする。この条件設定は、継続的かつ順調なファセット成長を促進する上で重要である。また、下記の結晶成長速度は、r面に垂直な方向の結晶成長速度である。なお、下記のV/III 比は勿論モル比である。
結晶成長温度 : 990〔℃〕
結晶成長速度 : 0.8〔μm/min〕
結晶成長時間 : 50〔min〕
供給ガス流量比(V/III 比): 5000
(半導体結晶層6の結晶成長条件)
結晶成長温度 : 1050〔℃〕
結晶成長速度 : 0.6〔μm/min〕
結晶成長時間 : 100〔min〕
供給ガス流量比(V/III 比): 50000
したがって、以上の様にして得られるテンプレート10は、r面を界面とする広大かつ平坦な活性層の結晶成長を安定かつ確実に促進するので、内部量子効率の高い光半導体素子を製造する際の結晶成長基板として非常に有用なものとなる。
なお、後述の各実施例では、この様なテンプレートを用いて製造される内部量子効率の高い光半導体素子に付いて具体的に例示する。
これらのr面成長には、MOCVD法が適している。また、安定したファセット成長(r面成長)を確実に誘起、促進するための結晶成長条件には、通常の一般的なc面成長の場合に対して、以下の特徴がある。
(1)結晶成長温度
結晶成長温度は、通常の一般的なc面成長の場合よりも低くした方が良い。
結晶成長速度は、通常の一般的なc面成長の場合よりも高くした方が良い。
(3)V/III 比
V/III 比は、通常の一般的なc面成長の場合よりも小さくした方が良い。
(4)アンモニアガス供給量
NH3 分圧は、通常の一般的なc面成長の場合よりも高くした方が良い。
(参考例2)公開特許公報「特開平11−130597」
(参考例3)公開特許公報「特開平11−251631」
(参考例4)公開特許公報「特開2001−102307」
(参考例5)公開特許公報「特開2002−280609」
(参考例6)澤木宣彦、「選択成長法によるGaN微細構造の作製−集積形量子効果デバイスの実現に向けて−」名城大学ハイテクセンターシンポジウム(窒化物半導体研究センター成果発表シンポジウム)発表論文集、2000年6月23日
(参考例7)"Transmission Electron Microscopy Investigation of Dislocations in GaN Layer Grown by Facet-Controlled Epitaxial Lateral Overgrowth" , JAPANESE
JOURNAL OF APPLIED PHYSICS,Vol.40(2001)pp.L309-L312,Part2,No.4A,1 April 2001
(参考例8)水谷広光、外6名、「FACELO(ファセット制御ELO)によるGaNの低転位化」,信学技報,社団法人電子情報通信学会,ED2000-22,CPM2000-7,SDM2000-22(2000-05),pp.35-40
図5は、上記の実施例1のテンプレート10を有して成る本実施例2のLED100の断面図である。このテンプレート10では、図4、図5に法線ベクトル<σ|を用いて図示する通り、ノンドープのGaN結晶から成る前述の半導体結晶層6の上方の界面6aがr面となっている。このテンプレート10の上には、シリコン(Si)ドープのGaN から成る膜厚約4.0 μmの高キャリア濃度n+ 層103が形成されている。そして、この高キャリア濃度n+ 層103の上には、Siドープのn型GaN から成る膜厚約0.5 μmのクラッド層104が形成されている。
図6に、本実施例3の半導体レーザ200の断面図を示す。この半導体レーザ200は、405nmのピーク波長で青紫色発光するものであり、上記の実施例1の下地基板1をベースに構成されたテンプレート10と略同様にして製造された他のテンプレート10′を有する。
前述の実施例1では、ストライプ溝の片方の面を最初の主面Σに対して略垂直な側壁面(1b)で構成しているが、必ずしもその様な必要性があるわけではなく、例えば、本図7に例示する様に、断面形状が略対称形のV字溝や、或いはU字溝等を形成するなどしても良い。特に、所望の半導体結晶層を厚く結晶成長させたい場合には、基板と成長層との間には十分に歪み緩和作用がある方が望ましいが、その様な場合にはむしろボイドは大きく形成されている方が望ましい。この意味では、ストライプ溝の断面形状はむしろ、本図7に例示される様なV字形や、或いはU字形などの方が望ましい場合も少なくない。
このため、本実施例3の半導体レーザ200は、極めて良好に安定発振する。
また、上記の実施例1では、スパッタリングによってバッファ層を形成しているが、その他にも例えば結晶成長などの工程によってもバッファ層を形成することができる。この場合、バッファ層を積層しない部位にマスクを形成しておくマスキング工程などが必要となってしまうが、しかしながら、マスクを用いて自在に制御される結晶成長によってバッファ層を形成すれば、バッファ層を所望の領域に略一様の厚さで薄くムラなく形成することが可能または容易になる。また、バッファ層をその様に綺麗に成膜することは、非縦方向成長工程で形成される非縦方向成長部の平坦性などの品質をより高く確保する上でより望ましい。
以下の本実施例4では、その様な、結晶成長によってバッファ層を形成する場合について例示する。
また、この方法に従えば、低温バッファ層25を成長核として、その後に成長する半導体結晶でストライプ溝Sが全て埋まった後には、マスク23上では、半導体結晶の横方向の成長が促進されるため、所望の半導体結晶を更に上方に成長させれば、目的の半導体結晶の転位密度が効果的に抑制できる。
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。
例えば、ボイドを大きく形成すると熱膨張係数差や或いは格子定数差などに伴って、基板と成長層との間に発生する上記の応力が、非縦方向成長部又は下地基板の突起部に対する剪断応力として作用するため、下地基板を綺麗に分離できる場合がある。即ち、この様な剪断作用を利用すると良い場合もある。この様な分離工程や分離作用に付いては、例えば公開特許公報「特開2002−293698:半導体基板の製造方法及び半導体素子」にも関連する類似の例示があり、この様な分離処理を本発明の結晶成長方法に導入することは、極めて有用な技法となる場合がある。
また、上記の実施例2や実施例3では、下地基板(結晶成長基板1)を除去せずに半導体発光素子(100,200)の中に残したが、例えば図4の半導体結晶層6の厚さを例えば400μm以上に積層すれば、その半導体結晶層6は自立した単独のバルク結晶として安定するので、その様なバルク結晶を新たな結晶成長基板として、所望の光半導体素子を製造しても良い。この様な場合には、例えば図4の非縦方向成長部4と下地基板(結晶成長基板1)との間に形成されるボイド5は、後の工程(前述の基板除去工程)で完全に排除することができるので、この様なボイドが光半導体素子の外部量子効率を低下させると言った前述の問題が必然的に解決できる。
逆に、この様な技法を用いなかったり、或いは、多数のストライプ溝の形成に基づいて、結晶成長基板(下地基板)と半導体結晶との間に形成される凹凸構造やボイドによる応力緩和作用が乏しかったりすると、所望の半導体結晶層を10μm程度しか積層できないことがあるので注意を要する。
また、上記の実施例1では、ストライプ溝の深さや形成周期は略一定に統一したが、必ずしもこれらを統一した形式でストライプ溝を形成する必要はない。ここで最も重要なことは、尾根状の頂点ラインを略同一平面(Σ)上に略平行に配列することと、各傾斜面(1a)の傾斜角θ1 をそれぞれ何れも前述の角θ0 に略一致させることである。
また、ストライプ溝の幅は、必ずしも図2の様に、一定である必要はない。このことは、図2のx軸方向についてもy軸方向についても、更にはz軸方向についても言えることである。
例えば、シリコン(Si)を下地基板とする場合、GaNはバッファ層が供する結晶成長面には結晶成長するが、下地基板(Si)に対して直接には非常に結晶成長し難いので、下地基板にストライプ溝を形成した後に、元来の上方の主面が部分的かつ離散的に一部残っていても、その幅が数μm程度以内と細ければ各結晶成長面を1つの略平坦な面に特段の不都合なく繋げることは十分に可能であり、特に他の派生問題が生じることはない。この意味で、シリコン(Si)を下地基板とすることは有効であると考えられる。
また、上記の公開特許公報「特開2002−293698:半導体基板の製造方法及び半導体素子」にも記載されている様に、シリコン(Si)を下地基板とする場合には、炭化シリコン(SiC)などから成る周知の反応防止層を形成しておくと、積層工程が増えてしまうものの、結晶品質などに関してより効果的となることがある。
また、シリコン(Si)は比較的柔らかい材料であるので、歪み緩和作用やエッチング容易性などの観点からも有利である。また、上記の実施例1では、ドライエッチングによってストライプ溝を形成しているが、例えば基板材料などの個々の実施条件によってはウェットエッチングを実施しても良い。
1a: 下地基板(結晶成長基板1)の傾斜面
1b: 下地基板(結晶成長基板1)の側壁面
S : ストライプ溝(傾斜面1aと側壁面1bから構成される)
2 : レジストマスク
3 : バッファ層
4 : 非縦方向成長部
5 : ボイド
6 : 目的の半導体結晶層
10 : テンプレート(実施例1で得られる新たな結晶成長基板)
10′: テンプレート(実施例3)
100: 実施例2のLED
200: 実施例3の半導体レーザ
θ0 : 目的の半導体結晶(半導体結晶層6)のc面とr面とが成す角
θ1 : 下地基板1の主面Σと傾斜面1aとが成す角
φ : レジストマスク2の傾斜角
Σ : 下地基板(結晶成長基板1)の上方の主面(主面)
<σ|: 主面Σの法線ベクトル
<c|: c軸の方向ベクトル
<a|: a軸の方向ベクトル
Claims (10)
- III族窒化物系化合物半導体から成る半導体層を有する半導体素子であって、
サファイア基板と、
前記サファイア基板が有する平面状の主面において形成され、前記主面に平行ではない平面で構成された二つの側壁面を有する複数の平行なストライプ溝と、
前記複数のストライプ溝において、前記 III族窒化物系化合物半導体を成長させる側壁面を主内壁面とし、この主内壁面に形成されたバッファ層と、
複数の前記ストライプ溝の前記各主内壁面に対して垂直に、前記バッファ層の上にc軸方向に成長し、前記主面の面内方向において合体し、前記サファイア基板の前記主面を覆う、 III族窒化物系化合物半導体から成る第1半導体層と、
前記第1半導体層の前記サファイア基板の前記主面に平行な面を結晶成長核として、前記主面に対して垂直な方向に成長した、 III族窒化物系化合物半導体から成る第2半導体層と、
前記第2半導体層の上部に形成された活性層と
を有し、
前記ストライプ溝の前記主内壁面と前記サファイア基板の前記主面とが成す第1の角θ1 を、前記 III族窒化物系化合物半導体のc軸と、前記 III族窒化物系化合物半導体のピエゾ電界が零となる結晶方位であるr軸、a軸、又は、m軸の方位との成す第2の角θ0 に対して、θ0 −10°≦θ1 ≦θ0 +10°を満たす角度とし、
前記第1半導体層、前記第2半導体層及び前記活性層における、前記サファイア基板の前記主面に垂直な方向の結晶軸は、前記 III族窒化物系化合物半導体のr軸、a軸、又は、m軸に対して、±10°以下となる結晶軸である
ことを特徴とする半導体素子。 - III族窒化物系化合物半導体から成る半導体層を有する III族窒化物系化合物半導体基板であって、
サファイア基板と、
前記サファイア基板が有する平面状の主面において形成され、前記主面に平行ではない平面で構成された二つの側壁面を有する複数の平行なストライプ溝と、
前記複数のストライプ溝において、前記 III族窒化物系化合物半導体を成長させる側壁面を主内壁面とし、この主内壁面に形成されたバッファ層と、
複数の前記ストライプ溝の前記各主内壁面に対して垂直に、前記バッファ層の上にc軸方向に成長し、前記主面の面内方向において合体し、前記サファイア基板の前記主面を覆う、 III族窒化物系化合物半導体から成る第1半導体層と、
前記第1半導体層の前記サファイア基板の前記主面に平行な面を結晶成長核として、前記主面に対して垂直な方向に成長した、 III族窒化物系化合物半導体から成る第2半導体層と、
を有し、
前記ストライプ溝の前記主内壁面と前記サファイア基板の前記主面とが成す第1の角θ1 は、前記 III族窒化物系化合物半導体のc軸と、前記 III族窒化物系化合物半導体のピエゾ電界が零となる結晶方位であるr軸、a軸、又は、m軸の方位との成す第2の角θ0 に対して、θ0 −10°≦θ1 ≦θ0 +10°を満たす角度であり、
前記第1半導体層及び第2半導体層における、前記サファイア基板の前記主面に垂直な方向の結晶軸は、前記 III族窒化物系化合物半導体のr軸、a軸、又は、m軸に対して、±10°以下となる結晶軸である
ことを特徴とする III族窒化物系化合物半導体基板。 - 前記ストライプ溝の前記二つの側壁面のうち前記バッファ層を形成しない側壁面は、前記 III族窒化物系化合物半導体の前記サファイア基板からの成長を阻害するマスクが形成されておらず前記サファイア基板が露出していることを特徴とする請求項1に記載の半導体素子。
- 前記ストライプ溝の前記二つの側壁面のうち前記バッファ層を形成しない側壁面は、前記 III族窒化物系化合物半導体の前記サファイア基板からの成長を阻害するマスクが形成されておらず前記サファイア基板が露出していることを特徴とする請求項2に記載の III族窒化物系化合物半導体基板。
- 前記サファイア基板の前記主内壁面の法線ベクトルは、前記サファイア基板におけるc軸又はa軸であることを特徴とする請求項1又は請求項3に記載の半導体素子。
- 前記サファイア基板の前記主内壁面の法線ベクトルは、前記サファイア基板におけるc軸又はa軸であることを特徴とする請求項2又は請求項4に記載の III族窒化物系化合物半導体基板。
- 前記ピエゾ電界が零となる前記結晶方位はr軸の方位であり、前記第2の角θ0 は、43.2°であることを特徴とする請求項1、請求項3、又は、請求項5に記載の半導体素子。
- 前記ピエゾ電界が零となる前記結晶方位はr軸の方位であり、前記第2の角θ0 は、43.2°であることを特徴とする請求項2、請求項4、又は、請求項6に記載の III族窒化物系化合物半導体基板。
- 前記サファイア基板の前記主内壁面の法線ベクトルは、前記サファイア基板におけるc軸であり、
前記ピエゾ電界が零となる前記結晶方位はa軸又はm軸であり、
前記第2の角θ0 は、90°である
ことを特徴とする請求項1、請求項3、請求項5、又は、請求項7に記載の半導体素子。 - 前記サファイア基板の前記主内壁面の法線ベクトルは、前記サファイア基板におけるc軸であり、
前記ピエゾ電界が零となる前記結晶方位はa軸又はm軸であり、
前記第2の角θ0 は、90°である
ことを特徴とする請求項2、請求項4、請求項6、又は、請求項8に記載の III族窒化物系化合物半導体基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009112544A JP5003719B2 (ja) | 2009-05-07 | 2009-05-07 | 半導体素子及び結晶成長基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009112544A JP5003719B2 (ja) | 2009-05-07 | 2009-05-07 | 半導体素子及び結晶成長基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004215462A Division JP4513446B2 (ja) | 2004-07-23 | 2004-07-23 | 半導体結晶の結晶成長方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009182340A JP2009182340A (ja) | 2009-08-13 |
JP5003719B2 true JP5003719B2 (ja) | 2012-08-15 |
Family
ID=41036018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009112544A Active JP5003719B2 (ja) | 2009-05-07 | 2009-05-07 | 半導体素子及び結晶成長基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5003719B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112582335A (zh) * | 2019-09-29 | 2021-03-30 | 芯恩(青岛)集成电路有限公司 | 一种半导体器件及其制备方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2752894A3 (en) * | 2011-08-09 | 2014-10-22 | Panasonic Corporation | Semiconductor light-emitting device and light source device including the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2001218182A1 (en) * | 2000-02-09 | 2001-08-20 | North Carolina State University | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby |
-
2009
- 2009-05-07 JP JP2009112544A patent/JP5003719B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112582335A (zh) * | 2019-09-29 | 2021-03-30 | 芯恩(青岛)集成电路有限公司 | 一种半导体器件及其制备方法 |
CN112582335B (zh) * | 2019-09-29 | 2023-08-11 | 芯恩(青岛)集成电路有限公司 | 一种半导体器件及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2009182340A (ja) | 2009-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4513446B2 (ja) | 半導体結晶の結晶成長方法 | |
US11508620B2 (en) | Method of removing a substrate with a cleaving technique | |
JP5406871B2 (ja) | 窒化物半導体構造の製造方法および発光ダイオード | |
JP4288743B2 (ja) | 窒化物半導体の成長方法 | |
JP4406999B2 (ja) | Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子 | |
JP5003719B2 (ja) | 半導体素子及び結晶成長基板 | |
JP2003124576A (ja) | 窒化物半導体基板及びその成長方法 | |
US20210013365A1 (en) | Method of fabricating non-polar and semi-polar devices using epitaxial lateral overgrowth | |
JP4016062B2 (ja) | 窒化物半導体構造とその製造方法および発光素子 | |
JP2001196702A (ja) | Iii族窒化物系化合物半導体発光素子 | |
WO2021085556A1 (ja) | 半導体素子および半導体素子の製造方法 | |
JP4255168B2 (ja) | 窒化物半導体の製造方法及び発光素子 | |
JP2001156403A (ja) | Iii族窒化物系化合物半導体レーザダイオード | |
JP4679867B2 (ja) | 窒化物半導体発光素子、及びその製造方法 | |
JP4363415B2 (ja) | 結晶膜、結晶基板および半導体装置 | |
JP3987879B2 (ja) | 窒化物半導体発光素子とその製造方法 | |
JP5080820B2 (ja) | 窒化物半導体構造とその製造方法および発光素子 | |
JP2002246697A (ja) | 半導体レーザ素子およびその製造方法 | |
JP4487654B2 (ja) | Iii族窒化物系化合物半導体発光素子 | |
JP3950471B2 (ja) | 窒化物半導体構造とその製造方法および発光素子 | |
JP4869179B2 (ja) | 半導体基板およびその製造方法 | |
JP2003158343A (ja) | 窒化物半導体レーザダイオードとその製造方法 | |
JP2003243776A (ja) | 支持基板の剥離方法 | |
JP5679699B2 (ja) | 窒化物半導体発光素子 | |
JP5416754B2 (ja) | 半導体基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090507 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120507 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5003719 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |