JP4869179B2 - 半導体基板およびその製造方法 - Google Patents

Description

本発明は、非極性面からなる主表面を有する半導体基板およびその製造方法に関する。

従来、窒化ガリウム（ＧａＮ）などの窒化物系材料からなる発光素子は、ディスク装置などで利用される青紫色半導体レーザ（ＬＤ）や、照明用の光源などに利用される発光ダイオード（ＬＥＤ）として実用化されている。これらの発光素子では、一般的に、結晶膜の成長が比較的容易なＧａＮのｃ面とよばれる（０００１）面上に素子構造が形成される。なお、このｃ面は、ヘテロ接合を形成した場合に、自発分極および圧電分極を発生する、いわゆる極性面である。しかし、近年、極性面上に形成した発光素子では、大きなピエゾ電界の影響により発光遷移確率が低くなるため、発光素子の発光効率が低下することが明らかにされている。

そこで、ｃ面とは異なる（１−１００）面（ｍ面）、（１１−２０）面（ａ面）などの無極性面や、（１１−２２）面など半極性面などの非極性面（非ｃ面）からなる主表面を有する基板（非極性基板）上に素子構造を形成することが検討されている。また、従来では、非極性面基板の製造方法も提案されている（たとえば特許文献１参照）。

上記特許文献１には、ＧａＡｓ基板上にＧａＮ層を成長させるとともに、このＧａＮ層（インゴット）を、層の成長方向と平行な面でスライス加工することにより、非極性面（非ｃ面）からなる主表面を有する単結晶ＧａＮ基板を形成する方法が提案されている。上記特許文献１に提案された単結晶ＧａＮ基板の製造方法では、大面積の非極性基板を得るためには、ＧａＡｓ基板上に厚みの大きいＧａＮ成長層を形成する必要がある。

特開２００２−２９８９７号公報

しかしながら、上記特許文献１において提案された単結晶ＧａＮ基板の製造方法では、ＧａＡｓ基板上に厚みの大きいＧａＮ層をエピタキシャル成長させるには、基板温度を約１０００℃以上の高温にする必要がある。ところが、ＧａＡｓ基板は、格子定数および熱膨張係数がＧａＮとは異なるために、ＧａＮ層を成長させた後の基板の冷却過程において、熱応力に起因して基板に反りが生じる。さらに、熱応力に起因してＧａＮ層に欠陥やクラックが発生してしまう。すなわち、上記特許文献１において提案された製造方法では、ＧａＮ層をより厚く成長させるほど基板の反りが顕著となるので、ＧａＮ層の厚みを大きくすることは困難である。このため、ＧａＮ層の成長方向と略平行な面でスライス加工して得られる非極性基板のサイズを大きくするのは困難であるという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、大面積化が可能な非極性基板およびその製造方法を提供することである。

上記目的を達成するために、この発明の第１の局面による半導体基板の製造方法は、成長用基板上に、第１半導体層と、第１半導体層と異なる材質の第２半導体層とが交互に積層された半導体成長層を形成する工程と、半導体成長層を、半導体成長層の成長面と交差する方向に沿って分割することにより、第１半導体層からなる第１領域と第２半導体層からなる第２領域とが縞状に配置された非極性面からなる主表面を有する半導体基板を形成する工程とを備える。

この発明の第１の局面による半導体基板の製造方法では、上記のように、第１半導体層および第２半導体層が交互に積層された半導体成長層を形成する工程と、半導体成長層を、半導体成長層の成長面と交差する方向に沿って分割することにより、第１半導体層からなる第１領域と第２半導体層からなる第２領域とが縞状に配置された非極性面からなる主表面を有する半導体基板を形成する工程とを備えることによって、たとえば、成長用基板に対して互いに異なる格子定数を有する第１半導体層と第２半導体層とを交互に積層する際に、結晶成長時の熱膨張係数や格子定数の差に起因して、成長用基板に対する第１半導体層の反りの方向と、第１半導体層上に積層される第２半導体層の反りの方向とを実質的に相反する方向となるように組み合わせることが可能であるために、成長用基板に対して反りの程度を緩和させながら半導体成長層を形成していくことができる。これにより、成長用基板に対して１種類の材質からなる半導体層を積層させる場合と異なり、成長用基板上に成長させる半導体層の厚みを大きくすることができる。そして、厚みの大きな半導体成長層に対して成長面（極性面）と交差する方向に分割することにより、主表面が大面積化された非極性面からなる非極性基板（半導体基板）を得ることができる。

上記第１の局面による半導体基板の製造方法において、好ましくは、半導体成長層を形成する工程は、第１半導体層および第２半導体層に発生する応力が互いに緩和されるように第１半導体層および第２半導体層の材質を選択して交互に積層する工程を含む。このように構成すれば、たとえば、第１半導体層と第２半導体層とを交互に積層する際に、成長用基板に対する第１半導体層の反り変形と、第１半導体層上に積層される第２半導体層の反り変形とが互いに打ち消されるので、反り変形の少ない半導体成長層を容易に形成することができる。

上記第１の局面による半導体基板の製造方法において、好ましくは、成長用基板、第１半導体層および第２半導体層の熱膨張係数が、それぞれ、α_ｓｕｂ、α_１、およびα_２であり、第１半導体層および第２半導体層の格子定数が、それぞれ、ｂ_１およびｂ_２であって、成長用基板および第１半導体層が、α_ｓｕｂ＞α_１の関係を有する場合には、第１半導体層および第２半導体層は、少なくともα_１＜α_２またはｂ_１＞ｂ_２のいずれか一方の関係を有する。このように構成すれば、高温条件下で成長用基板上に半導体成長層を形成した後に常温へ移行した場合、成長用基板の収縮率が第１半導体層の収縮率よりも大きいために、成長用基板と第１半導体層との間には、第１半導体層側に凸の反り変形を生じさせる内部応力が発生する。その一方で、第１半導体層と第２半導体層との関係が、少なくともα_１＜α_２またはｂ_１＞ｂ_２のいずれか一方の関係を有するので、第２半導体層の収縮率が第１半導体層の収縮率よりも大きいために、第１半導体層と第２半導体層との間には、第２半導体層により、第１半導体層が上記の方向に凸に変形するのを引き戻す方向に内部応力が発生する。したがって、反りが抑制された半導体基板を容易に得ることができる。

上記第１の局面による半導体基板の製造方法において、好ましくは、成長用基板、第１半導体層および第２半導体層の熱膨張係数が、それぞれ、α_ｓｕｂ、α_１、およびα_２であり、第１半導体層および第２半導体層の格子定数が、それぞれ、ｂ_１およびｂ_２であって、成長用基板および第１半導体層が、α_ｓｕｂ＜α_１の関係を有する場合には、第１半導体層および第２半導体層は、少なくともα_１＞α_２またはｂ_１＜ｂ_２のいずれか一方の関係を有する。このように構成すれば、高温条件下で成長用基板上に半導体成長層を形成した後に常温へ移行した場合、成長用基板の収縮率が第１半導体層の収縮率よりも小さいために、成長用基板と第１半導体層との間には、成長用基板側に凸の反り変形を生じさせる内部応力が発生する。その一方で、第１半導体層と第２半導体層との関係が、少なくともα_１＞α_２またはｂ_１＜ｂ_２のいずれか一方の関係を有するので、第２半導体層の収縮率が第１半導体層の収縮率よりも小さいために、第１半導体層と第２半導体層との間には、第２半導体層により、第１半導体層が上記の方向に凸に変形するのを引き戻す方向に内部応力が発生する。したがって、反りが抑制された半導体基板を容易に得ることができる。

上記第１の局面による半導体基板の製造方法において、好ましくは、第１半導体層および第２半導体層は、少なくともＧａＮ、Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ（０＜Ｘ≦１）、および、Ｉｎ_ＹＧａ_{（１−Ｙ）}Ｎ（０＜Ｙ≦１）のいずれかを含み、第１半導体層と第２半導体層とは、異なる組成である。このように構成すれば、反りが抑制された窒化物系化合物半導体からなる半導体基板を容易に得ることができる。

この発明の第２の局面による半導体基板は、第１半導体層からなる第１領域と、第１半導体層と異なる材質であるとともに第１領域に接合する第２半導体層からなる第２領域とを備え、第１領域と第２領域とが交互に積層されているとともに、第１領域と第２領域とが縞状に配置された非極性面からなる主表面を有する。

この発明の第２の局面による半導体基板では、上記のように、第１半導体層からなる第１領域と、第１半導体層と異なる材質の第２半導体層からなる第２領域とが交互に積層されているとともに、第１領域と第２領域とが縞状に配置された非極性面からなる主表面を有するように構成することによって、たとえば、半導体基板の形成時に、成長用基板に対して互いに異なる格子定数を有する第１半導体層と第２半導体層とを交互に積層する際に、結晶成長時の熱膨張係数や格子定数の差に起因して、成長用基板に対する第１半導体層の反りの方向と、第１半導体層上に積層される第２半導体層の反りの方向とを反対方向となるように組み合わせることが可能であるために、成長用基板に対して反りの程度を緩和しながら半導体成長層を厚く形成することができる。これにより、成長用基板に対して１種類の材質からなる半導体層を積層させる場合と異なり、成長用基板上に成長させる半導体層の厚みを大きくすることができる。そして、厚みの大きな半導体成長層に対して成長面（極性面）と交差する方向に分割することにより、主表面が大面積化された非極性面からなる非極性基板として得ることができる。

以下、本発明の実施形態を図面に基づいて説明する。

（第１実施形態）
図１〜図８は、本発明の第１実施形態による半導体基板の製造プロセスを説明するための図である。図９は、本発明の第１実施形態による半導体基板の構成を説明するための図である。まず、図１〜図９を参照して、第１実施形態による半導体基板１００の製造プロセスおよび半導体基板１００の構成について説明する。

第１実施形態による半導体基板１００の製造プロセスでは、半導体成長層の形成工程および成長用基板の除去工程を行い、その後、スライス加工による半導体基板の形成工程を行うことにより、図９に示すような主表面が非極性面からなる縞状の半導体基板１００が形成される。以下、各工程順に具体的に説明する。

まず、半導体成長層の形成工程では、図１に示すように、サファイア基板１０の上面上に、有機金属化学的気相成長法（ＭＯＣＶＤ法）により、ＧａＮ層１１を所定の厚さにエピタキシャル成長させる。その際、ＧａＮ層１１の成長面を極性面（ｃ面）として成長させるために、略（０００１）面を主表面とするサファイア基板１０を用いている。なお、サファイア基板１０およびＧａＮ層１１は、それぞれ、本発明の「成長用基板」および「第１半導体層」の一例である。

なお、ＧａＮ層１１を成長させる成長用基板としては、上記サファイア基板１０に限らず、窒化物系半導体基板や窒化物系半導体ではない異種基板（たとえばα−ＳｉＣ基板、ＺｎＯ基板、スピネル基板およびＬｉＡｌＯ_３基板など）を用いてもよい。また、略（１１１）面を主表面にもつＧａＡｓ基板を用いてもよい。

また、ＧａＮ層１１は、気相から固層への反応を利用した薄膜成長法により成膜されるために、上記ＭＯＣＶＤ法のほかに、ハイドライド気相成長法（ＨＶＰＥ法）や有機金属塩化物気相成長法（ＭＯＣ法）などを適用してもよい。

ここで、サファイア基板１０の熱膨張係数α_ｓｕｂ（ａ軸では約７．５×１０^−６／Ｋを有し、ｃ軸では約８．５×１０^−６／Ｋを有する）と、ＧａＡｓ基板の熱膨張係数α_ｓｕｂ’（約６．０×１０^−６／Ｋを有する）とは、共に、ＧａＮ層１１（図１参照）の熱膨張係数α_１（ａ軸では約５．５９×１０^−６／Ｋを有し、ｃ軸では約３．１７×１０^−６／Ｋを有する）よりも大きい（α_ｓｕｂ、α_ｓｕｂ’＞α_１）ために、サファイア基板１０上にＧａＮ層１１のみの単層を厚く積層した場合、図４に示すように、成長後の冷却過程における熱応力（矢印Ｐ方向の応力）に起因して、ＧａＮ層１１側（矢印Ａ方向）に凸の反り変形が生じる。なお、図４では、上記の現象を分かりやすく説明するために、反りの形状を誇張して示している。

そこで、第１実施形態では、上記ＧａＮ層１１を成長させた後、図２に示すように、ＧａＮ層１１とは異なる格子定数のＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ（０＜Ｘ≦１）層１２を所定の厚さにエピタキシャル成長させる。なお、以降の説明では、Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ（０＜Ｘ≦１）層１２をＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２として記載する。このＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の成長により、Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の格子定数ｂ_２（ａ軸方向では約３．１１２≦ｂ_２＜３．１８９を有する）がＧａＮ層１１の格子定数ｂ_１（ａ軸方向では約３．１８９を有する）よりも小さい（ｂ_１＞ｂ_２）ために、Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２には、図５に示すように、半導体層の内部に向かう方向（矢印Ｑ方向）の応力が生じる。このため、Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２に生じる内部応力が、ＧａＮ層１１側に凸に変形するのを矢印Ｂ方向に引き戻す（打ち消す）役割として作用する。なお、Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２は、本発明の「第２半導体層」の一例である。

また、第１実施形態では、図３に示すように、Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２を成長させた後、ＧａＮ層１１を、再度、所定の厚さにエピタキシャル成長させる。そして、さらに、ＧａＮ層１１の成長の後、Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２を、再度、所定の厚さにエピタキシャル成長させる。この場合も、ＧａＮ層１１の格子定数ｂ_１と、Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の格子定数ｂ_２とに大小関係（ｂ_１＞ｂ_２）を有するために、互いの半導体層内部に発生する応力を打ち消し合う作用が生じる（図５参照）。すなわち、図６に示すように、ＧａＮ層１１とＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２とが繰り返して積層されることによって、半導体成長層２０を、サファイア基板１０上に反りが生じない状態か、または、反りが緩和された状態で、大きな厚みを有するように形成することが可能である。また、半導体成長層２０には若干の反りが生じる場合もある。なお、半導体成長層２０に若干の反りが生じる場合でも、反りの程度は、後述する半導体基板１００の形成後に、半導体レーザ素子形成時の成長用基板または支持基板として半導体基板１００を使用する際に、支障を来たす程度ではない。

このようにして、ＧａＮ層１１とＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２とが所定の回数だけ繰り返して積層されることによって、半導体成長層の形成工程が行われる。

次に、成長用基板の除去工程では、図７に示すように、成長用基板としてのサファイア基板１０を半導体成長層２０から分離除去する。その際、スライサー（図示せず）などによって物理的に除去してもよい。また、成長用基板がＧａＡｓ基板などの場合には、化学的エッチング処理によって除去してもよい。

次に、スライス加工による半導体基板の形成工程では、図８に示すように、ＧａＮ層１１とＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２とが繰り返し積層された半導体成長層２０の成長面に対して、実質的に垂直な方向（半導体成長層２０の積層方向（図８の矢印Ｃ方向））に、スライサー（図示せず）などを使用して分割線５００（破線）に沿ってスライス加工を施すことにより、半導体成長層２０から半導体基板１００を薄板状に切り出す。これにより、図９に示すように、ＧａＮ層１１の第１領域１１ａとＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の第２領域１２ａとが横方向（矢印Ｃ方向）に交互に積層された半導体基板１００が得られる。

ここで、第１実施形態では、図９に示すように、半導体基板１００の切り出し面１００ａ（第１領域１１ａと第２領域１２ａとが縞状に配置された面）が、ｍ面（（１−１００）面）またはａ面（（１１−２０）面）となるように切り出すことによって、無極性面（非ｃ面）からなる主表面を有する半導体基板１００が得られる。ここで、ｍ面およびａ面は、それぞれ、ｃ面（（０００１）面）とよばれる極性面に対して法線方向の面を示す。なお、ｍ面およびａ面は、それぞれ、本発明の「非極性面」の一例であり、切り出し面１００ａは、本発明の「主表面」の一例である。

また、この場合、ＧａＮ層１１およびＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の各層の厚みや、Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の組成比Ｘは、成長用基板の材質（サファイア基板１０やＧａＡｓ基板などの熱膨張係数α_ｓｕｂ）や、所望の半導体基板１００の切り出し面１００ａにおける第１領域１１ａおよび第２領域１２ａの縞の間隔に基づいて、適宜調整される必要がある。

たとえば、半導体レーザ素子を形成する際に、図９を参照して、半導体基板１００のＧａＮ層１１の第１領域１１ａ上にのみ、レーザ素子部を形成するならば、レーザ素子部が形成されない不要なＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の第２領域１２ａはＧａＮ層１１の第１領域１１ａよりも狭く形成されるのが望ましい。その場合、Ａｌの組成比Ｘを増やすことによりＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２としての格子定数ｂ_２をより小さくすることができる。これにより、半導体層の内部に向かう方向の応力を増大させることができるので、Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の厚みをより小さくすることができる。通常の半導体レーザ素子のサイズは、数１００μｍ（一辺）×数１００μｍ（一辺）であり、隣り合う素子間隔を数１０μｍ程度離す。このため、ＧａＮ層１１の第１領域１１ａ上にのみレーザ素子を形成する場合には、ＧａＮ層１１の厚みを数１００μｍに形成するとともに、Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の厚みを、数１０μｍ程度に形成するのが好ましい。ただし、ＧａＮ層１１とＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２とのそれぞれの格子定数ｂ_１およびｂ_２の差が大きくなり過ぎると、半導体層内部に欠陥やクラック（ひび割れ）などが発生する原因となるので、Ａｌの組成比Ｘの調整には注意が必要である。

このようにして、第１実施形態による製造プロセスにより、主表面が無極性面からなる半導体基板１００が形成（製造）される。

第１実施形態では、上記のように、ＧａＮ層１１およびＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２が交互に積層された半導体成長層２０を形成する工程と、半導体成長層２０を、半導体成長層２０の成長面（ＧａＮ層１１およびＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の積層方向（図８の矢印Ｃ方向）の成長面）と実質的に平行な切り出し面１００ａによって分割することにより、ＧａＮ層１１の第１領域１１ａとＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の第２領域１２ａとが縞状に配置された非極性面（非ｃ面）からなる主表面（切り出し面１００ａ）を有する半導体基板１００を形成する工程とを備えることによって、たとえば、サファイア基板１０に対して互いに異なる格子定数を有するＧａＮ層１１とＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２とを交互に積層する際に、結晶成長時の熱膨張係数や格子定数の差に起因して、サファイア基板１０に対するＧａＮ層１１の反りの方向と、ＧａＮ層１１上に積層されるＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の反りの方向とを実質的に相反する方向となるように組み合わせることが可能であるために、サファイア基板１０に対して反りの程度を緩和させながら半導体成長層２０を形成することができる。これにより、成長用基板に対して１種類の材質からなる半導体層を積層させる場合と異なり、サファイア基板１０上に成長させる半導体成長層２０の厚みを大きくすることができる。そして、厚みの大きな半導体成長層２０に対して、半導体成長層２０の成長面（極性面）と実質的に平行な方向に分割することにより、切り出し面１００ａ（主表面）が大面積化された非極性面からなる半導体基板１００を得ることができる。

また、第１実施形態では、半導体成長層２０を形成する工程が、ＧａＮ層１１およびＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２に発生する応力が互いに緩和されるようにＧａＮ層１１およびＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の材質を選択して交互に積層する工程を含むように構成することによって、たとえば、ＧａＮ層１１とＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２とを交互に積層する際に、成長用基板（サファイア基板１０）に対するＧａＮ層１１の反り変形と、ＧａＮ層１１上に積層されるＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の反り変形とが互いに打ち消されるので、反り変形の少ない半導体成長層２０を容易に形成することができる。

また、第１実施形態では、成長用基板（サファイア基板１０）、ＧａＮ層１１およびＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の熱膨張係数が、それぞれ、α_ｓｕｂ、α_１、およびα_２であり、ＧａＮ層１１およびＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の格子定数が、それぞれ、ｂ_１およびｂ_２であって、成長用基板（サファイア基板１０）およびＧａＮ層１１が、α_ｓｕｂ＞α_１関係を有する場合には、ＧａＮ層１１およびＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２は、ｂ_１＞ｂ_２の関係を有するように構成することによって、高温条件下（約８００℃〜１０００℃）でサファイア基板１０上に半導体成長層２０を形成した後に常温へ移行した場合、サファイア基板１０の収縮率がＧａＮ層１１の収縮率よりも大きいために、サファイア基板１０とＧａＮ層１１との間には、ＧａＮ層１１側（図４の矢印Ａ方向）に凸の反り変形を生じさせる内部応力が発生する。その一方で、ＧａＮ層１１とＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２との関係が、上述のようにｂ_１＞ｂ_２の関係を有するので、ＧａＮ層１１とＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２との間には、Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２によって、ＧａＮ層１１が上記方向に凸に変形するのを引き戻す方向（図５の矢印Ｂ方向）に内部応力が発生する。したがって、反りが抑制された半導体基板１００を容易に得ることができる。

また、第１実施形態では、ＧａＮ層１１を、ＧａＮを含むように構成するとともに、Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２を、ＧａＮ層１１と異なる組成であるＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ（０＜Ｘ≦１）を含むように構成することによって、反りが抑制された窒化物系化合物半導体からなる半導体基板１００を容易に得ることができる。

（第２実施形態）
図１０は、本発明の第２実施形態による半導体基板の製造プロセスを説明するための図である。図１１は、本発明の第２実施形態による半導体基板の構成を説明するための図である。この第２実施形態による半導体基板１１０の製造プロセスでは、スライス加工による半導体基板の形成工程において半導体基板１１０を半導体成長層２０から切り出す角度が、上記第１実施形態と異なる。図１０および図１１を参照して、この第２実施形態による半導体基板１１０の製造プロセスおよび半導体基板１１０の構成について説明する。

本発明の第２実施形態では、図１０に示すように、まず、上記第１実施形態と同様の製造プロセスにより、サファイア基板１０上に半導体成長層２０を形成した上で、半導体成長層２０からサファイア基板１０を分離除去する。その後、スライス加工による半導体基板の形成工程に移行する。

ここで、第２実施形態では、図１０に示すように、ＧａＮ層１１とＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２とが繰り返し積層された半導体成長層２０の成長面に対して、斜め方向（半導体成長層２０の積層方向（矢印Ｃ方向）に対して所定の角度で交差する方向）の分割線６００（破線）に沿ってスライス加工を施すことにより、半導体成長層２０から半導体基板１１０を薄板状に切り出す。これにより、図１１に示すように、ＧａＮ層１１の第１領域１１ａとＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の第２領域１２ａとが交互に積層されているとともに、正面側（矢印Ｄ方向の矢視）から見て、半導体基板１１０の切り出し面１１０ａに対して半導体成長層２０の積層方向（図１０の矢印Ｃ方向）が所定の角度を有する半導体基板１１０が得られる。なお、切り出し面１１０ａは、本発明の「主表面」の一例である。

また、第２実施形態では、半導体成長層２０を積層方向（図１０の矢印Ｃ方向）に対して斜め方向（図１０の分割線６００の方向）にスライスすることによって、半極性面からなる主表面を有する半導体基板１１０が得られる。ここで、半極性面とは、ＧａＮ層１１の結晶成長におけるｃ面（（０００１）面）とよばれる極性面に対して傾いた方向の面を意味している。なお、半極性面であっても、第１実施形態のように無極性面（非ｃ面）からなる主表面を有する半導体基板１００と同様にピエゾ電界を弱められるので、半導体基板１１０上に形成された発光素子における発光効率の向上が期待できる。

なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。

（第３実施形態）
図１２は、本発明の第１実施形態による半導体基板を用いた半導体レーザ素子を形成する際の製造プロセスを説明するための図である。図１３は、本発明の第１実施形態による半導体基板を用いた半導体レーザ素子の構成について説明するための図である。図１２および図１３を参照して、この第３実施形態による半導体レーザ素子２００の製造プロセスおよび半導体レーザ素子２００の構成について説明する。

本発明の第３実施形態による半導体レーザ素子２００の製造プロセスでは、上記第１実施形態の半導体基板１００上に、半導体レーザ素子層および電極の形成を行うことにより、ウェーハ状の半導体レーザ素子２００が形成される。その後、分割工程を行うことにより、個々の半導体レーザ素子２００が形成される。以下、各工程順に具体的に説明する。

まず、半導体レーザ素子層の形成工程では、図１２に示すように、半導体基板１００の上面（主表面）上に、ＭＯＣＶＤ法により、第１クラッド層１０１と、活性層１０２と、第２クラッド層１０３などの半導体レーザ素子層を順に積層する。なお、第１クラッド層１０１と第２クラッド層１０３とは、互いに反対の導電型を有している。また、第１クラッド層１０１は、活性層１０２よりもバンドギャップが大きく、第２クラッド層１０３は、活性層１０２よりもバンドギャップが大きい。この第１クラッド層１０１および第２クラッド層１０３の材質は、特に、窒化物系化合物半導体であるＧａＮや、ＡｌＧａＮなどが用いられる。また、上記構成による半導体レーザ素子層は、ＧａＮ、ＡｌＮ、ＩｎＮ、ＢＮ、ＴｌＮおよびこれらの混晶からなるウルツ構造の窒化物系半導体層により形成されていてもよい。

また、第１クラッド層１０１と活性層１０２との間に、第１クラッド層１０１と活性層１０２との中間のバンドギャップを有する光ガイド層などが形成されていてもよく、活性層１０２と第２クラッド層１０３との間に、活性層１０２と第２クラッド層１０３との中間のバンドギャップを有する光ガイド層などが形成されていてもよい。

また、活性層１０２は、アンドープであっても、Ｓｉなどの不純物がドーピングされていてもよく、特に、活性層１０２の材質としてＩｎＧａＮなどが用いられる。また、活性層１０２は、たとえば４層の障壁層と、３層の井戸層とが交互に積層された多重量子井戸（ＭＱＷ）構造により形成される。なお、活性層１０２は、単層または単一量子井戸（ＳＱＷ）構造などにより形成されてもよい。

次に、図１２に示すように、第２クラッド層１０３の上面に、エッチング加工などにより図面に垂直な方向（図１３の矢印Ｅ方向）に峰状に延びるリッジ部１０３ａを形成する。このリッジ部１０３ａを形成することによって、導波路構造が形成されている。なお、導波路構造の形成方法はリッジ部１０３ａを形成する方法に限らず、埋め込みヘテロ構造などにより、導波路構造を形成してもよい。

次に、電極の形成工程では、図１２に示すように、第２クラッド層１０３のリッジ部１０３ａの上面上に、電極１０４を真空蒸着により形成する。なお、第２クラッド層１０３と電極１０４との間には、第２クラッド層１０３よりも好ましくはバンドギャップが小さいコンタクト層（図示せず）が形成されてもよい。また、研磨やエッチング加工などにより所定の厚みに調整された半導体基板１００の下面上に、電極１０５を真空蒸着により形成する。

次に、半導体基板１００および半導体レーザ素子層の分割工程を行う。具体的には、劈開面形成工程の後に、図１２に示すように、半導体基板１００のＧａＮ層１１からなる第１領域１１ａ上に上述の半導体レーザ素子層（第１クラッド層１０１、活性層１０２および第２クラッド層１０３など）およびリッジ部１０３ａを形成した場合には、ＧａＮ層１１と異なる材質からなるＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２からなる第２領域１２ａを切除する。すなわち、図１２に示すように、スライサーなどを使用して、分割線７００（破線）に沿って、Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２からなる第２領域１２ａとＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２からなる第２領域１２ａの上部に積層された半導体レーザ素子層とを、共に半導体基板１００から切除する。これにより、図１３に示すように、ＧａＮ層１１ベースの成長用基板を有するチップ状の半導体レーザ素子２００が個々に分離される。

なお、第３実施形態では、上記第１実施形態による無極性面を主表面とする半導体基板１００を成長用基板として用いるために、ピエゾ電界の影響が生じないので、半導体レーザ素子の発光効率を向上させることができる。

（第４実施形態）
図１４は、本発明の第１実施形態による半導体基板を用いた半導体レーザ素子を形成する際の製造プロセスを説明するための図である。図１５は、本発明の第１実施形態による半導体基板を用いた他の半導体レーザ素子の構成について説明するための図である。この第４実施形態による半導体レーザ素子２１０の製造プロセスでは、半導体レーザ素子層の形成工程において半導体基板１００のＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２のからなる第２領域１２ａ上に、リッジ部１０３ａおよび電極１０４を形成する点が、上記第３実施形態と異なる。図１４および図１５を参照して、この第４実施形態による半導体レーザ素子２１０の製造プロセスおよび半導体レーザ素子２１０の構成について説明する。

すなわち、第４実施形態では、第３実施形態と同様の方法により、図１４に示すように、上記第１実施形態による半導体基板１００のＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の第２領域１２ａ上に、半導体レーザ素子層（第１クラッド層１０１、活性層１０２および第２クラッド層１０３など）を形成するとともに、Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２のからなる第２領域１２ａ上に、リッジ部１０３ａおよび電極１０４を形成する。

そして、第４実施形態では、図１４に示すように、半導体基板１００上の互いに隣接するＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２に挟まれたＧａＮ層１１からなる第１領域１１ａの中央部近傍を、分割線８００（破線）に沿って、スライサーなどを使用して分割する。これにより、図１５に示すように、主にＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２からなる第２領域１２ａ上に積層された半導体レーザ素子層からなるチップ状の半導体レーザ素子２１０が得られる。

この第４実施形態では、半導体基板１００のうちのＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２からなる第２領域１２ａ（図１４参照）上に、リッジ部１０３ａが形成されている。このため、第１クラッド層１０１および第２クラッド層１０３が、ＡｌＧａＮなどの材質からなる場合には、第１クラッド層１０１および第２クラッド層１０３と第２領域１２ａとの間には、格子定数や熱膨張係数の差に起因する歪みが生じにくい。この結果、リッジ部１０３ａには、上記の歪みの影響が生じにくいので、半導体レーザ素子の特性が低下しにくくなる。

なお、第４実施形態では、上記第１実施形態による無極性面を主表面とする半導体基板１００を成長用基板として用いるために、第３実施形態と同様に、ピエゾ電界の影響が生じないので、半導体レーザ素子の発光効率を向上させることができる。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記第１〜第４実施形態では、サファイア基板１０に対してＧａＮ層１１（第１半導体層）およびＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２（第２半導体層）を繰り返し積層させて半導体成長層の形成工程を行う例について示したが、本発明はこれに限らず、サファイア基板１０に対してＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ（０＜Ｘ≦１）およびＩｎ_ＹＧａ_{（１−Ｙ）}Ｎ（０＜Ｙ≦１）などからなる異種の半導体層を繰り返し積層させて半導体成長層の形成工程を行うようにしてもよい。

また、上記第１および第２実施形態では、成長用基板としてサファイア基板１０を用いた例について示したが、本発明はこれに限らず、サファイア基板以外のたとえばＧａＡｓ、ＳｉＣおよびＳｉなどの材質からなる基板などを用いてもよい。

また、上記第１実施形態では、成長用基板（サファイア基板１０）、第１半導体層（ＧａＮ層１１）および第２半導体層（Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２）の熱膨張係数を、それぞれα_ｓｕｂ、α_１、およびα_２とし、ＧａＮ層１１およびＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の格子定数を、それぞれｂ_１およびｂ_２とした場合に、α_ｓｕｂ＞α_１であって、ｂ_１＞ｂ_２の関係を有するように、ＧａＮ層１１に対してＡｌ_ＸＧａ_{（１−Ｘ）}Ｎ層１２の材質を選択するように構成した例について示したが、本発明はこれに限らず、少なくともα_１＜α_２またはｂ_１＞ｂ_２の関係を有するように第１半導体層および第２半導体層の材質を選択してもよい。また、α_ｓｕｂ＜α_１であって、少なくともα_１＞α_２またはｂ_１＜ｂ_２のいずれか一方の関係を有するように、第１半導体層および第２半導体層の材質を選択してもよい。

また、上記第３および第４実施形態では、上記第１実施形態において形成された無極性面を主表面とした半導体基板１００を用いて半導体レーザ素子２００および２１０を形成した例について示したが、本発明はこれに限らず、上記第２実施形態において形成された半極性面を主表面とした半導体基板１１０を用いて半導体レーザ素子を形成してもよい。

また、上記第３および第４実施形態では、上記第１実施形態において形成された無極性面を主表面とした半導体基板１００を用いて半導体レーザ素子２００および２１０を形成した例について示したが、本発明はこれに限らず、半導体レーザ素子２００および２１０の代わりに、発光ダイオードやトランジスタなどを形成してもよい。

本発明の第１実施形態による半導体基板の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体基板の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体基板の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体基板の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体基板の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体基板の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体基板の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体基板の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体基板の構成を説明するための図である。 本発明の第２実施形態による半導体基板の製造プロセスを説明するための図である。 本発明の第２実施形態による半導体基板の構成を説明するための図である。 本発明の第３実施形態による半導体基板を用いた半導体レーザ素子を形成する際の製造プロセスを説明するための図である。 本発明の第３実施形態による半導体基板を用いた半導体レーザ素子の構成について説明するための図である。 本発明の第４実施形態による半導体基板を用いた半導体レーザ素子を形成する際の製造プロセスを説明するための図である。 本発明の第４実施形態による半導体基板を用いた他の半導体レーザ素子の構成について説明するための図である。

符号の説明

１０ サファイア基板（成長用基板）
１１ ＧａＮ層（第１半導体層）
１１ａ 第１領域
１２ Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ層（第２半導体層）
１２ａ 第２領域
１００、１１０ 半導体基板
１００ａ、１１０ａ 切り出し面（主表面）

Claims (6)

1. 成長用基板上に、第１半導体層と、前記第１半導体層と異なる材質の第２半導体層とが交互に積層された半導体成長層を形成する工程と、
   前記半導体成長層を、前記半導体成長層の成長面と交差する方向に沿って分割することにより、前記第１半導体層からなる第１領域と前記第２半導体層からなる第２領域とが縞状に配置された非極性面からなる主表面を有する半導体基板を形成する工程とを備えた、半導体基板の製造方法。
2. 前記半導体成長層を形成する工程は、前記第１半導体層および前記第２半導体層に発生する応力が互いに緩和されるように前記第１半導体層および前記第２半導体層の材質を選択して交互に積層する工程を含む、請求項１に記載の半導体基板の製造方法。
3. 前記成長用基板、前記第１半導体層および前記第２半導体層の熱膨張係数が、それぞれ、α_ｓｕｂ、α_１、およびα_２であり、前記第１半導体層および前記第２半導体層の格子定数が、それぞれ、ｂ_１およびｂ_２であって、
   前記成長用基板および前記第１半導体層が、α_ｓｕｂ＞α_１の関係を有する場合には、前記第１半導体層および前記第２半導体層は、少なくともα_１＜α_２またはｂ_１＞ｂ_２のいずれか一方の関係を有する、請求項１または２に記載の半導体基板の製造方法。
4. 前記成長用基板、前記第１半導体層および前記第２半導体層の熱膨張係数が、それぞれ、α_ｓｕｂ、α_１、およびα_２であり、前記第１半導体層および前記第２半導体層の格子定数が、それぞれ、ｂ_１およびｂ_２であって、
   前記成長用基板および前記第１半導体層が、α_ｓｕｂ＜α_１の関係を有する場合には、前記第１半導体層および前記第２半導体層は、少なくともα_１＞α_２またはｂ_１＜ｂ_２のいずれか一方の関係を有する、請求項１または２に記載の半導体基板の製造方法。
5. 前記第１半導体層および前記第２半導体層は、少なくともＧａＮ、Ａｌ_ＸＧａ_{（１−Ｘ）}Ｎ（０＜Ｘ≦１）、および、Ｉｎ_ＹＧａ_{（１−Ｙ）}Ｎ（０＜Ｙ≦１）のいずれかを含み、
   前記第１半導体層と前記第２半導体層とは、異なる組成である、請求項１〜４のいずれか１項に記載の半導体基板の製造方法。
6. 第１半導体層からなる第１領域と、
   前記第１半導体層と異なる材質であるとともに前記第１領域に接合する第２半導体層からなる第２領域とを備え、
   前記第１領域と前記第２領域とが交互に積層されているとともに、前記第１領域と前記第２領域とが縞状に配置された非極性面からなる主表面を有する、半導体基板。

Images